CN111725299B - Soi晶体管及其制造方法 - Google Patents

Soi晶体管及其制造方法 Download PDF

Info

Publication number
CN111725299B
CN111725299B CN202010672121.6A CN202010672121A CN111725299B CN 111725299 B CN111725299 B CN 111725299B CN 202010672121 A CN202010672121 A CN 202010672121A CN 111725299 B CN111725299 B CN 111725299B
Authority
CN
China
Prior art keywords
region
isolation structure
trench isolation
shallow trench
body contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010672121.6A
Other languages
English (en)
Other versions
CN111725299A (zh
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010672121.6A priority Critical patent/CN111725299B/zh
Publication of CN111725299A publication Critical patent/CN111725299A/zh
Application granted granted Critical
Publication of CN111725299B publication Critical patent/CN111725299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种SOI晶体管及其制造方法。其中，该SOI晶体管包括：衬底层，衬底层上依次沉积形成隔离层和SOI层，SOI层包括有源区；沟道隔离结构，包围在SOI有源区的外周；栅极结构，栅极结构设于有源区上，设置栅极结构的有源区为栅区；第一导电类型杂质离子区，包括两个，分别形成于栅区的两侧。体接触区，体接触区形成于，靠近其中第一导电类型杂质离子区一侧的有源区中；浅沟槽隔离结构，浅沟槽隔离结构设于体接触区，和，靠近体接触区的第一导电类型杂质离子区之间。该SOI晶体管及其制造方法能够避免顶层硅中聚集电荷的同时，能够很好地解决了器件将体接触区单独引出的问题。

Description

SOI晶体管及其制造方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种SOI晶体管及其制造方法。
背景技术
半导体器件已获得高性能、高速度、以及经济有效的结合。随着半导体器件的高度集成进程不断深入，其操作和结构方面出现各种各样的问题。例如，由于半导体器件的微型化，平面场效应管的沟道长度变得越来越短，短沟道效应、寄生电容、漏电流问题逐渐凸显。
为了解决上述问题，相关技术通常采用绝缘体上硅(SiliconOnInsulator，SOI)晶体管。即采用SOI技术，在位于半导体衬底层上方，相对薄的顶层硅中形成有源器件，该顶层硅和半导体衬底层之间覆盖有隔离层，以实现集成电路中有源器件的介质隔离，减小寄生电容，提高运行速度。
但是，对于相关技术中的SOI晶体管易受浮置体效应的影响，其顶层硅通常与半导体衬底层之间隔离并经常保持浮动即浮体效应，顶层硅中容易聚集电荷，这对沟道状态，漏击穿电压造成不利影响，从而影响器件的性能。
发明内容
本申请提供了一种SOI晶体管及其制造方法，该SOI晶体管及其制造方法能够避免顶层硅中聚集电荷的同时，能够很好地解决了器件将体接触区单独引出的问题。
作为本申请的第一方面，提供一种SOI晶体管，该SOI晶体管包括：
衬底层，所述衬底层上依次沉积形成隔离层和SOI层，所述SOI层包括有源区；
沟道隔离结构，所述沟道隔离结构包围在所述SOI有源区的外周；
栅极结构，所述栅极结构设于所述有源区上，设置所述栅极结构的有源区为栅区；
第一导电类型杂质离子区，所述第一导电类型杂质离子区包括两个，分别形成于所述栅区的两侧。
体接触区，所述体接触区形成于，靠近其中一所述第一导电类型杂质离子区一侧的所述有源区中；
浅沟槽隔离结构，所述浅沟槽隔离结构设于所述体接触区，和，靠近所述体接触区的第一导电类型杂质离子区之间。
可选的，两个所述第一导电类型杂质离子区，包括：源极区和漏极区，所述源极区和漏极区分别形成于所述栅区两侧的有源区中；
所述体接触区形成于，靠近所述源极区一侧的有源区中，或，靠近所述漏极区一侧的有源区中。
可选的，所述浅沟槽隔离结构包括：
第一浅沟槽隔离结构，与所述体接触区接触；
第二浅沟槽隔离结构，与靠近所述体接触区的所述第一导电类型杂质离子区接触；
所述第一浅沟槽隔离结构和第二浅沟槽隔离结构相间隔。
可选的，所述体接触区的掺杂离子为第二导电类型杂质离子，第二导电类型与第一导电类型相反。
作为本申请的第二方面，提供一种SOI晶体管的制作方法，该SOI晶体管的制作方法包括以下步骤：
提供衬底层，在所述衬底层上依次沉积形成隔离层和SOI层；
在有源区周围的SOI层中形成沟道隔离结构，在有源区中形成浅沟槽隔离结构；
在位于所述浅沟槽隔离结构一侧的SOI层上形成栅极结构；
通过光刻胶，定义出位于栅极结构两侧的第一导电类型杂质离子区图案，向所述第一导电类型杂质离子区图案中，注入第一导电类型杂质离子，形成第一导电类型杂质离子区；
通过光刻胶，在所述浅沟槽隔离结构远离所述栅极结构的一侧，定义出体接触区图案，向所述体接触区图案中注入第二导电类型杂质离子，形成体接触区。
可选的，所述在有源区周围的SOI层中形成沟道隔离结构，在有源区中形成浅沟槽隔离结构的步骤，包括：
利用刻蚀工艺固有的可调特性-越小尺寸的沟槽结构在相同的一步刻蚀工艺中刻蚀的深度可以越小，通过设计不同的沟道隔离结构和浅沟槽隔离结构的尺寸(浅沟槽隔离结构的尺寸小于沟道隔离结构的尺寸)，通过光刻胶定义出沟道隔离结构图案和浅沟槽隔离结构图案，所述沟道隔离结构图案包围在有源区的周围，所述浅沟槽隔离结构图案位于有源区中；
根据所述沟道隔离结构图案和浅沟槽隔离结构图案，利用一步刻蚀工艺刻蚀所述SOI层，刻蚀出两种不同深度的沟槽，分别用作所述的沟道隔离结构和浅沟槽隔离结构。将所述沟道隔离结构图案和浅沟槽隔离结构图案转移到所述SOI层中；
向所述SOI层中填充绝缘材料，研磨后形成沟道隔离结构和浅沟槽隔离结构。
可选的，所述浅沟槽隔离结构将所述有源区分隔成两部分，分别为第一部分和第二部分；
所述第一导电类型杂质离子区和所述栅极结构位于所述有源区的第一部分，所述体接触区位于有源区的第二部分。
可选的，所述隔离层的厚度范围为10-500纳米。
可选的，所沉积的SOI层的厚度范围为300-5000纳米。
本申请技术方案，至少包括如下优点：将浅沟槽隔离结构设置于体接触区和漏极区之间，其中第二部分中所积累的电荷能够通过体接触区释放出去，同时能够很好地解决了器件将体接触区单独引出的问题，无需通过特殊的栅极结构图案将有源区中的体接触区分隔出去，能够降低工艺难度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一相关技术SOI晶体管的俯视图；
图2是图1所示SOI晶体管沿A-A向剖面结构示意图；
图3是另一相关技术SOI晶体管的俯视图；
图4是图3所示SOI晶体管沿B-B向剖面结构示意图；
图5是本申请一实施例提供的SOI晶体管的俯视图；
图6是图5所示SOI晶体管沿C-C向剖面结构示意图；
图7a至图7e是本申请一实施例提供一种SOI晶体管的制作方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1是一相关技术SOI晶体管的俯视图，图2是该SOI晶体管沿图1中A-A向剖面结构示意图。参照图1和图2，该相关技术的SOI晶体管包括从下至上依次叠置的衬底层11、隔离层12和SOI层13，该SOI层13中形成有源区14，沟道隔离结构15 包围在该SOI层13有源区14的外周。在该有源区14上设置T型栅结构16，该T型栅结构16包括两根垂直相交的条状结构，该T型栅结构将该有源区分为三个区域，分别为源区141、漏区142和体接触区143，其中体接触区143位于该有源区14的一端。有源区14中由于浮体效应所积累的电荷，能够通过体接触区143释放。
图3是另一相关技术SOI晶体管的俯视图，图4该SOI晶体管沿图3中B-B向的剖面结构示意图。参照图3和图4，该相关技术的SOI晶体管包括从下至上依次叠置的衬底层31、隔离层32和SOI层33，该SOI层33中形成有源区34，沟道隔离结构 35包围在该SOI层33有源区34的外周。在该有源区34上设置工型栅结构36，该工型栅结构36包括两根平行间隔的条状结构，和，与该两根平行间隔的条状结构垂直相交的一根条状结构。该工型栅结构36将该有源区34分隔成四个区域，分别为一源区341、一漏区342和两个体接触区343，其中两个体接触区343分别位于该有源区 34的两端。有源区34中由于浮体效应所积累的电荷，能够通过体接触区343释放。
对于图1至图4中任一幅图所示的栅结构包括设于该有源区上的栅介质层和栅多晶硅层。如图1至图4中任一幅图所示，需要通过特殊的栅结构图案，例如T型栅结构图案或工型栅结构图案，将有源区中的体接触区分隔出去，其工艺难度较大。
图5为本申请一实施例提供的SOI晶体管的俯视图，图6是该SOI晶体管沿图1 中C-C向剖面结构示意图。参照图5和图6，本实施例提供的SOI晶体管包括：
衬底层51，所述衬底层51上依次沉积形成隔离层52和SOI层53，所述SOI层 53包括有源区54；
沟道隔离结构55，所述沟道隔离结构55包围在所述SOI层53有源区54的外周；
栅极结构56，所述栅极结构56设于所述有源区54上，设置所述栅极结构56的有源区54为栅区；
第一导电类型杂质离子区，所述第一导电类型杂质离子区包括两个，分别形成于所述栅区的两侧。
体接触区541，所述体接触区541形成于，靠近其中一所述第一导电类型杂质离子区一侧的所述有源区中；
浅沟槽隔离结构57，所述浅沟槽隔离结构57设于所述体接触区541，和，靠近所述体接触区541的第一导电类型杂质离子区之间。
本实施例中，体接触区541的掺杂离子为第二导电类型杂质离子，其中第一导电类型与第二导电类型相反。
即第一导电类型和第二导电类型为N型或P型，当第一导电类型为N型时第二导电类型则为P型，相反地，当第一导电类型为P型时第二导电类型为N型。其中，对硅材料掺入杂质，N型杂质离子为价电子为5的元素离子，例如砷；P型杂质离子为价电子为3的元素离子，例如硼。
本实施例中，所形成的两个所述第一导电类型杂质离子区，包括：源极区542和漏极区543，所述源极区542和漏极区543分别形成于所述栅区两侧的有源区54中；所述体接触区541形成于，靠近所述源极区542一侧的有源区54中(参照图5和图6)，或，靠近所述漏极区543一侧的有源区54中。
由于浅沟槽隔离结构57设于体接触区541，和，靠近体接触区541的第一导电类型杂质离子区之间，即浅沟槽隔离结构57将有源区54分隔成两部分，分别为第一部分和第二部分，体接触区541位于第一部分中，其他第一导电类型杂质离子区和栅极结构均位于第二部分中。
参照图5和图6，当体接触区541形成于靠近源极区542一侧的有源区54中时，即浅沟槽隔离结构57位于体接触区541和源极区542之间，其中第二部分中所积累的电荷能够通过体接触区释放出去，同时能够很好地解决了器件将体接触区单独引出的问题。
当体接触区形成于靠近漏极区一侧的有源区中时，即浅沟槽隔离结构位于体接触区和漏极区之间，其中第二部分中所积累的电荷能够通过体接触区释放出去，同时能够很好地解决了器件将体接触区单独引出的问题，无需通过特殊的栅极结构图案将有源区中的体接触区分隔出去，能够降低工艺难度。
参照图5和图6，对于本实施例中的浅沟槽隔离结构，其包括两道，分别为第一浅沟槽隔离结构和第二浅沟槽隔离结构，其中第一浅沟槽隔离结构与所述体接触区 541接触；第二浅沟槽隔离结构与靠近所述体接触区541的所述第一导电类型杂质离子区接触；所述第一浅沟槽隔离结构和第二浅沟槽隔离结构相间隔。
本申请一实施例提供一种SOI晶体管的制作方法，参照图7a至图7e，其示出了本申请实施例提供SOI晶体管的制作流程，该SOI晶体管的制作方法包括以下步骤：
步骤S1：提供衬底层，在该衬底层上依次沉积形成隔离层和SOI层。
参照图7a，其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S1完成后形成的结构示意图，如图7a所示，步骤S1完成后形成由下至上依次层叠的衬底层 51、隔离层52和SOI层53。其中，所沉积的隔离层52的厚度范围为10-500纳米，所沉积的SOI层53的厚度范围为300-5000纳米。
步骤S2：在该SOI层中形成沟道隔离结构和浅沟槽隔离结构。
参照图7b，其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S2完成后形成的结构示意图，如图7b所示，在有源区54周围的SOI层53中形成沟道隔离结构55，在有源区53中形成浅沟槽隔离结构57；该沟道隔离结构55为封闭环形，其包围区域限定出了SOI晶体管的有源区54。
该有源区包括用于形成栅极结构的栅区，位于该栅区两侧的有源区中分别形成有第一导电类型杂质离子区，即位于该栅区两侧的第一导电类型杂质离子区分别为：用于形成源极区的源区和用于形成漏极区的漏区，通过向源区和漏区注入相同的第一导电类型杂质离子以分别形成源极区和漏极区。在靠近其中一个第一导电类型杂质离子区一侧的有源区中形成体接触区，即体接触区靠近源区的一侧，或者，体接触区靠近漏区的一侧，向该体接触区中注入第二导电类型杂质离子，其中第一导电类型与第二导电类型相反。
在有源区中形成的浅沟槽隔离结构位于体接触区，和，与该体接触区相靠近的源区或漏区之间；该浅沟槽隔离结构将有源区分隔成两个部分，分别为第一部分和第二部分，其中体接触区位于第一部分中，其他源区、漏区和栅区分别位于第二部分中。
该源区和漏区分别位于栅区的两侧。该沟道隔离结构从SOI层的上表面向下延伸，与位于SOI层下的隔离层接触；浅沟槽隔离结构从该SOI层的上表面向下延伸，延伸的深度为150-500纳米。
利用刻蚀工艺固有的可调特性-越小尺寸的沟槽结构在相同的一步刻蚀工艺中刻蚀的深度可以越小，通过设计不同的沟道隔离结构和浅沟槽隔离结构的尺寸(浅沟槽隔离结构的尺寸小于沟道隔离结构的尺寸)。
可选的，在该SOI层中形成沟道隔离结构和浅沟槽隔离结构包括以下步骤：
步骤S21：通过光刻胶定义出沟道隔离结构图案和浅沟槽隔离结构图案，所述沟道隔离结构图案包围在有源区的周围，所述浅沟槽隔离结构图案位于有源区中。
步骤S22：根据所述沟道隔离结构图案和浅沟槽隔离结构图案，利用一步刻蚀工艺刻蚀所述SOI层，刻蚀出两种不同深度的沟槽，分别用作所述的沟道隔离结构和浅沟槽隔离结构，从而将所述沟道隔离结构案和浅沟槽隔离结构图案转移到所述SOI层中。
步骤S23：向所述SOI层中填充绝缘材料，研磨后形成沟道隔离结构和浅沟槽隔离结构。
步骤S3：在位于所述浅沟槽隔离结构一侧的SOI层上形成栅极结构。
参照图7c，其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S3完成后形成的结构示意图，如图7c所示，位于浅沟槽隔离结构57一侧的SOI层56上形成栅极结构56，形成该栅极结构56的有源区为栅区，该栅极结构56包括栅介质层，和设于该栅介质层上的栅多晶硅层。
步骤S4：通过光刻胶定义出位于栅极结构两侧的源区图案和漏区图案，向该源区图案和漏区图案中注入第一导电类型杂质离子，在源区图案和漏区图案位置处分别形成源极区和漏极区。
参照图7d，其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S4进程示意图，参照图7e，其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S4 完成后形成的结构示意图，如图7d和图7e所示，在图7c的基础上，通过光刻胶定义出位于栅极结构两侧的源区图案和漏区图案，第一导电类型杂质离子注入后形成了源极区542和漏极区543。
步骤S5：通过光刻胶，在所述浅沟槽隔离结构远离所述栅极结构的一侧，定义出体接触区图案，向所述体接触区图案中注入第二导电类型杂质离子，形成体接触区。
再次参照参照图5和图6，图5和图6其示出本申请实施例提供的SOI晶体管的制作方法，在步骤S5完成后形成的结构示意图。
本实施例通过SOI晶体管的制作方法，将沟槽隔离结构设置于体接触区和漏极区之间，其中第二部分中所积累的电荷能够通过体接触区释放出去，同时能够很好地解决了器件将体接触区单独引出的问题，无需通过特殊的栅极结构图案将有源区中的体接触区分隔出去，能够降低工艺难度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种SOI晶体管，其特征在于，该SOI晶体管包括：
衬底层，所述衬底层上依次沉积形成隔离层和SOI层，所述SOI层包括有源区；
沟道隔离结构，所述沟道隔离结构包围在所述SOI有源区的外周；
栅极结构，所述栅极结构设于所述有源区上，设置所述栅极结构的有源区为栅区；
第一导电类型杂质离子区，所述第一导电类型杂质离子区包括两个，分别形成于所述栅区的两侧；
体接触区，所述体接触区形成于，靠近其中一所述第一导电类型杂质离子区一侧的所述有源区中；
浅沟槽隔离结构，所述浅沟槽隔离结构设于所述体接触区，和，靠近所述体接触区的第一导电类型杂质离子区之间；
所述浅沟槽隔离结构包括：
第一浅沟槽隔离结构，与所述体接触区接触；
第二浅沟槽隔离结构，与靠近所述体接触区的所述第一导电类型杂质离子区接触；
所述第一浅沟槽隔离结构和第二浅沟槽隔离结构相间隔。
2.如权利要求1所述的SOI晶体管，其特征在于，两个所述第一导电类型杂质离子区，包括：源极区和漏极区，所述源极区和漏极区分别形成于所述栅区两侧的有源区中；
所述体接触区形成于，靠近所述源极区一侧的有源区中，或，靠近所述漏极区一侧的有源区中。
3.如权利要求1所述的SOI晶体管，其特征在于，所述体接触区的掺杂离子为第二导电类型杂质离子，第二导电类型与第一导电类型相反。
4.一种SOI晶体管的制作方法，其特征在于，该SOI晶体管的制作方法包括以下步骤：
提供衬底层，在所述衬底层上依次沉积形成隔离层和SOI层；
在有源区周围的SOI层中形成沟道隔离结构，在有源区中形成浅沟槽隔离结构；
在位于所述浅沟槽隔离结构一侧的SOI层上形成栅极结构；
通过光刻胶，定义出位于栅极结构两侧的第一导电类型杂质离子区图案，向所述第一导电类型杂质离子区图案中，注入第一导电类型杂质离子，形成第一导电类型杂质离子区；
通过光刻胶，在所述浅沟槽隔离结构远离所述栅极结构的一侧，定义出体接触区图案，向所述体接触区图案中注入第二导电类型杂质离子，形成体接触区；
所述浅沟槽隔离结构包括：第一浅沟槽隔离结构，与所述体接触区接触；第二浅沟槽隔离结构，与靠近所述体接触区的所述第一导电类型杂质离子区接触；所述第一浅沟槽隔离结构和第二浅沟槽隔离结构相间隔。
5.如权利要求4所述的SOI晶体管的制作方法，其特征在于，所述在有源区周围的SOI层中形成沟道隔离结构，在有源区中形成浅沟槽隔离结构的步骤，包括：
通过光刻胶定义出沟道隔离结构图案和浅沟槽隔离结构图案，所述沟道隔离结构图案包围在有源区的周围，所述浅沟槽隔离结构图案位于有源区中；
根据所述沟道隔离结构图案和浅沟槽隔离结构图案，刻蚀所述SOI层，将所述沟道隔离结构图案和浅沟槽隔离结构图案转移到所述SOI层中；
向所述SOI层中填充绝缘材料，研磨后形成沟道隔离结构和浅沟槽隔离结构。
6.如权利要求4所述的SOI晶体管的制作方法，其特征在于，所述浅沟槽隔离结构将所述有源区分隔成两部分，分别为第一部分和第二部分；
所述第一导电类型杂质离子区和所述栅极结构位于所述有源区的第一部分，所述体接触区位于有源区的第二部分。
7.如权利要求4所述的SOI晶体管的制作方法，其特征在于，所述隔离层的厚度范围为10-500纳米。
8.如权利要求4所述的SOI晶体管的制作方法，其特征在于，所沉积的SOI层的厚度范围为300-5000纳米。
CN202010672121.6A 2020-07-14 2020-07-14 Soi晶体管及其制造方法 Active CN111725299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010672121.6A CN111725299B (zh) 2020-07-14 2020-07-14 Soi晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010672121.6A CN111725299B (zh) 2020-07-14 2020-07-14 Soi晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111725299A CN111725299A (zh) 2020-09-29
CN111725299B true CN111725299B (zh) 2023-03-24

Family

ID=72572453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010672121.6A Active CN111725299B (zh) 2020-07-14 2020-07-14 Soi晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111725299B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166744A1 (en) * 2007-12-28 2009-07-02 Magnachip Semiconductor, Ltd. Semiconductor device with deep trench structure
CN104518031A (zh) * 2013-10-07 2015-04-15 飞思卡尔半导体公司 具有高可靠性的可合并半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166744A1 (en) * 2007-12-28 2009-07-02 Magnachip Semiconductor, Ltd. Semiconductor device with deep trench structure
CN104518031A (zh) * 2013-10-07 2015-04-15 飞思卡尔半导体公司 具有高可靠性的可合并半导体器件

Also Published As

Publication number Publication date
CN111725299A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
US11075297B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
US20160211348A1 (en) Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
US10510879B2 (en) Semiconductor device
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
JP2019145701A (ja) 半導体装置および半導体装置の製造方法
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
KR101430833B1 (ko) 전력 ｍｏｓｆｅｔ 및 그 형성 방법
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
CN111463287A (zh) 半导体器件及其制造方法及包括其的电子设备
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
US20080073730A1 (en) Semiconductor device and method for formimg the same
CN112635567A (zh) 功率mosfet及其制造方法和电子设备
KR100467527B1 (ko) 이중 게이트 ｍｏｓｆｅｔ 및 그 제조방법
CN111883515A (zh) 沟槽栅器件及其制作方法
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
CN111725299B (zh) Soi晶体管及其制造方法
US20230163204A1 (en) Semiconductor device having u-shaped structure, method of manufacturing semiconductor device, and electronic device
CN111710721B (zh) Edmos器件结构
CN113540216B (zh) 半导体结构及其形成方法
US20090140331A1 (en) Method of fabricating high voltage device
CN113540217B (zh) 半导体结构及其形成方法
CN115692475A (zh) 一种半导体器件及其制造方法
KR20230009275A (ko) 전력 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant