CN114068534A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN114068534A
CN114068534A CN202111350134.2A CN202111350134A CN114068534A CN 114068534 A CN114068534 A CN 114068534A CN 202111350134 A CN202111350134 A CN 202111350134A CN 114068534 A CN114068534 A CN 114068534A
Authority
CN
China
Prior art keywords
region
trench isolation
substrate
gate structure
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111350134.2A
Other languages
English (en)
Inventor
胡利兵
施森华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202111350134.2A priority Critical patent/CN114068534A/zh
Publication of CN114068534A publication Critical patent/CN114068534A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，所述半导体器件包括：形成于高压器件区的衬底中的第一栅极结构和深沟槽隔离结构，深沟槽隔离结构间隔环绕于第一栅极结构的外围；形成于深沟槽隔离结构所环绕的高压器件区的衬底顶部的第一漂移区；形成于深沟槽隔离结构所环绕的高压器件区的衬底中的第一高压阱区，第一高压阱区包围部分高度的第一栅极结构且包围第一漂移区；分别形成于深沟槽隔离结构在第二方向的两相对面外侧的衬底中的两个第二高压阱区；形成于高压器件区的衬底中的第二漂移区，第二漂移区在第二方向上从一个第二高压阱区的底部经第一高压阱区的底部延伸至另一个第二高压阱区的底部。本发明的技术方案使得芯片面积得到减小。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体集成电路的领域中，高压器件是很多电路中，例如存储类电路中必需的器件，同时电路中也需要速度较快的低压器件来完成逻辑处理。
目前，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路中集成的对称高压器件的沟道是水平方向的，导致沟道较长，从而导致芯片面积较大。参阅图1，以对称高压NMOS器件为例，衬底11中形成有高压P阱12和多个间隔设置的浅沟槽隔离结构13，衬底11的顶面依次形成有栅氧层15和栅极层16，高压P阱12的深度大于浅沟槽隔离结构13的深度，高压P阱12中形成有间隔设置的第一N型漂移区141和第二N型漂移区142，第一N型漂移区141和第二N型漂移区142均分别包围一浅沟槽隔离结构13，栅氧层15和栅极层16从第一N型漂移区141所包围的浅沟槽隔离结构13的部分顶面延伸至第二N型漂移区142所包围的浅沟槽隔离结构13的部分顶面，第一N型漂移区141和第二N型漂移区142之间的距离L1即为此对称高压NMOS器件的沟道长度，由于沟道是沿水平方向，导致沟道占用了芯片的面积，从而导致芯片面积增大。
因此，如何对现有的对称高压器件的结构进行改进，以减小芯片面积是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，使得芯片面积得到减小。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底，包括用于形成高压器件的高压器件区；
第一栅极结构，形成于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸；
深沟槽隔离结构，形成于所述高压器件区的衬底中，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；
第一漂移区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；
第一高压阱区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；
两个第二高压阱区，分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；
第二漂移区，形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
可选地，所述第一漂移区在所述第二方向上的两相对面的部分区域均向远离所述第一栅极结构的方向延伸。
可选地，所述第一漂移区包围所述第一栅极结构一端的顶部。
可选地，所述第二漂移区包围所述第一栅极结构的所述一端的底部。
可选地，在所述第一方向上，所述第一漂移区的两相对面分别与所述第二漂移区的两相对面对齐。
可选地，所述第一栅极结构位于所述深沟槽隔离结构所环绕的高压器件区的衬底的中间区域，两个所述第二高压阱区相对于所述第一栅极结构对称。
可选地，两个所述第二高压阱区的底面高于所述深沟槽隔离结构的底面。
可选地，所述半导体器件还包括浅沟槽隔离结构，形成于所述第一栅极结构顶部的衬底中，所述第一漂移区的底面低于所述浅沟槽隔离结构的底面。
可选地，在所述第一方向上，所述浅沟槽隔离结构覆盖所述第一栅极结构的所述一端且暴露出所述第一栅极结构的另一端。
可选地，在所述第二方向上，所述浅沟槽隔离结构底面的宽度大于或等于所述第一栅极结构的宽度。
可选地，所述第一漂移区、所述第二高压阱区和所述第二漂移区的导电类型相同，所述第一高压阱区和所述第二高压阱区的导电类型不同。
可选地，所述衬底还包括用于形成低压器件的低压器件区；所述半导体器件还包括：
第一阱区和第二阱区，形成于所述低压器件区的衬底中，所述第一阱区和所述第二阱区的导电类型不同；
第二栅极结构，形成于所述第一阱区和所述第二阱区的衬底上。
可选地，所述高压器件为对称高压器件。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底，所述衬底包括用于形成高压器件的高压器件区；
形成第一漂移区、第一高压阱区、两个第二高压阱区和第二漂移区，
形成第一栅极结构和深沟槽隔离结构于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；
其中，所述第一漂移区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；所述第一高压阱区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；两个所述第二高压阱区分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；所述第二漂移区形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
可选地，所述半导体器件的制造方法还包括形成浅沟槽隔离结构于所述第一栅极结构顶部的衬底中，所述第一漂移区的底面低于所述浅沟槽隔离结构的底面。
可选地，所述衬底还包括用于形成低压器件的低压器件区；所述半导体器件的制造方法还包括：
形成第一阱区和第二阱区于所述低压器件区的衬底中，所述第一阱区和所述第二阱区的导电类型不同；
形成第二栅极结构于所述第一阱区和所述第二阱区的衬底上。
可选地，所述高压器件为对称高压器件。
本发明还提供了一种半导体器件，包括：
衬底；
栅极结构，形成于所述衬底中；
浅沟槽隔离结构，形成于所述栅极结构顶部的衬底中。
可选地，在所述栅极结构的长度方向上，所述浅沟槽隔离结构覆盖部分所述栅极结构。
可选地，所述浅沟槽隔离结构底面的宽度大于或等于所述栅极结构的宽度。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件及其制造方法，由于高压器件中的沟道区的长度沿竖直方向，未占用水平方向上的器件面积，使得芯片面积得到减小。
2、本发明的半导体器件，由于栅极结构顶部的衬底中形成有浅沟槽隔离结构，能够广泛地应用于埋栅型器件，使得电流路径增大，半导体器件的击穿电压得到提高。
附图说明
图1是一种对称高压器件的示意图；
图2是本发明一实施例的高压器件的俯视示意图；
图3是图2所示的高压器件沿AA’方向的剖面示意图；
图4是本发明一实施例的高压器件与低压器件集成的示意图；
图5是本发明一实施例的半导体器件的制造方法的流程图；
图6a～图6f是图5所示的半导体器件的制造方法中的器件示意图。
其中，附图1～图6f的附图标记说明如下：
11-衬底；12-高压P阱；13-浅沟槽隔离结构；141-第一N型漂移区；142-第二N型漂移区；15-栅氧层；16-栅极层；
20-有源区；21-衬底；22-第一栅极结构；220-第一沟槽；221-第一栅氧层；222-第一栅极层；223-第一导电插塞；23-深沟槽隔离结构；230-第二沟槽；231-绝缘介质层；232-金属层；24-第一漂移区；241-第一源漏极区；242-第二导电插塞；25-第一高压阱区；251-体接触区；252-第三导电插塞；26-第二高压阱区；27-第二漂移区；271-第二源漏极区；272-第四导电插塞；28-第一浅沟槽隔离结构；
31-第一阱区；32-第二阱区；33-第三阱区；34-深阱区；35-第二浅沟槽隔离结构；36-第二栅极结构；361-第二栅氧层；362-第二栅极层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件，所述半导体器件包括：衬底，包括用于形成高压器件的高压器件区；第一栅极结构，形成于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸；深沟槽隔离结构，形成于所述高压器件区的衬底中，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；第一漂移区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；第一高压阱区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；两个第二高压阱区，分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；第二漂移区，形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
下面参阅图2～图4详细描述本实施例提供的半导体器件：
所述衬底21包括用于形成高压器件的高压器件区A1。优选所述高压器件为对称高压器件；需要说明的是，在本发明的其他实施例中，所述高压器件也可以为非对称高压器件。
所述第一栅极结构22形成于所述高压器件区A1的衬底21中，所述第一栅极结构22沿第一方向x延伸，所述第一方向x为所述第一栅极结构22的长度方向。
所述第一栅极结构22包括第一栅氧层221和第一栅极层222。所述高压器件区A1的衬底21中形成有第一沟槽(未图示)，所述第一栅氧层221覆盖于所述第一沟槽的内表面上，所述第一栅极层222将所述第一沟槽填满。
所述深沟槽隔离结构23形成于所述高压器件区A1的衬底21中，所述深沟槽隔离结构23为环形结构，所述深沟槽隔离结构23间隔环绕于所述第一栅极结构22的外围；所述深沟槽隔离结构23与所述第一栅极结构22未接触，所述第一栅极结构22可以位于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21的中间区域。
所述深沟槽隔离结构23的底面可以与所述第一栅极结构22的底面齐平，或者，所述深沟槽隔离结构23的底面也可以略高于或略低于所述第一栅极结构22的底面。
所述深沟槽隔离结构23包括绝缘介质层231和金属层232。所述高压器件区A1的衬底21中形成有第二沟槽(未图示)，所述绝缘介质层231覆盖于所述第二沟槽的内表面上，所述金属层232将所述第二沟槽填满。第二沟槽也可以由单一材料填充，比如单一的金属材料或单一的非金属材料。
所述第一漂移区24形成于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21顶部，所述第一漂移区24未与所述深沟槽隔离结构23接触。优选的，所述第一漂移区24包围所述第一栅极结构22一端的顶部，所述第一漂移区24与所述第一栅极结构22接触；所述第一漂移区24在所述第一方向x上向所述第一栅极结构22另一端延伸，但是，所述第一漂移区24未包围所述第一栅极结构22另一端的顶部。需要说明的是，在本发明的其他实施例中，所述第一漂移区24可以包围所述第一栅极结构22的整个顶部。
所述第一高压阱区25形成于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21中，所述第一高压阱区25与所述深沟槽隔离结构23接触。所述第一高压阱区25包围部分高度的所述第一栅极结构22且包围所述第一漂移区24，所述第一高压阱区25与所述第一栅极结构22、所述第一漂移区24接触。
所述第一高压阱区25的底面低于所述第一漂移区24的底面，且所述第一高压阱区25的底面高于所述第一栅极结构22和所述深沟槽隔离结构23的底面，使得所述第一高压阱区25包围所述第一漂移区24的侧面和底面，以及使得所述第一高压阱区25的位于所述第一漂移区24下方的部分包围部分高度的所述第一栅极结构22。
两个所述第二高压阱区26分别形成于所述深沟槽隔离结构23在第二方向y的两相对面外侧的衬底21中，两个所述第二高压阱区26均与所述深沟槽隔离结构23接触。两个所述第二高压阱区26相对于所述第一栅极结构22对称，两个所述第二高压阱区26沿所述第一方向x延伸。所述第二方向y与所述第一方向x均平行于所述衬底21的顶面，且所述第二方向y与所述第一方向x垂直，即所述第二方向y垂直于所述第一栅极结构22的延伸方向，所述第二方向y为所述第一栅极结构22的宽度方向。
两个所述第二高压阱区26的底面高于所述深沟槽隔离结构23的底面。
所述第一漂移区24在所述第二方向y上的两相对面的部分区域均向远离所述第一栅极结构22的方向延伸，以使得所述第一漂移区24向所述第一高压阱区25中延伸形成一凸出部，所述凸出部在所述第一方向x上的两侧均为所述第一高压阱区25。其中，优选所述第一漂移区24在所述第二方向y上的两相对面的中间区域均向远离所述第一栅极结构22的方向延伸，以使得所述第一漂移区24的横截面的形状为十字形，十字形的“一”部位沿所述第二方向y延伸，十字形的“丨”部位沿所述第一方向x延伸，“一”部位的位于“丨”部位两侧的部分为所述凸出部。需要说明的是，所述第一偏移区24的横截面也可以根据接触孔等其它部件的布局制作成其它形状。
所述第二漂移区27形成于所述高压器件区A1的衬底21中，所述第二漂移区27在所述第二方向y上从一个所述第二高压阱区26的底部经所述深沟槽隔离结构23的底部、所述第一高压阱区25的底部、所述第一栅极结构22的底部、所述第一高压阱区25的底部和所述深沟槽隔离结构23的底部延伸至另一个所述第二高压阱区26的底部，所述第二漂移区27的底面低于所述第一栅极结构22和所述深沟槽隔离结构23的底面。
优选的，所述第二漂移区27包围所述第一栅极结构22的所述一端的底部，所述第二漂移区27在所述第一方向x上向所述第一栅极结构22的所述另一端延伸，但是，所述第二漂移区27未包围所述第一栅极结构22的所述另一端的底部。需要说明的是，在本发明的其他实施例中，所述第二漂移区27也可以包围所述第一栅极结构22的整个底部。
在所述第一方向x上，所述第一漂移区24的两相对面分别与所述第二漂移区27的两相对面对齐，使得所述第一漂移区24的宽度与所述第二漂移区27的宽度相等。
所述半导体器件还包括第一浅沟槽隔离结构28，形成于所述第一栅极结构22顶部的衬底21中，所述第一漂移区24的底面低于所述第一浅沟槽隔离结构28的底面。
优选所述第一浅沟槽隔离结构28的纵向剖面形状为倒梯形，即所述第一浅沟槽隔离结构28的顶面面积大于底面面积。需要说明的是，所述第一浅沟槽隔离结构28的纵向剖面形状也可以为矩形、圆形、椭圆形等形状。
在所述第一方向x上，优选所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的所述一端且暴露出所述第一栅极结构22的所述另一端；所述第一浅沟槽隔离结构28的顶面可以与所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖区域的顶面齐平。需要说明的是，在本发明的其他实施例中，所述第一浅沟槽隔离结构28可以覆盖所述第一栅极结构22的整个顶面。
并且，优选的，在所述第一方向x上，同时满足所述第一漂移区24包围第一栅极结构22的所述一端的顶部、所述第二漂移区27包围第一栅极结构22的所述一端的底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的所述一端，并且，所述一端为所述第一栅极结构22沿所述第一方向x的同一端。在本发明的其他实施例中，同时满足所述第一漂移区24包围第一栅极结构22的整个顶部、所述第二漂移区27包围第一栅极结构22的整个底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的整个顶面。
其中，参阅图2和图3，以所述第一浅沟槽隔离结构28的纵向剖面形状为倒梯形为例，在所述第一方向x上，所述第一浅沟槽隔离结构28的底面覆盖所述第一栅极结构22的所述一端且暴露出所述第一栅极结构22的所述另一端，所述第一浅沟槽隔离结构28顶面的两相对边可以分别与所述第一漂移区24和所述第二漂移区27的两相对面对齐，或者，所述第一浅沟槽隔离结构28顶面的两相对边位于所述第一漂移区24和所述第二漂移区27的两相对面以内，或者，所述第一浅沟槽隔离结构28顶面的两相对边的其中一边位于所述第一漂移区24和所述第二漂移区27的两相对面以内，且所述第一浅沟槽隔离结构28顶面的两相对边的其中另一边与所述第一漂移区24和所述第二漂移区27的一面对齐。第一浅沟槽隔离结构28和第一漂移区24、第二漂移区27的位置可以根据工艺要求的不同进行变动。
在所述第二方向y上，优选所述第一浅沟槽隔离结构28底面的宽度大于所述第一栅极结构22的宽度；需要说明的是，所述第一浅沟槽隔离结构28底面的宽度也可以等于所述第一栅极结构22的宽度，以使得所述第一浅沟槽隔离结构28在所述第二方向y上覆盖所述第一栅极结构22。
另外，参阅图3和图4，所述第一栅极结构22两侧的所述第一漂移区24的顶部均形成有第一源漏极区241，且所述第一源漏极区241可以位于所述第一漂移区24的凸出部的顶部以及位于所述第一漂移区24的非凸出部的顶部；所述第一栅极结构22两侧的所述第一高压阱区25的顶部均形成有体接触区251，所述体接触区251位于所述凸出部在所述第一方向x上的两侧的第一高压阱区25中；两个所述第二高压阱区26的顶部均形成有第二源漏极区271。这种凸出部的设置能够充分利用器件面积，当然也可以舍弃这种优势而不设置凸出部。
并且，若所述第一浅沟槽隔离结构28仅覆盖所述第一栅极结构22的所述一端，则所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖的所述另一端的第一栅极层222顶部也可形成有重掺杂区(未图示)；若所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的整个顶面，则所述重掺杂区形成于所述第一栅极层222顶部的任意位置。
以所述第一漂移区24包围第一栅极结构22的所述一端的顶部、所述第二漂移区27包围第一栅极结构22的所述一端的底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的所述一端为例，参阅图3和图4，所述半导体器件还包括第一导电插塞223、第二导电插塞242、第三导电插塞252和第四导电插塞272；所述第一导电插塞223形成于所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖的所述另一端的第一栅极层222上，优选的，所述第一导电插塞223与所述重掺杂区接触，以将所述第一栅极层222引出；所述第二导电插塞242位于所述第一源漏极区241上，以将所述第一漂移区24引出；所述第三导电插塞252位于所述体接触区251上，以将所述第一高压阱区25引出，所述第一高压阱区25作为所述高压器件的体区；所述第四导电插塞272位于所述第二源漏极区271上，以用于通过所述第二源漏极区271和所述第二高压阱区26将所述第二漂移区27引出。另外，若所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的整个顶面，则所述第一导电插塞223穿过所述第一浅沟槽隔离结构28，以与所述第一栅极结构22中的所述重掺杂区接触。
需要说明的是，由于图3是图2所示的高压器件沿AA’方向的剖面示意图，AA’经过所述第三导电插塞252，因此，在图3中，所述第三导电插塞252用实线表示，所述第一导电插塞223、所述第二导电插塞242和所述第四导电插塞272用虚线表示。
所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型相同，所述第一高压阱区25和所述第二高压阱区26的导电类型不同。所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为N型时，所述第一高压阱区25的导电类型为P型；所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为P型时，所述第一高压阱区25的导电类型为N型。所述衬底21的导电类型为P型。
所述第一源漏极区241、所述第二源漏极区271与所述第一漂移区24的导电类型相同，所述体接触区251与所述第一高压阱区25的导电类型相同。
通过对所述衬底21进行离子注入，形成所述第一漂移区24、所述第二高压阱区26、所述第二漂移区27、所述第一高压阱区25、所述第一源漏极区241、所述第二源漏极区271和所述体接触区251。N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
并且，若所述高压器件为对称高压器件，则在所述第二方向y上，所述第一漂移区24、所述第一高压阱区25和所述第二漂移区27均相对于所述第一栅极结构22对称，且由于两个所述第二高压阱区26也相对于所述第一栅极结构22对称，使得在所述高压器件区A1的衬底21中形成两个对称的高压器件，即对称高压器件。如图2所示，虚线框M1选择的区域即为对称高压器件中的一个高压器件。
当所述高压器件为对称高压器件时，若所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为N型，所述第一高压阱区25的导电类型为P型，则所述对称高压器件为对称高压NMOS；若所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为P型，所述第一高压阱区25的导电类型为N型，则所述对称高压器件为对称高压PMOS。
并且，所述衬底21的高压器件区A1中可以仅形成对称高压NMOS或对称高压PMOS，或者，对称高压NMOS和对称高压PMOS可以集成于同一所述衬底21中。若对称高压NMOS和对称高压PMOS集成于同一所述衬底21中，则对称高压NMOS和对称高压PMOS通过隔离结构隔离开，此隔离结构优选为深沟槽隔离结构，以增强隔离效果；或者，此隔离结构也可以为形成于衬底21中的高压阱区以及位于高压阱区顶部的浅沟槽隔离结构。
另外，所述高压器件中的各个结构均形成于所述衬底21的高压器件区A1的有源区20中，所述有源区20通过隔离结构环绕形成，此隔离结构优选为深沟槽隔离结构。
在所述对称高压器件中，由于源端和漏端均形成有漂移区，即所述第一源漏极区241对应的第一漂移区24以及所述第二源漏极区271对应的第二漂移区27，使得源端和漏端可以互换。以所述对称高压器件为对称高压NMOS为例，若所述第四导电插塞272外接电源正极且所述第二导电插塞242外接电源负极，则所述第二源漏极区271为漏极区，所述第一源漏极区241为源极区；若所述第四导电插塞272外接电源负极且所述第二导电插塞242外接电源正极，则所述第二源漏极区271为源极区，所述第一源漏极区241为漏极区。因此，通过将所述第四导电插塞272和所述第二导电插塞242外接电源的正负极进行互换，能够使得源端和漏端进行互换，进而使得在应用时更加灵活。
另外，以所述第四导电插塞272外接电源正极且所述第二导电插塞242外接电源负极为例，参阅图3，电流从电源正极流向电源负极，即从所述第四导电插塞272经电流的流动路径W2、电流的流动路径W1流至所述第二导电插塞242；其中，对于所述第二源漏极区271对应的所述第二漂移区27，电流的流动路径W2为：从所述深沟槽隔离结构23的靠近所述第二高压阱区26的侧壁经所述深沟槽隔离结构23的底面、所述深沟槽隔离结构23与所述第一栅极结构22之间的第二漂移区27至所述第一高压阱区25的底面处的第一栅极结构22的侧壁；对于所述第一源漏极区241对应的所述第一漂移区24，电流的流动路径W1为：从所述第一浅沟槽隔离结构28下方的第一栅极结构22在所述第一漂移区24高度范围内的侧壁经所述第一浅沟槽隔离结构28的底面流至所述第一浅沟槽隔离结构28的侧壁。并且，若所述第四导电插塞272外接电源负极且所述第二导电插塞242外接电源正极，则电流的流动路径W2和电流的流动路径W1的流动方向与图3所示的流动方向(即箭头所指方向)相反。
可选的，电流的流动路径W2的长度大于电流的流动路径W1的长度。因此，由于所述第一漂移区24和所述第二漂移区27的存在，使得电流的流动路径增长，进而使得所述高压器件的击穿电压得到提高。
并且，对于电流的流动路径W1，若所述第一浅沟槽隔离结构28为倒梯形结构和/或所述第一浅沟槽隔离结构28在所述第二方向y上的底面宽度大于所述第一栅极结构22的宽度，则能够使得电流的流动路径W1进一步增长，进而使得所述高压器件的击穿电压进一步得到提高。
并且，所述第一栅极结构22在所述第二方向y上的两侧的位于所述第一漂移区24的底面和所述第二漂移区27的顶面之间的区域为沟道区，沟道区的长度为L2，因此，所述高压器件中的沟道区的长度沿竖直方向，未占用水平方向上的器件面积，从而使得器件面积得到减小。与图1所示的高压器件相比，本实施例提供的高压器件的横截面的长度例如可以减小32％，从而使得芯片面积得到大幅减小。
另外，参阅图4，所述衬底21还包括用于形成低压器件的低压器件区A2，即所述高压器件与所述低压器件集成于同一所述衬底21中。所述高压器件与所述低压器件可以通过深沟槽隔离结构隔离开。
所述半导体器件还包括第一阱区31、第二阱区32和第二栅极结构36，所述第一阱区31和所述第二阱区32形成于所述低压器件区A2的衬底21中；所述第二栅极结构36形成于所述第一阱区31和所述第二阱区32的衬底21上。所述第二栅极结构36包括自下向上形成于衬底21上的第二栅氧层361和第二栅极层362。
所述半导体器件还包括第三阱区33和深阱区34，所述第三阱区33形成于所述低压器件区A2的衬底21中，所述第三阱区33位于所述第二阱区32的远离所述第一阱区31的一侧；所述深阱区34形成于所述低压器件区A2的衬底21中，所述深阱区34从所述第一阱区31的底部经所述第二阱区32的底部延伸至所述第三阱区33的底部。所述第三阱区33用于引出所述深阱区34，所述深阱区34用于将所述第二阱区32与其他区域进行隔离。
所述第一阱区31和所述第二阱区32的交界处以及所述第二阱区32和所述第三阱区33的交界处均形成有第二浅沟槽隔离结构35，且所述第二栅极结构36的远离所述第二阱区32一侧的第一阱区31中也形成有所述第二浅沟槽隔离结构35。所述第二栅极结构36位于相邻两个所述第二浅沟槽隔离结构35之间的所述第一阱区31和所述第二阱区32的衬底21上，且所述第二栅极结构36两侧的第一阱区31的顶部以及所述第二栅极结构36两侧的第二阱区32的顶部均会形成源极区(未图示)和漏极区(未图示)，源极区和漏极区上会形成导电插塞(未图示)。
所述第二浅沟槽隔离结构35的底面高于所述第一阱区31、所述第二阱区32和所述第三阱区33的底面；所述第二浅沟槽隔离结构35的底面可以与所述第一浅沟槽隔离结构28的底面齐平，或者，所述第二浅沟槽隔离结构35的底面高于或低于所述第一浅沟槽隔离结构28的底面。
所述第一阱区31和所述第二阱区32的导电类型不同，所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型相同。
若所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型为N型，所述第二阱区32的导电类型为P型，则所述第一阱区31对应形成低压PMOS，所述第二阱区32对应形成低压NMOS；若所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型为P型，所述第二阱区32的导电类型为N型，则所述第一阱区31对应形成低压NMOS，所述第二阱区32对应形成低压PMOS。因此，所述低压器件包含低压NMOS和低压PMOS。
并且，所述低压器件区A2的衬底21中可以仅形成有一个低压器件，或者也可以形成有至少两个低压器件。若所述低压器件区A2的衬底21中形成有至少两个低压器件，则不同的低压器件的工作电压可以不同；所述低压器件的工作电压越大，则所述第二栅氧层361的厚度越厚；不同的低压器件之间可以采用深沟槽隔离结构隔离开。
综上所述，本发明提供的半导体器件，由于所述高压器件中的沟道区的长度沿竖直方向，未占用水平方向上的器件面积，从而使得芯片面积得到减小。
本发明一实施例提供一种半导体器件的制造方法，参阅图5，图5是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，所述衬底包括用于形成高压器件的高压器件区；
步骤S2、形成第一漂移区、第一高压阱区、两个第二高压阱区和第二漂移区；
步骤S3、形成第一栅极结构和深沟槽隔离结构于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；
其中，所述第一漂移区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；所述第一高压阱区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；两个所述第二高压阱区分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；所述第二漂移区形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
下面参阅图2、图3和图6a～图6f更为详细的介绍本实施例提供的半导体器件的制造方法，图6a～图6f是图5所示的半导体器件的制造方法中的器件示意图。
按照步骤S1，提供一衬底21，所述衬底21包括用于形成高压器件的高压器件区A1。优选所述高压器件为对称高压器件；需要说明的是，在本发明的其他实施例中，所述高压器件也可以为非对称高压器件。
按照步骤S2，参阅图6a，形成第一漂移区24、第一高压阱区25、两个第二高压阱区26和第二漂移区27。
可以采用离子注入工艺形成所述第一漂移区24、所述第一高压阱区25、两个所述第二高压阱区26和所述第二漂移区27。
其中，优选的，可以先形成所述第二漂移区27，再形成所述第一高压阱区25和两个所述第二高压阱区26，最后形成所述第一漂移区24。
按照步骤S3，参阅图6b和图6c，形成第一栅极结构22和深沟槽隔离结构23于所述高压器件区A1的衬底21中，所述第一栅极结构22沿第一方向x延伸，所述深沟槽隔离结构23间隔环绕于所述第一栅极结构22的外围。其中，所述第一方向x为所述第一栅极结构22的长度方向。
其中，所述深沟槽隔离结构23的底面可以与所述第一栅极结构22的底面齐平，或者，所述深沟槽隔离结构23的底面也可以略高于或略低于所述第一栅极结构22的底面。
并且，可以先形成所述第一栅极结构22，再形成所述深沟槽隔离结构23；或者，先形成所述深沟槽隔离结构23，再形成所述第一栅极结构22。
以所述深沟槽隔离结构23的底面与所述第一栅极结构22的底面齐平，且先形成所述第一栅极结构22再形成所述深沟槽隔离结构23为例，其步骤包括：首先，如图6b所示，刻蚀所述高压器件区A1的衬底21，以同时形成第一沟槽220和第二沟槽230，所述第二沟槽230为环形沟槽；然后，如图6c所示，形成第一栅氧层221覆盖于所述第一沟槽220的内表面上，以及形成绝缘介质层231覆盖于所述第二沟槽230的内表面上，若所述第一栅氧层221和所述绝缘介质层231的材质相同，则二者可同时形成；然后，如图6c所示，先形成第一栅极层222于所述第一沟槽220中，再形成金属层232于所述第二沟槽230中，所述第一栅极层222将所述第一沟槽220填满，所述金属层232将所述第二沟槽230填满。其中，所述第二沟槽230也可以由单一材料填充，比如单一的金属材料或单一的非金属材料。
所述深沟槽隔离结构23为环形结构，所述深沟槽隔离结构23与所述第一栅极结构22未接触，所述第一栅极结构22可以位于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21的中间区域。
所述第一漂移区24形成于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21顶部，所述第一漂移区24未与所述深沟槽隔离结构23接触。优选的，所述第一漂移区24包围所述第一栅极结构22一端的顶部，所述第一漂移区24与所述第一栅极结构22接触；所述第一漂移区24在所述第一方向x上向所述第一栅极结构22另一端延伸，但是，所述第一漂移区24未包围所述第一栅极结构22另一端的顶部。需要说明的是，在本发明的其他实施例中，所述第一漂移区24可以包围所述第一栅极结构22的整个顶部。
所述第一高压阱区25形成于所述深沟槽隔离结构23所环绕的高压器件区A1的衬底21中，所述第一高压阱区25与所述深沟槽隔离结构23接触。所述第一高压阱区25包围部分高度的所述第一栅极结构22且包围所述第一漂移区24，所述第一高压阱区25与所述第一栅极结构22、所述第一漂移区24接触。
所述第一高压阱区25的底面低于所述第一漂移区24的底面，且所述第一高压阱区25的底面高于所述第一栅极结构22和所述深沟槽隔离结构23的底面，使得所述第一高压阱区25包围所述第一漂移区24的侧面和底面，以及使得所述第一高压阱区25的位于所述第一漂移区24下方的部分包围部分高度的所述第一栅极结构22。
两个所述第二高压阱区26分别形成于所述深沟槽隔离结构23在第二方向y的两相对面外侧的衬底21中，两个所述第二高压阱区26均与所述深沟槽隔离结构23接触。两个所述第二高压阱区26相对于所述第一栅极结构22对称，两个所述第二高压阱区26沿所述第一方向x延伸。所述第二方向y与所述第一方向x均平行于所述衬底21的顶面，且所述第二方向y与所述第一方向x垂直，即所述第二方向y垂直于所述第一栅极结构22的延伸方向，所述第二方向y为所述第一栅极结构22的宽度方向。
两个所述第二高压阱区26的底面高于所述深沟槽隔离结构23的底面。
所述第一漂移区24在所述第二方向y上的两相对面的部分区域均向远离所述第一栅极结构22的方向延伸，以使得所述第一漂移区24向所述第一高压阱区25中延伸形成一凸出部，所述凸出部在所述第一方向x上的两侧均为所述第一高压阱区25。其中，优选所述第一漂移区24在所述第二方向y上的两相对面的中间区域均向远离所述第一栅极结构22的方向延伸，以使得所述第一漂移区24的横截面的形状为十字形，十字形的“一”部位沿所述第二方向y延伸，十字形的“丨”部位沿所述第一方向x延伸，“一”部位的位于“丨”部位两侧的部分为所述凸出部。
所述第二漂移区27形成于所述高压器件区A1的衬底21中，所述第二漂移区27在所述第二方向y上从一个所述第二高压阱区26的底部经所述深沟槽隔离结构23的底部、所述第一高压阱区25的底部、所述第一栅极结构22的底部、所述第一高压阱区25的底部和所述深沟槽隔离结构23的底部延伸至另一个所述第二高压阱区26的底部，所述第二漂移区27的底面低于所述第一栅极结构22和所述深沟槽隔离结构23的底面。
优选的，所述第二漂移区27包围所述第一栅极结构22的所述一端的底部，所述第二漂移区27在所述第一方向x上向所述第一栅极结构22的所述另一端延伸，但是，所述第二漂移区27未包围所述第一栅极结构22的所述另一端的底部。需要说明的是，在本发明的其他实施例中，所述第二漂移区27也可以包围所述第一栅极结构22的整个底部。
在所述第一方向x上，所述第一漂移区24的两相对面分别与所述第二漂移区27的两相对面对齐，使得所述第一漂移区24的宽度与所述第二漂移区27的宽度相等。
参阅图6d，所述半导体器件的制造方法还包括形成第一浅沟槽隔离结构28于所述第一栅极结构22顶部的衬底21中，所述第一漂移区24的底面低于所述第一浅沟槽隔离结构28的底面。
优选所述第一浅沟槽隔离结构28的纵向剖面形状为倒梯形，即所述第一浅沟槽隔离结构28的顶面面积大于底面面积。需要说明的是，所述第一浅沟槽隔离结构28的纵向剖面形状也可以为矩形、圆形、椭圆形等形状。
在所述第一方向x上，优选所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的所述一端且暴露出所述第一栅极结构22的所述另一端；所述第一浅沟槽隔离结构28的顶面可以与所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖区域的顶面齐平。需要说明的是，在本发明的其他实施例中，所述第一浅沟槽隔离结构28可以覆盖所述第一栅极结构22的整个顶面。
并且，优选的，在所述第一方向x上，同时满足所述第一漂移区24包围第一栅极结构22的所述一端的顶部、所述第二漂移区27包围第一栅极结构22的所述一端的底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的所述一端，并且，所述一端为所述第一栅极结构22的同一端。在本发明的其他实施例中，同时满足所述第一漂移区24包围第一栅极结构22的整个顶部、所述第二漂移区27包围第一栅极结构22的整个底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的整个顶面。
其中，参阅图2和图6d，以所述第一浅沟槽隔离结构28的纵向剖面形状为倒梯形为例，在所述第一方向x上，所述第一浅沟槽隔离结构28的底面覆盖所述第一栅极结构22的所述一端且暴露出所述第一栅极结构22的所述另一端，所述第一浅沟槽隔离结构28顶面的两相对边可以分别与所述第一漂移区24和所述第二漂移区27的两相对面对齐，或者，所述第一浅沟槽隔离结构28顶面的两相对边位于所述第一漂移区24和所述第二漂移区27的两相对面以内，或者，所述第一浅沟槽隔离结构28顶面的两相对边的其中一边位于所述第一漂移区24和所述第二漂移区27的两相对面以内，且所述第一浅沟槽隔离结构28顶面的两相对边的其中另一边与所述第一漂移区24和所述第二漂移区27的一面对齐。
在所述第二方向y上，优选所述第一浅沟槽隔离结构28底面的宽度大于所述第一栅极结构22的宽度；需要说明的是，所述第一浅沟槽隔离结构28底面的宽度也可以等于所述第一栅极结构22的宽度，以使得所述第一浅沟槽隔离结构28在所述第二方向y上覆盖所述第一栅极结构22。
以所述第一浅沟槽隔离结构28在所述第二方向y上的底面的宽度大于所述第一栅极结构22的宽度为例，形成所述第一浅沟槽隔离结构28于所述第一栅极结构22顶部的衬底21中的步骤包括：首先，刻蚀所述第一栅极结构22的所述一端以及所述第一栅极结构22的所述一端外围的衬底21，以形成沟槽(未图示)；然后，填充绝缘材料于所述沟槽中，以形成所述第一浅沟槽隔离结构28。
参阅图6e，所述半导体器件的制造方法还包括：执行离子注入工艺，于所述第一栅极结构22两侧的所述第一漂移区24的顶部均形成第一源漏极区241，且所述第一源漏极区241可以位于所述第一漂移区24的凸出部的顶部以及位于所述第一漂移区24的非凸出部的顶部；于所述第一栅极结构22两侧的所述第一高压阱区25的顶部均形成体接触区251，所述体接触区251位于所述凸出部在所述第一方向x上的两侧的第一高压阱区25中；于两个所述第二高压阱区26的顶部均形成第二源漏极区271。
并且，若所述第一浅沟槽隔离结构28仅覆盖所述第一栅极结构22的所述一端，则所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖的所述另一端的第一栅极层222顶部也可形成重掺杂区(未图示)；若所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的整个顶面，则所述重掺杂区形成于所述第一栅极层222顶部的任意位置。
以所述第一漂移区24包围第一栅极结构22的所述一端的顶部、所述第二漂移区27包围第一栅极结构22的所述一端的底部以及所述第一浅沟槽隔离结构28覆盖第一栅极结构22的所述一端为例，参阅图6f，所述半导体器件的制造方法还包括：形成第一导电插塞223于所述第一栅极结构22的未被所述第一浅沟槽隔离结构28所覆盖的所述另一端的第一栅极层222上，优选的，所述第一导电插塞223与所述重掺杂区接触，以将所述第一栅极层222引出；形成第二导电插塞242于所述第一源漏极区241上，以将所述第一漂移区24引出；形成第三导电插塞252于所述体接触区251上，以将所述第一高压阱区25引出，所述第一高压阱区25作为所述高压器件的体区；形成第四导电插塞272于所述第二源漏极区271上，以用于通过所述第二源漏极区271和所述第二高压阱区26将所述第二漂移区27引出。另外，若所述第一浅沟槽隔离结构28覆盖所述第一栅极结构22的整个顶面，则所述第一导电插塞223穿过所述第一浅沟槽隔离结构28，以与所述第一栅极结构22中的所述重掺杂区接触。
所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型相同，所述第一高压阱区25和所述第二高压阱区26的导电类型不同。所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为N型时，所述第一高压阱区25的导电类型为P型；所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为P型时，所述第一高压阱区25的导电类型为N型。所述衬底21的导电类型为P型。
所述第一源漏极区241、所述第二源漏极区271与所述第一漂移区24的导电类型相同，所述体接触区251与所述第一高压阱区25的导电类型相同。
N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
并且，若所述高压器件为对称高压器件，则在所述第二方向y上，所述第一漂移区24、所述第一高压阱区25和所述第二漂移区27均相对于所述第一栅极结构22对称，且由于两个所述第二高压阱区26也相对于所述第一栅极结构22对称，使得在所述高压器件区A1的衬底21中形成两个对称的高压器件，即对称高压器件。如图2所示，虚线框M1选择的区域即为对称高压器件中的一个高压器件。
当所述高压器件为对称高压器件时，若所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为N型，所述第一高压阱区25的导电类型为P型，则所述对称高压器件为对称高压NMOS；若所述第一漂移区24、所述第二高压阱区26和所述第二漂移区27的导电类型为P型，所述第一高压阱区25的导电类型为N型，则所述对称高压器件为对称高压PMOS。
并且，所述衬底21的高压器件区A1中可以仅形成对称高压NMOS或对称高压PMOS，或者，对称高压NMOS和对称高压PMOS可以集成于同一所述衬底21中。若对称高压NMOS和对称高压PMOS集成于同一所述衬底21中，则对称高压NMOS和对称高压PMOS通过隔离结构隔离开，此隔离结构优选为深沟槽隔离结构，以增强隔离效果，此深沟槽隔离结构可以与所述深沟槽隔离结构23同时形成；或者，此隔离结构也可以为形成于衬底21中的高压阱区以及位于高压阱区顶部的浅沟槽隔离结构，此浅沟槽隔离结构可以与所述第一浅沟槽隔离结构28同时形成。
在所述对称高压器件中，由于源端和漏端均形成有漂移区，即所述第一源漏极区241对应的第一漂移区24以及所述第二源漏极区271对应的第二漂移区27，使得源端和漏端可以互换。以所述对称高压器件为对称高压NMOS为例，若所述第四导电插塞272外接电源正极且所述第二导电插塞242外接电源负极，则所述第二源漏极区271为漏极区，所述第一源漏极区241为源极区；若所述第四导电插塞272外接电源负极且所述第二导电插塞242外接电源正极，则所述第二源漏极区271为源极区，所述第一源漏极区241为漏极区。因此，通过将所述第四导电插塞272和所述第二导电插塞242外接电源的正负极进行互换，能够使得源端和漏端进行互换，进而使得在应用时更加灵活。
另外，以所述第四导电插塞272外接电源正极且所述第二导电插塞242外接电源负极为例，参阅图3，电流从电源正极流向电源负极，即从所述第四导电插塞272经电流的流动路径W2、电流的流动路径W1流至所述第二导电插塞242；其中，对于所述第二源漏极区271对应的所述第二漂移区27，电流的流动路径W2为：从所述深沟槽隔离结构23的靠近所述第二高压阱区26的侧壁经所述深沟槽隔离结构23的底面、所述深沟槽隔离结构23与所述第一栅极结构22之间的第二漂移区27至所述第一高压阱区25的底面处的第一栅极结构22的侧壁；对于所述第一源漏极区241对应的所述第一漂移区24，电流的流动路径W1为：从所述第一浅沟槽隔离结构28下方的第一栅极结构22在所述第一漂移区24高度范围内的侧壁经所述第一浅沟槽隔离结构28的底面流至所述第一浅沟槽隔离结构28的侧壁。并且，若所述第四导电插塞272外接电源负极且所述第二导电插塞242外接电源正极，则电流的流动路径W2和电流的流动路径W1的流动方向与图3所示的流动方向(即箭头所指方向)相反。
可选的，电流的流动路径W2的长度大于电流的流动路径W1的长度。因此，由于所述第一漂移区24和所述第二漂移区27的存在，使得电流的流动路径增长，进而使得所述高压器件的击穿电压得到提高。并且第一浅沟槽隔离结构28的设置也有效增加了电流的流动路径W1的长度，进一步提高了所述高压器件的击穿电压。
并且，对于电流的流动路径W1，若所述第一浅沟槽隔离结构28为倒梯形结构和/或所述第一浅沟槽隔离结构28在所述第二方向y上的底面宽度大于所述第一栅极结构22的宽度，则能够使得电流的流动路径W1进一步增长，进而使得所述高压器件的击穿电压进一步得到提高。
并且，所述第一栅极结构22在所述第二方向y上的两侧的位于所述第一漂移区24的底面和所述第二漂移区27的顶面之间的区域为沟道区，沟道区的长度为L2，因此，所述高压器件中的沟道区的长度沿竖直方向，未占用水平方向上的器件面积，从而使得器件面积得到减小。与图1所示的高压器件相比，本实施例提供的高压器件的横截面的长度例如可以减小32％，从而使得芯片面积得到大幅减小。
另外，所述衬底21还包括用于形成低压器件的低压器件区A2，即所述高压器件与所述低压器件集成于同一所述衬底21中。所述高压器件与所述低压器件可以通过深沟槽隔离结构隔离开，此深沟槽隔离结构可以与所述深沟槽隔离结构23同时形成。
所述半导体器件的制造方法还包括：首先，如图6e所示，形成第一阱区31和第二阱区32于所述低压器件区A2的衬底21中，可以先形成所述第一阱区31再形成所述第二阱区32，或者，先形成所述第二阱区32再形成所述第一阱区31；然后，如图6f所示，形成第二栅极结构36于所述第一阱区31和所述第二阱区32的衬底21上。所述第二栅极结构36包括自下向上形成于衬底21上的第二栅氧层361和第二栅极层362。
在形成所述第一阱区31和第二阱区32于所述低压器件区A2的衬底21中之前，所述半导体器件的制造方法还包括：如图6d所示，形成多个第二浅沟槽隔离结构35于所述低压器件区A2的衬底21中，优选所述第二浅沟槽隔离结构35可以与所述第一浅沟槽隔离结构28同时形成，所述第二浅沟槽隔离结构35的底面与所述第一浅沟槽隔离结构28的底面齐平。所述第二浅沟槽隔离结构35也可以与所述第一浅沟槽隔离结构28非同时形成，所述第二浅沟槽隔离结构35的底面高于或低于所述第一浅沟槽隔离结构28的底面。
在形成所述第二栅极结构36于所述第一阱区31和所述第二阱区32的衬底21上之前，所述半导体器件的制造方法还包括：如图6e所示，形成第三阱区33和深阱区34于所述低压器件区A2的衬底21中，可以先形成所述深阱区34再形成所述第三阱区33。
所述第三阱区33位于所述第二阱区32的远离所述第一阱区31的一侧；所述深阱区34从所述第一阱区31的底部经所述第二阱区32的底部延伸至所述第三阱区33的底部。所述第三阱区33用于引出所述深阱区34，所述深阱区34用于将所述第二阱区32与其他区域进行隔离。
所述第一阱区31和所述第二阱区32的交界处以及所述第二阱区32和所述第三阱区33的交界处均形成有第二浅沟槽隔离结构35，且所述第二栅极结构36的远离所述第二阱区32一侧的第一阱区31中也形成有所述第二浅沟槽隔离结构35；所述第二浅沟槽隔离结构35的底面高于所述第一阱区31、所述第二阱区32和所述第三阱区33的底面。所述第二栅极结构36位于相邻两个所述第二浅沟槽隔离结构35之间的所述第一阱区31和所述第二阱区32的衬底21上，且所述第二栅极结构36两侧的第一阱区31的顶部以及所述第二栅极结构36两侧的第二阱区32的顶部均会形成源极区(未图示)和漏极区(未图示)，源极区和漏极区上会形成导电插塞(未图示)。
所述第一阱区31和所述第二阱区32的导电类型不同，所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型相同。
若所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型为N型，所述第二阱区32的导电类型为P型，则所述第一阱区31对应形成低压PMOS，所述第二阱区32对应形成低压NMOS；若所述第一阱区31、所述第三阱区33和所述深阱区34的导电类型为P型，所述第二阱区32的导电类型为N型，则所述第一阱区31对应形成低压NMOS，所述第二阱区32对应形成低压PMOS。因此，所述低压器件包含低压NMOS和低压PMOS。
并且，所述低压器件区A2的衬底21中可以仅形成有一个低压器件，或者也可以形成有至少两个低压器件。若所述低压器件区A2的衬底21中形成有至少两个低压器件，则不同的低压器件的工作电压可以不同；所述低压器件的工作电压越大，则所述第二栅氧层361的厚度越厚；不同的低压器件之间可以采用深沟槽隔离结构隔离开。
综上所述，本发明提供的半导体器件的制造方法，由于所述高压器件中的沟道区的长度沿竖直方向，未占用水平方向上的器件面积，从而使得芯片面积得到减小。
本发明一实施例提供一种半导体器件，所述半导体器件包括：衬底；栅极结构，形成于所述衬底中；浅沟槽隔离结构，形成于所述栅极结构顶部的衬底中。
其中，所述栅极结构包括栅氧层和栅极层。所述衬底中形成有一沟槽，所述栅氧层覆盖于所述沟槽的内表面上，所述栅极层将所述沟槽填满。
所述衬底的顶部还可形成有漂移区，所述漂移区包围所述栅极结构的顶部，所述漂移区的底面低于所述浅沟槽隔离结构的底面。
在所述栅极结构的长度方向上，优选所述浅沟槽隔离结构覆盖部分所述栅极结构。在本发明的其他实施例中，所述浅沟槽隔离结构可以覆盖整个所述栅极结构。
在所述栅极结构的宽度方向上，所述浅沟槽隔离结构底面的宽度大于或等于所述栅极结构的宽度，以使得所述浅沟槽隔离结构在所述栅极结构的宽度方向上覆盖所述栅极结构。
优选所述浅沟槽隔离结构的纵向剖面形状为倒梯形，即所述浅沟槽隔离结构的顶面面积大于底面面积。需要说明的是，所述浅沟槽隔离结构的纵向剖面形状也可以为矩形、圆形、椭圆形等形状。
由于所述栅极结构顶部的衬底中形成有所述浅沟槽隔离结构，使得在漂移区中的电流的流动路径增长，进而使得半导体器件(例如LDMOS器件)的击穿电压得到提高。
并且，若所述浅沟槽隔离结构为倒梯形结构和/或所述浅沟槽隔离结构的底面宽度大于所述栅极结构的宽度，则能够使得电流的流动路径进一步增长，进而使得半导体器件的击穿电压进一步得到提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种半导体器件，其特征在于，包括：
衬底，包括用于形成高压器件的高压器件区；
第一栅极结构，形成于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸；
深沟槽隔离结构，形成于所述高压器件区的衬底中，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；
第一漂移区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；
第一高压阱区，形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；
两个第二高压阱区，分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；
第二漂移区，形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
2.如权利要求1所述的半导体器件，其特征在于，所述第一漂移区在所述第二方向上的两相对面的部分区域均向远离所述第一栅极结构的方向延伸。
3.如权利要求1所述的半导体器件，其特征在于，所述第一漂移区包围所述第一栅极结构一端的顶部。
4.如权利要求2所述的半导体器件，其特征在于，所述第二漂移区包围所述第一栅极结构的所述一端的底部。
5.如权利要求4所述的半导体器件，其特征在于，在所述第一方向上，所述第一漂移区的两相对面分别与所述第二漂移区的两相对面对齐。
6.如权利要求1所述的半导体器件，其特征在于，所述第一栅极结构位于所述深沟槽隔离结构所环绕的高压器件区的衬底的中间区域，两个所述第二高压阱区相对于所述第一栅极结构对称。
7.如权利要求1所述的半导体器件，其特征在于，两个所述第二高压阱区的底面高于所述深沟槽隔离结构的底面。
8.如权利要求3所述的半导体器件，其特征在于，所述半导体器件还包括浅沟槽隔离结构，形成于所述第一栅极结构顶部的衬底中，所述第一漂移区的底面低于所述浅沟槽隔离结构的底面。
9.如权利要求8所述的半导体器件，其特征在于，在所述第一方向上，所述浅沟槽隔离结构覆盖所述第一栅极结构的所述一端且暴露出所述第一栅极结构的另一端。
10.如权利要求8所述的半导体器件，其特征在于，在所述第二方向上，所述浅沟槽隔离结构底面的宽度大于或等于所述第一栅极结构的宽度。
11.如权利要求1所述的半导体器件，其特征在于，所述第一漂移区、所述第二高压阱区和所述第二漂移区的导电类型相同，所述第一高压阱区和所述第二高压阱区的导电类型不同。
12.如权利要求1所述的半导体器件，其特征在于，所述衬底还包括用于形成低压器件的低压器件区；所述半导体器件还包括：
第一阱区和第二阱区，形成于所述低压器件区的衬底中，所述第一阱区和所述第二阱区的导电类型不同；
第二栅极结构，形成于所述第一阱区和所述第二阱区的衬底上。
13.如权利要求1～12中任一项所述的半导体器件，其特征在于，所述高压器件为对称高压器件。
14.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括用于形成高压器件的高压器件区；
形成第一漂移区、第一高压阱区、两个第二高压阱区和第二漂移区；
形成第一栅极结构和深沟槽隔离结构于所述高压器件区的衬底中，所述第一栅极结构沿第一方向延伸，所述深沟槽隔离结构间隔环绕于所述第一栅极结构的外围；
其中，所述第一漂移区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底顶部；所述第一高压阱区形成于所述深沟槽隔离结构所环绕的高压器件区的衬底中，所述第一高压阱区包围部分高度的所述第一栅极结构且包围所述第一漂移区；两个所述第二高压阱区分别形成于所述深沟槽隔离结构在第二方向的两相对面外侧的衬底中，所述第二方向与所述第一方向垂直；所述第二漂移区形成于所述高压器件区的衬底中，所述第二漂移区在所述第二方向上从一个所述第二高压阱区的底部经所述第一高压阱区的底部延伸至另一个所述第二高压阱区的底部，所述第二漂移区的底面低于所述第一栅极结构和所述深沟槽隔离结构的底面。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括形成浅沟槽隔离结构于所述第一栅极结构顶部的衬底中，所述第一漂移区的底面低于所述浅沟槽隔离结构的底面。
16.如权利要求14所述的半导体器件的制造方法，其特征在于，所述衬底还包括用于形成低压器件的低压器件区；所述半导体器件的制造方法还包括：
形成第一阱区和第二阱区于所述低压器件区的衬底中，所述第一阱区和所述第二阱区的导电类型不同；
形成第二栅极结构于所述第一阱区和所述第二阱区的衬底上。
17.如权利要求14～16中任一项所述的半导体器件的制造方法，其特征在于，所述高压器件为对称高压器件。
18.一种半导体器件，其特征在于，包括：
衬底；
栅极结构，形成于所述衬底中；
浅沟槽隔离结构，形成于所述栅极结构顶部的衬底中。
19.如权利要求18所述的半导体器件，其特征在于，在所述栅极结构的长度方向上，所述浅沟槽隔离结构覆盖部分所述栅极结构。
20.如权利要求18所述的半导体器件，其特征在于，所述浅沟槽隔离结构底面的宽度大于或等于所述栅极结构的宽度。
CN202111350134.2A 2021-11-15 2021-11-15 半导体器件及其制造方法 Pending CN114068534A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111350134.2A CN114068534A (zh) 2021-11-15 2021-11-15 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111350134.2A CN114068534A (zh) 2021-11-15 2021-11-15 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN114068534A true CN114068534A (zh) 2022-02-18

Family

ID=80272178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111350134.2A Pending CN114068534A (zh) 2021-11-15 2021-11-15 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114068534A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072286A (ko) * 2007-12-28 2009-07-02 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
CN101529570A (zh) * 2006-08-28 2009-09-09 先进模拟科技公司 具有直接沟槽多晶硅接触的横向沟槽金属氧化物半导体场效应晶体管及其形成方法
US20100044791A1 (en) * 2008-08-20 2010-02-25 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US20120306014A1 (en) * 2011-06-01 2012-12-06 International Business Machines Corporation Stress enhanced ldmos transistor to minimize on-resistance and maintain high breakdown voltage
US20130037880A1 (en) * 2011-08-09 2013-02-14 United Microelectronics Corporation Trench-gate metal oxide semiconductor device and fabricating method thereof
US20140284625A1 (en) * 2013-03-21 2014-09-25 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
CN110943124A (zh) * 2018-09-25 2020-03-31 比亚迪股份有限公司 Igbt芯片及其制造方法
WO2020172833A1 (en) * 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
CN112466956A (zh) * 2020-12-15 2021-03-09 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529570A (zh) * 2006-08-28 2009-09-09 先进模拟科技公司 具有直接沟槽多晶硅接触的横向沟槽金属氧化物半导体场效应晶体管及其形成方法
KR20090072286A (ko) * 2007-12-28 2009-07-02 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
US20100044791A1 (en) * 2008-08-20 2010-02-25 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US20120306014A1 (en) * 2011-06-01 2012-12-06 International Business Machines Corporation Stress enhanced ldmos transistor to minimize on-resistance and maintain high breakdown voltage
US20130037880A1 (en) * 2011-08-09 2013-02-14 United Microelectronics Corporation Trench-gate metal oxide semiconductor device and fabricating method thereof
US20140284625A1 (en) * 2013-03-21 2014-09-25 Renesas Electronics Corporation Manufacturing method of semiconductor device and semiconductor device
CN110943124A (zh) * 2018-09-25 2020-03-31 比亚迪股份有限公司 Igbt芯片及其制造方法
WO2020172833A1 (en) * 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
CN112466956A (zh) * 2020-12-15 2021-03-09 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
KR100975329B1 (ko) 반도체 장치 및 그 제조 방법
CN107180871B (zh) 半导体器件
CN112466956B (zh) 半导体器件及其制造方法
US20100258853A1 (en) Trench semiconductor device and method of making the same
US8198684B2 (en) Semiconductor device with drain voltage protection for ESD
CN103367368A (zh) 多次可编程存储单元及其形成方法
CN112117332B (zh) Ldmos器件及工艺方法
US9711642B2 (en) Semiconductor device and manufacturing method thereof
CN101083285A (zh) 半导体器件
CN113903792A (zh) 半导体器件及其制备方法
KR20190032736A (ko) 드레인 확장형 모스 트랜지스터 및 이의 제조 방법
JP2014203851A (ja) 半導体装置及びその製造方法
CN113903791A (zh) 半导体器件及其制备方法
CN109830523B (zh) Nldmos器件及其制造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN114068534A (zh) 半导体器件及其制造方法
CN109817719B (zh) Nldmos器件及其制造方法
TWI548097B (zh) 具有隔離汲極之金氧半導體裝置及其製造方法
US10418479B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20120004954A (ko) 반도체 장치
CN111599860B (zh) 金属氧化物半导体晶体管及其制造方法
US11393921B2 (en) High-voltage semiconductor device
CN117476645B (zh) 半导体器件及其制造方法、集成电路
CN109935636B (zh) 晶体管及其形成方法、存储器
TWI672766B (zh) 隔離元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination