JP2006041339A - Cmos集積回路 - Google Patents
Cmos集積回路 Download PDFInfo
- Publication number
- JP2006041339A JP2006041339A JP2004221515A JP2004221515A JP2006041339A JP 2006041339 A JP2006041339 A JP 2006041339A JP 2004221515 A JP2004221515 A JP 2004221515A JP 2004221515 A JP2004221515 A JP 2004221515A JP 2006041339 A JP2006041339 A JP 2006041339A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- gate electrode
- cmos integrated
- work function
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】各々が仕事関数を異にするゲート電極3A、3B、3C、3Dをもつ3種類以上のMOSトランジスタで構成されてなることが基本になっている。
【選択図】 図1
Description
(1) 通常の技法を適用することに依り、Si基板11にシャロウトレンチアイソレー ション(shallow trench isolation)からなる素子分離 12を形成する。
(2) レジストプロセスを適用することに依り、n型ウエル形成予定領域をレジスト層 13で覆ってから、イオン注入法を適用することに依り、p型ウエル形成予定領域 に例えばボロン(B)イオンの注入を行ってp型ウエル14を形成する。尚、この 工程(2)及び次の工程(3)は、ウエルの導電型を定めるイオン注入であり、閾 値電圧Vthを決定する為のものではない。
(4) 熱酸化法を適用することに依り、SiO2 からなるゲート絶縁膜16を形成し、 次いで、MOCVD(metalorganic chemical vapou r deposition)法を適用することに依り、ゲート絶縁膜16上にゲー ト用金属膜17を形成する。尚、ゲート用金属膜17の形成には、スパッタリング 法を適用しても良い。
(5) レジストプロセスを適用することに依り、第1の仕事関数をもつゲート電極形成 予定領域に開口18Aを開けたレジスト層18を形成する。
(7) レジスト層18を剥離し、改めてレジストプロセスを適用することに依り、第2 の仕事関数をもつゲート電極形成予定領域に開口19Aを開けたレジスト層19を 形成する。
(9) レジスト層19を剥離し、改めてレジストプロセスを適用することに依り、第3 の仕事関数をもつゲート電極形成予定領域に開口20Aを開けたレジスト層20を 形成する。
(1) ゲート用金属膜17を形成した後、スパッタリング法及びリソグラフィ法を適用 することに依り、仕事関数を変化させたゲート電極の形成予定領域に例えばTiN 膜など窒素を含有した被膜21を形成する。
(1) 図には、高さが異なるダミーゲート電極が形成され、その上を層間絶縁膜22の 覆った状態のCMOS集積回路が示されている。ここで、ダミーのゲート電極を構 成する材料は、前記したように選択性をもつエッチング液で容易にエッチングする ことが可能な例えば多結晶SiやSiNを用いる。
(3) 選択的エッチング液中に浸漬し、最も高いダミーゲート電極を溶解除去してゲー ト電極形成用開口を形成する。
(6) 前記工程(3)、(4)、(5)と同じ工程を実施して第2の仕事関数をもつゲ ート電極G6を形成し、また、この工程を繰り返して第3の仕事関数をもつゲート 電極G7を形成し、更にまた、第4の仕事関数をもつゲート電極G8を形成する。
(1) 図示のCMOS集積回路は、高さが均一なダミーゲート電極を除去し、その痕跡 である開口内を含めて全面にゲート絶縁膜16及びゲート用金属膜を積層形成し、 そのゲート用金属膜を加工してゲート電極G5、G6、G7、G8を形成した状態 にある。
(4) レジスト膜24を剥離し、改めてレジストプロセスを適用することに依り、第2 の仕事関数をもつゲート電極に変換したいゲート電極G6を含む領域に開口25A をもつレジスト層25を形成する。
(1) ゲート電極G5、G6、G7、G8を形成した後、スパッタリング法及びリソグ ラフィ法を適用することに依り、仕事関数を変化させたいゲート電極、例えばゲー ト電極G5が位置する領域に例えばTiN膜など窒素を含有した被膜26を形成す る。
各々が仕事関数を異にするゲート電極をもつ3種類以上のMOSトランジスタで構成されてなること
を特徴とするCMOS集積回路。
ゲート電極が2層で構成され、ゲート絶縁膜との界面側の層は所要の仕事関数をもつ金属薄層からなり、又、その金属薄層に積層された層はその金属薄層に比較して厚く且つ全て共通の導体層であること
を特徴とする(付記1)記載のCMOS集積回路。
仕事関数を異にするゲート電極は注入されたイオンの種類で仕事関数が変えられたものであること
を特徴とする(付記1)或いは(付記2)記載のCMOS集積回路。
仕事関数を異にするゲート電極は注入されたイオンの量で仕事関数が変えられたものであること
を特徴とする(付記1)或いは(付記2)記載のCMOS集積回路。
仕事関数を異にするゲート電極をそれぞれ異種の金属を用いて構成したこと
を特徴とする(付記1)或いは(付記2)記載のCMOS集積回路。
第1の領域の第1の拡散層と、
前記1の拡散層の不純物濃度とほぼ等しい不純物濃度を有する、第2の領域の第2の拡散層と、
前記第1の領域、第2の領域にそれぞれ形成され、ゲートがメタルであり、かつ仕事関数が異なるゲート電極と、
を有するMOSトランジスタで構成されてなること
を特徴とするCMOS集積回路。
2 ゲート絶縁膜
3A乃至3D 仕事関数を異にする金属ゲート電極
Claims (5)
- 各々が仕事関数を異にするゲート電極をもつ3種類以上のMOSトランジスタで構成されてなること
を特徴とするCMOS集積回路。 - ゲート電極が2層で構成され、ゲート絶縁膜との界面側の層は所要の仕事関数をもつ金属薄層からなり、又、その金属薄層に積層された層はその金属薄層に比較して厚く且つ全て共通の導体層であること
を特徴とする請求項1記載のCMOS集積回路。 - 仕事関数を異にするゲート電極は注入されたイオンの種類で仕事関数が変えられたものであること
を特徴とする請求項1或いは請求項2記載のCMOS集積回路。 - 仕事関数を異にするゲート電極は注入されたイオンの量で仕事関数が変えられたものであること
を特徴とする請求項1或いは請求項2記載のCMOS集積回路。 - 第1の領域の第1の拡散層と、
前記1の拡散層の不純物濃度とほぼ等しい不純物濃度を有する、第2の領域の第2の拡散層と、
前記第1の領域、第2の領域にそれぞれ形成され、ゲートがメタルであり、かつ仕事関数が異なるゲート電極と、
を有するMOSトランジスタで構成されてなること
を特徴とするCMOS集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221515A JP2006041339A (ja) | 2004-07-29 | 2004-07-29 | Cmos集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004221515A JP2006041339A (ja) | 2004-07-29 | 2004-07-29 | Cmos集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006041339A true JP2006041339A (ja) | 2006-02-09 |
Family
ID=35905985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004221515A Pending JP2006041339A (ja) | 2004-07-29 | 2004-07-29 | Cmos集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006041339A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066394A (ja) * | 2006-09-05 | 2008-03-21 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2008218544A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2009084376A1 (ja) * | 2007-12-28 | 2009-07-09 | Nec Corporation | 半導体装置及びその製造方法 |
JP2009176997A (ja) * | 2008-01-25 | 2009-08-06 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2010146641A1 (ja) * | 2009-06-18 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2012227950A (ja) * | 2012-07-06 | 2012-11-15 | Hitachi Ltd | 超音波トランスデューサの製造方法 |
US8754489B2 (en) | 2006-03-31 | 2014-06-17 | Hitachi, Ltd. | Ultrasonic transducer and manufacturing method |
US9780183B2 (en) | 2015-02-03 | 2017-10-03 | Samsung Electronics Co., Ltd. | Semiconductor devices having work function metal films and tuning materials |
KR20200116178A (ko) * | 2019-03-08 | 2020-10-12 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126829A (ja) * | 1997-08-28 | 1999-05-11 | Texas Instr Inc <Ti> | 半導体装置の製法 |
JP2000031296A (ja) * | 1998-06-30 | 2000-01-28 | Motorola Inc | Cmos半導体素子およびその形成方法 |
JP2002237589A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置の製造方法 |
JP2002252285A (ja) * | 2000-12-29 | 2002-09-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2004
- 2004-07-29 JP JP2004221515A patent/JP2006041339A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126829A (ja) * | 1997-08-28 | 1999-05-11 | Texas Instr Inc <Ti> | 半導体装置の製法 |
JP2000031296A (ja) * | 1998-06-30 | 2000-01-28 | Motorola Inc | Cmos半導体素子およびその形成方法 |
JP2002252285A (ja) * | 2000-12-29 | 2002-09-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
JP2002237589A (ja) * | 2001-02-08 | 2002-08-23 | Sony Corp | 半導体装置の製造方法 |
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754489B2 (en) | 2006-03-31 | 2014-06-17 | Hitachi, Ltd. | Ultrasonic transducer and manufacturing method |
JP2008066394A (ja) * | 2006-09-05 | 2008-03-21 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2008218544A (ja) * | 2007-03-01 | 2008-09-18 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2009084376A1 (ja) * | 2007-12-28 | 2009-07-09 | Nec Corporation | 半導体装置及びその製造方法 |
JP2009176997A (ja) * | 2008-01-25 | 2009-08-06 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2010146641A1 (ja) * | 2009-06-18 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2012227950A (ja) * | 2012-07-06 | 2012-11-15 | Hitachi Ltd | 超音波トランスデューサの製造方法 |
US9780183B2 (en) | 2015-02-03 | 2017-10-03 | Samsung Electronics Co., Ltd. | Semiconductor devices having work function metal films and tuning materials |
US10312340B2 (en) | 2015-02-03 | 2019-06-04 | Samsung Electronics Co., Ltd. | Semiconductor devices having work function metal films and tuning materials |
KR20200116178A (ko) * | 2019-03-08 | 2020-10-12 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
KR102612404B1 (ko) | 2019-03-08 | 2023-12-13 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
US11948994B2 (en) | 2019-03-08 | 2024-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101304031B (zh) | 电路结构及其制造方法 | |
JP2002329794A (ja) | デュアルメタルゲートcmosデバイスおよびその製造方法 | |
JP4723975B2 (ja) | 半導体装置およびその製造方法 | |
US6794252B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
JP2005026586A (ja) | 半導体装置及びその製造方法 | |
JP2003188274A (ja) | 半導体装置及びその製造方法 | |
JP2007250734A (ja) | シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法 | |
JP4751705B2 (ja) | 半導体装置の製造方法 | |
US6949455B2 (en) | Method for forming a semiconductor device structure a semiconductor layer | |
JP2006086443A (ja) | 半導体製造装置の製造方法 | |
JP2007214436A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006041339A (ja) | Cmos集積回路 | |
KR100469913B1 (ko) | 반도체소자의 제조방법 | |
JP2001102443A (ja) | 半導体装置およびその製造方法 | |
JP2001127288A (ja) | ゲート構造の製造方法 | |
JP2007158220A (ja) | 半導体装置の製造方法 | |
JP2008539592A (ja) | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス | |
JP2008147693A (ja) | 半導体装置の製造方法 | |
JP2009026781A (ja) | 集積型半導体装置およびmis型半導体装置 | |
JP2005353655A (ja) | 半導体装置の製造方法 | |
KR100532769B1 (ko) | 반도체 장치의 제조방법 | |
JPH11261071A (ja) | ゲート電極およびその製造方法 | |
KR20050010004A (ko) | 쇼트키 배리어 cmos 디바이스 및 방법 | |
JP2010056239A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000091444A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070528 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |