JP4751705B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4751705B2
JP4751705B2 JP2005334754A JP2005334754A JP4751705B2 JP 4751705 B2 JP4751705 B2 JP 4751705B2 JP 2005334754 A JP2005334754 A JP 2005334754A JP 2005334754 A JP2005334754 A JP 2005334754A JP 4751705 B2 JP4751705 B2 JP 4751705B2
Authority
JP
Japan
Prior art keywords
forming
insulating film
element isolation
isolation structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005334754A
Other languages
English (en)
Other versions
JP2007142208A (ja
Inventor
聡 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005334754A priority Critical patent/JP4751705B2/ja
Priority to US11/362,220 priority patent/US7586134B2/en
Publication of JP2007142208A publication Critical patent/JP2007142208A/ja
Application granted granted Critical
Publication of JP4751705B2 publication Critical patent/JP4751705B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ゲート電極及び一対の不純物拡散領域（ソース／ドレイン）を備えた半導体装置の製造方法に関する。
近時では、ＭＯＳトランジスタに代表される半導体デバイスの更なる微細化・高集積化が進行している。ＭＯＳトランジスタでは、更なる微細化・高集積化に応えるべく、素子分離構造の形成技術として、例えばＳＴＩ法の適用が提案されている。更にこの場合、例えば特許文献１に開示されているように、ＳＴＩ法の適用に伴うソース／ドレインの抵抗値増加を抑止すべく、ソース／ドレイン上にシリサイド層を形成し、低抵抗化を図る技術が適用される。
特開２００５−２３５２５５号公報
ソース／ドレイン上にシリサイド層を形成し、接合リーク電流の増大を抑制して、ソース／ドレインの抵抗値を十分に低減するには、ＭＯＳトランジスタの更なる微細化・高集積化を図ることも考慮すると、シリサイド層を比較的厚く形成することを要する。しかしながら、シリサイド層を厚く形成するほど、シリサイド化に用いた金属（例えばＷ，Ｔｉ等）によるソース／ドレインへの侵食が多大となるため、低抵抗化に十分な厚みにシリサイド層を形成することは困難である。
本発明は、上記の課題に鑑みてなされたものであり、不純物拡散領域の侵食等を生ぜしめることなく接合リーク電流の増大を抑制して不純物拡散領域の抵抗値を十分に低減し、更なる微細化・高集積化を実現して、低消費電力で高速動作を可能とする半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、マスクを用いて、半導体基板の素子分離領域に分離溝を形成した後、分離溝内を絶縁物で充填し、前記絶縁物の上部が前記半導体基板の表面から突出するように素子分離構造を形成する工程と、前記素子分離構造を形成した後、前記マスクの、前記半導体基板の前記素子分離構造で画定された素子活性領域上のゲート電極を形成する領域に形成された電極溝に電極形状のダミー電極パターンを形成する工程と、前記ダミー電極パターンを形成した後、前記マスクを除去し、前記素子活性領域で前記ダミー電極パターンの両側における前記半導体基板の表層に不純物を導入し、一対の不純物拡散領域を形成する工程と、前記不純物拡散領域を形成した後、前記素子活性領域上で前記素子分離構造と前記ダミー電極パターンとの間の領域を第１の導電材料で充填し、前記不純物拡散領域と電気的に接続される導電層を形成する工程と、前記導電層を形成した後、前記ダミー電極パターンを除去する工程と、前記除去処理により前記導電層に形成された少なくとも空隙部の内壁面に絶縁膜を堆積する工程と、前記絶縁膜を堆積した後、前記空隙部の側面に前記絶縁膜でサイドウォールを形成する工程と、前記サイドウォールを形成した後、前記空隙部から露出する前記半導体基板の表面にチャネルドーズ層を形成する工程と、前記チャネルドーズ層を形成した後、前記半導体基板とゲート絶縁膜を介し且つ前記導電層と電気的に絶縁状態となる状態にて前記空隙部を第２の導電材料で充填し、ゲート電極を形成する工程とを含み、前記素子分離構造、前記ゲート電極及び前記導電層を、前記半導体基板の表面からの高さが同等となるように形成する。
本発明によれば、不純物拡散領域の侵食等を生ぜしめることなく接合リーク電流の増大を抑制して不純物拡散領域の抵抗値を十分に低減し、更なる微細化・高集積化を達成して、低消費電力で高速動作を可能とする半導体装置が実現する。
−本発明の基本骨子−
半導体素子の更なる微細化・高集積化を実現するため、ソース／ドレイン上に正確に導電層を形成して低抵抗化を図る手法としては、上述のようにシリサイド法が標準的に用いられている。この手法では、半導体基板の全面に金属膜を堆積し、熱処理することによりソース／ドレイン上（及びゲート電極上）のみ選択的に変質させ、自己整合的にソース／ドレイン上（及びゲート電極上）のみに低抵抗のシリサイド層を形成することができる。
本発明者は、シリサイド法では自己整合的にソース／ドレインの低抵抗化を実現することの代償としてソース／ドレインの侵食が不可避であることに着目し、シリサイド化させることなく容易にソース／ドレイン上に低抵抗の導電層を正確に形成すべく、素子分離法として半導体素子を更に微細化・高集積化しても十分に素子分離機能を果たすことができる所謂ＳＴＩ（Shallow Trench Isolation）法を積極的に用いて、自己整合的に低抵抗の導電層を形成する技術思想に想到した。
即ち本発明では、ＳＴＩ法による素子分離構造（以下、ＳＴＩ素子分離構造と記す）を形成する際に、ＳＴＩ素子分離構造をその上部が基板面から通常のＳＴＩ法の場合よりも突出するように形成する。この突出部の高さが低抵抗の導電層の厚みに相当するため、導電層の厚みがソース／ドレインの十分な低抵抗化を実現し得る程度となるように、突出部を所期の高さに形成する。
続いて、ゲート電極の形成部位にダミーの電極パターンを形成し（ＳＴＩ素子分離構造の形成時に用いたマスクを継続して用いて形成することが望ましい）、ダミー電極パターンの両側に露出した基板表面に不純物を導入してソース／ドレインを形成する。ここで、基板上でＳＴＩ素子分離構造とダミー電極パターンとの間に形成された空隙部位が形成されており、当該空隙部位に整合してソース／ドレインが形成されている。この状態で、空隙部位を埋め込む厚みに低抵抗導電材料、例えばＷ，Ｔｉ等を導電性の密着層を介して埋め込み、ＳＴＩ素子分離構造が露出するまで表面を平坦化することにより、空隙部位を充填する形状の導電層が形成される。この導電層は、ソース／ドレインを侵食することなく、ソース／ドレイン上に整合してこれらと電気的に接続された状態に形成される。
そして、ダミー電極パターンを除去し、その形成されていた部位に導電層と絶縁膜（例えばサイドウォール絶縁膜）を介してゲート絶縁膜及びゲート電極を順次形成する。
このように、本発明では、ＳＴＩ素子分離構造を利用してソース／ドレイン上に自己整合的に所望膜厚の低抵抗導電層をソース／ドレインを侵食することなく形成することができるため、ソース／ドレインを更に浅く形成して更なる微細化・高集積化を実現することができる。
−本発明を適用した好適な実施形態−
以下、本発明をＣＭＯＳトランジスタに適用した好適な実施形態について、図面を参照しながら詳細に説明する。なお、本実施形態では、説明の便宜上、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを備えてなるＣＭＯＳトランジスタにおいて、ｎＭＯＳトランジスタのみを図示して詳説し、ｐＭＯＳトランジスタについては詳しい説明を省略する。本実施形態では、ｎＭＯＳトランジスタの構成をその製造方法と共に説明する。
図１〜図７は、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
初めに、図１（ａ）に示すように、シリコン基板１上にシリコン酸化膜２及びシリコン窒化膜３を順次形成する。
詳細には、清浄なシリコン基板１の表面に、例えばＣＶＤ法によりシリコン酸化膜２を形成する。その後、シリコン酸化膜２上に、例えばＣＶＤ法によりシリコン窒化膜３を形成する。ここで、シリコン酸化膜２及びシリコン窒化膜３の合計膜厚は、後述する低抵抗導電層の膜厚とほぼ同等となるため、低抵抗導電層を所期の厚みに形成すべく、例えば２０ｎｍ〜１５０ｎｍの範囲内の値とする。ここでは、シリコン酸化膜２の膜厚を１０ｎｍ程度、シリコン窒化膜３の膜厚を１００ｎｍ程度にそれぞれ調節する。
続いて、図１（ｂ）に示すように、ＳＴＩ素子分離構造５を形成してシリコン基板１上に素子活性領域を画定する。
詳細には、先ず、リソグラフィー及びそれに続くドライエッチングにより、素子分離領域に相当する部位のシリコン窒化膜３及びシリコン酸化膜２をエッチングする。そして、ここで用いたレジストパターン（不図示）を灰化処理等により除去し、シリコン窒化膜３をマスクとしてシリコン基板１をエッチングする。このとき、シリコン窒化膜３の表面から例えば２００ｎｍ程度の深さの分離溝４が、シリコン窒化膜３からシリコン基板１にかけて形成される。
次に、分離溝４を埋め込むように、シリコン窒化膜３の全面に絶縁物、ここでは酸化シリコン（不図示）を、段差被覆率の高いＣＶＤ法により例えば３００ｎｍ程度の厚みに堆積し、例えば化学機械研磨（Chemical-Mechanical Polishing：ＣＭＰ）により、シリコン窒化膜３を研磨ストッパーとして当該シリコン窒化膜３の表面が露出するまで酸化シリコンを研磨して平坦化する。この研磨により、分離溝４を酸化シリコンで充填するＳＴＩ素子分離構造５が形成される。このＳＴＩ素子分離構造５は、その上部がシリコン酸化膜２及びシリコン窒化膜３の合計膜厚分だけシリコン基板１の表面から突出した形状に形成される。
続いて、図２（ａ）に示すように、シリコン窒化膜３に電極溝６を形成する。
詳細には、引き続きシリコン酸化膜２及びシリコン窒化膜３を用い、リソグラフィー及びそれに続くドライエッチングによりシリコン窒化膜３を加工し、シリコン窒化膜３の後述するゲート電極の形成部位に相当する部分を除去して電極溝６を形成する。
続いて、図２（ｂ）に示すように、電極溝６を充填するダミー電極パターン７を形成する。
詳細には、電極溝６を埋め込むように、例えばＣＶＤ法により多結晶シリコンをシリコン窒化膜３上に堆積する。ここで、多結晶シリコンの代わりに、シリコン窒化膜３と研磨レートの異なる材料、例えばアモルファスシリコンや窒化シリコン以外の絶縁物（酸化シリコン等）等を用いても良い。
そして、例えばＣＭＰにより、シリコン窒化膜３を研磨ストッパーとして当該シリコン窒化膜３の表面が露出するまで多結晶シリコンを研磨して平坦化する。この研磨により、電極溝６を多結晶シリコンで充填するダミー電極パターン７が形成される。
続いて、図３（ａ）に示すように、シリコン窒化膜３及びその下部のシリコン酸化膜２を除去した後、ソース／ドレイン８を形成する。
詳細には、先ず、ウェットエッチングによりシリコン窒化膜３及びその下部のシリコン酸化膜２を除去する。このとき、ＳＴＩ素子分離構造５とダミー電極パターン７との間には、シリコン基板１の表面を露出させた空隙部１１が形成される。
次に、素子活性領域におけるダミー電極パターン７の両側、即ち空隙部１１から露出するシリコン基板１の表面に不純物をイオン注入し、当該不純物を活性化させるためのアニール処理を施して、ソース／ドレイン８を形成する。イオン注入の条件としては、ｎ型不純物として例えばリン（Ｐ+）を用い、加速エネルギーを７ｋｅＶ、ドーズ量を１×１０16／ｃｍ2でイオン注入する。なお、ｐＭＯＳトランジスタについては、ｐ型不純物として例えばホウ素（Ｂ+）を用い、加速エネルギーを３ｋｅＶ、ドーズ量を５×１０15／ｃｍ2でイオン注入する。ここでｈ、例えば先ずｐＭＯＳトランジスタの形成領域のみをレジストで覆い、ｎＭＯＳトランジスタの形成領域にＰ+をイオン注入した後、レジストを除去し、今度はｎＭＯＳトランジスタの形成領域のみをレジストで覆い、ｐＭＯＳトランジスタの形成領域にＢ+をイオン注入する。その後、レジストを除去する。また、熱処理の条件としては、例えば約１０００℃でスパイクアニールを実行する。
続いて、図３（ｂ）に示すように、空隙部１１を埋め込むように密着膜１２及び低抵抗導電材料１３を堆積する。
詳細には、先ず、空隙部１１から露出するシリコン基板１の表面に生じた自然酸化膜（不図示）を除去した後、段差被覆性の高い例えば熱ＣＶＤ法により、ダミー電極パターン７の表面から空隙部１１の内壁にかけて覆うように密着膜１２を例えば膜厚５ｎｍ程度に堆積する。
次に、例えば熱ＣＶＤ法により、密着膜１２を介して空隙部１１を埋め込むように、全面に低抵抗導電材料１３を例えば膜厚２００ｎｍ程度に堆積する。
ここで、低抵抗導電材料１３の材料として、タングステン（Ｗ），窒化チタン（ＴｉＮ）から選ばれた少なくとも１種を用いる。更に、低抵抗導電材料１３と対応して、密着膜１２の材料として、窒化タングステン（ＷＮ），窒化チタンタングステン（ＴｉＷＮ）から選ばれた少なくとも１種を用いる。本実施形態では、密着膜１２の材料にＷＮを、低抵抗導電材料１３にＷをそれぞれ用いる場合について例示する。
続いて、図４（ａ）に示すように、密着膜１２及び低抵抗導電材料１３を自己整合的に加工して、低抵抗導電層１４を形成する。
詳細には、例えばＣＭＰにより、ダミー電極パターン７及びＳＴＩ素子分離構造５を研磨ストッパーとして、ダミー電極パターン７及びＳＴＩ素子分離構造５の表面が露出するまで密着膜１２及び低抵抗導電材料１３を研磨して平坦化する。この研磨により、空隙部１１を密着膜１２及び低抵抗導電材料１３で充填する低抵抗導電層１４が自己整合的に形成される。この低抵抗導電層１４は、空隙部１１を主に低抵抗導電材料１３で充填することにより、空隙部１１の深さ（ＳＴＩ素子分離構造５の基板表面からの突出部の高さ）とほぼ同等（ここでは１００ｎｍ程度）の比較的厚い膜厚で、ソース／ドレイン８と整合してこれらと電気的に正確に接続され、ソース／ドレイン８の抵抗値を低減させるソース／ドレイン電極として機能する。
続いて、図４（ｂ）に示すように、ダミー電極パターン７及びその下部のシリコン酸化膜２を除去する。
詳細には、ダミー電極パターン７及びその下部のシリコン酸化膜２をエッチングにより除去する。このとき、ＳＴＩ素子分離構造５の表層の一部もエッチングされることがあるが、相対的にエッチング量が微量であるためにＳＴＩ素子分離構造５の形状変化は無視し得る程度である。このエッチングは、シリコン酸化膜２下のシリコン基板１の表面はエッチングされないように、ダミー電極パターン７及びシリコン酸化膜２とシリコン基板１とのエッチング選択比を維持した条件で行われる。ダミー電極パターン７及びシリコン酸化膜２が除去されることにより、電極形状の空隙部１５が形成される。
続いて、図５（ａ）に示すように、全面にシリコン酸化膜１６を形成する。
詳細には、熱ＣＶＤ法により、空隙部１５の内壁面を覆うように、全面に絶縁膜、ここではシリコン酸化膜１６を膜厚３０ｎｍ程度に堆積する。
続いて、図５（ｂ）に示すように、シリコン酸化膜１６を加工してサイドウォール構造１７を形成した後、チャネルドーズ層１８を形成する。
詳細には、先ず、シリコン酸化膜１６の全面を異方性ドライエッチングし、空隙部１５内における低抵抗導電層１４の側面のみに酸化シリコンを残し、サイドウォール構造１７を形成する。このエッチングは、下地のシリコン基板１の表面はエッチングされないように、シリコン酸化膜１６とシリコン基板１とのエッチング選択比を維持した条件で行われる。
次に、空隙部１５から露出するシリコン基板１の表面にチャネル形成のための不純物をイオン注入し、当該不純物を活性化させるためのアニール処理を施して、チャネルドーズ層１８を形成する。イオン注入の条件としては、ｐ型不純物として例えばホウ素（Ｂ+）を用い、加速エネルギーを１ｋｅＶ、ドーズ量を１×１０12／ｃｍ2でイオン注入する。なお、ｐＭＯＳトランジスタについては、ｎ型不純物として例えばリン（Ｐ+）を用い、加速エネルギーを３ｋｅＶ、ドーズ量を１×１０12／ｃｍ2でイオン注入する。ここでｈ、例えば先ずｐＭＯＳトランジスタの形成領域のみをレジストで覆い、ｎＭＯＳトランジスタの形成領域にＢ+をイオン注入した後、レジストを除去し、今度はｎＭＯＳトランジスタの形成領域のみをレジストで覆い、ｐＭＯＳトランジスタの形成領域にＰ+をイオン注入する。その後、レジストを除去する。また、熱処理の条件としては、例えば約９５０℃でスパイクアニールを実行する。
続いて、図６（ａ）に示すように、空隙部１５内にゲート絶縁膜２１及びゲート電極２２を形成する。
詳細には、先ず、例えばＣＶＤ法により、空隙部１５の底面上を含む全面に絶縁膜（不図示）を膜厚２ｎｍ程度に堆積する。この絶縁膜の材料としては、例えばＨｆＳｉＯxを用いる。その後、プラズマ窒化処理を施す。
次に、例えばＣＶＤ法により、絶縁膜を介して空隙部１５を埋め込むように、導電材料（不図示）を膜厚５０ｎｍ程度に全面に堆積する。この導電材料としては、例えばＴｉＮを用いる。
そして、例えばＣＭＰにより、低抵抗導電層１４及びＳＴＩ素子分離構造５を研磨ストッパーとして、低抵抗導電層１４及びＳＴＩ素子分離構造５の表面が露出するまで導電材料及び絶縁膜を研磨して平坦化する。この研磨により、空隙部１１をゲート絶縁膜２１を介して導電材料で充填し、低抵抗導電層１４とはサイドウォール構造１７で電気的に絶縁されてなるゲート電極２２が自己整合的に形成される。ここで、ゲート電極２２の研磨レートがサイドウォール構造１７のそれよりも高めの条件を選択し、若干オーバー研磨することにより、ゲート電極２２が低抵抗導電層１４よりも若干低く形成され、サイドウォール構造１７による低抵抗導電層１４とゲート電極２２との間の絶縁性を維持する。
続いて、図６（ｂ）に示すように、層間絶縁膜２５及び低抵抗導電層１４と電気的に接続されるＷプラグ２７を形成する。
詳細には、先ず、ＣＶＤ法等により、全面を覆うようにシリコン窒化膜２３及びシリコン酸化膜２４をそれぞれ膜厚５０ｎｍ程度、４００ｎｍ程度に堆積し、層間絶縁膜２５を形成する。
次に、低抵抗導電層１４の表面の一部を露出するように、リソグラフィー及びこれに続くドライエッチングにより層間絶縁膜２５を加工し、コンタクト孔２６を形成する。そして、ＣＶＤ法等により、これらコンタクト孔２６を埋め込むように、層間絶縁膜２５上に配線材料、ここではＷ（不図示）を堆積する。その後、層間絶縁膜２５の表面を研磨ストッパーとして、層間絶縁膜２５の表面が露出するまでＷを研磨して平坦化する。この研磨により、コンタクト孔２６をＷで充填して低抵抗導電層１４と電気的に接続されてなるＷプラグ２７が形成される。
続いて、図７に示すように、いわゆるダマシン法により、Ｗプラグ２７と電気的に接続されてなる配線構造３４を形成する。
詳細には、先ず、シングルダマシン法により配線３１を形成する。
即ち、ＣＶＤ法等により、全面を覆うように酸化シリコン等を堆積し、層間絶縁膜２８を膜厚１５０ｎｍ程度に形成する。
次に、リソグラフィー及びこれに続くドライエッチングにより層間絶縁膜２８を加工し、配線接続を要するＷプラグ２７の表面が露出されるように、層間絶縁膜２８に配線形状の配線溝３５を形成する。そして、メッキシード層（不図示）を形成して、メッキ法により配線溝３５をＣｕ（又はＣｕ合金材料）で埋め込む。そして、層間絶縁膜２８の表面を研磨ストッパーとしてＣＭＰによりＣｕを研磨して平坦化する。この平坦化により、配線溝３５をＣｕで充填して所期のＷプラグ２７と接続されてなる配線３１が形成される。
次に、ビア部３２を形成する。
即ち、ＣＶＤ法等により、全面を覆うように酸化シリコン等を堆積し、層間絶縁膜２９を膜厚２００ｎｍ程度に形成する。
次に、リソグラフィー及びこれに続くドライエッチングにより層間絶縁膜２９を加工し、配線３１の表面が露出されるように、層間絶縁膜２９にビア孔３６を形成する。そして、ＣＶＤ法等により、ビア孔３６を埋め込むように例えばＣＶＤ法によりＣｕ／ＴａＮを堆積する。そして、層間絶縁膜２９の表面を研磨ストッパーとしてＣＭＰによりＣｕを研磨して平坦化する。この平坦化により、ビア孔３６をＣｕで充填して配線３１と接続されてなるビア部３２が形成される。
次に、シングルダマシン法により配線３３を形成する。
即ち、ＣＶＤ法等により、全面を覆うように酸化シリコン等を堆積し、層間絶縁膜３０を膜厚１５０ｎｍ程度に形成する。
次に、リソグラフィー及びこれに続くドライエッチングにより層間絶縁膜３０を加工し、ビア部３２の表面が露出されるように、層間絶縁膜３０に配線形状の配線溝３７を形成する。そして、メッキシード層（不図示）を形成して、メッキ法により配線溝３７をＣｕ（又はＣｕ合金材料）で埋め込む。そして、層間絶縁膜３０の表面を研磨ストッパーとしてＣＭＰによりＣｕを研磨して平坦化する。この平坦化により、配線溝３７をＣｕで充填してビア部３２と接続されてなる配線３３が形成される。
以上により、配線３１,３３がビア部３２を介して電気的に接続されてなる配線構造３４が完成する。
なお、ここでは、配線３３をシングルダマシン法で形成する場合について説明したが、ビア孔及び配線溝をメッキ法により同時にＣｕで充填する、いわゆるデュアルダマシン法を用いても良い。
しかる後、更なる層間絶縁膜や上層配線、保護膜（共に不図示）等の形成を経て、本実施形態よるＣＭＯＳトランジスタを完成させる。
以上説明したように、本実施形態によれば、ソース／ドレイン８の侵食等を生ぜしめることなく接合リーク電流の増大を抑制してソース／ドレイン８の抵抗値を十分に低減し、更なる微細化・高集積化を達成して、低消費電力で高速動作を可能とするＣＭＯＳトランジスタが実現する。
（変形例）
ここで、本実施形態の変形例について説明する。
図８及び図９は、本実施形態の変形例によるＣＭＯＳトランジスタの構成要素であるｎＭＯＳトランジスタの構成を示す概略断面図であり、図８がゲート電極の長手方向に直交する方向に沿った断面、図９がゲート電極の長手方向に沿った断面をそれぞれ示す。
本例は、本実施形態で説明した装置構成及び製造方法と同様であるが、半導体装置の回路設計の必要性から、局所的にゲート電極間を接続する必要がある場合に対応したＣＭＯＳトランジスタについて例示する。なお、本実施形態に対応した同様の構成部材等については、同符号を記して説明を省略する。
本例では、第１に実施形態と同様に、先ず図１〜図６（ａ）の各工程を経る。
続いて、層間絶縁膜２５を形成する。本例のＣＭＯＳトランジスタ（ここでは、ｎＭＯＳトランジスタのみ示す。）では、図８及び図９に示すように、ＳＴＩ素子分離構造５を挟んで隣接する素子活性領域に形成されたゲート電極２２同士が、配線構造４３で電気的に接続される。
配線構造４３は、いわゆるデュアルダマシン法により形成される。
詳細には、先ず、リソグラフィー及びこれに続くドライエッチングにより層間絶縁膜２５を加工し、層間絶縁膜２５に、隣接するゲート電極２２の各表面を露出させるビア孔４４と、当該ビア孔４４と一体となった配線溝４５とを形成する。
次に、例えば熱ＣＶＤ法により、配線溝４５及びビア孔４４の内壁を覆うように密着膜４１、例えばＷＮを膜厚５ｎｍ程度に堆積する。
次に、例えば熱ＣＶＤ法により、密着膜４１を介して配線溝４５及びビア孔４４を埋め込むように、全面にＷ４２を膜厚２００ｎｍ程度に堆積する。
そして、例えばＣＭＰにより、層間絶縁膜２５を研磨ストッパーとして、層間絶縁膜２５の表面が露出するまで密着膜４１及びＷ４２を研磨して平坦化する。この研磨により、配線溝４５及びビア孔４４を密着膜４１及びＷ４２で充填する配線構造４３が形成される。
しかる後、本実施形態で図８を用いた説明と同様に、層間絶縁膜２９,３０及び配線構造３４を形成し、更なる層間絶縁膜や上層配線、保護膜（共に不図示）等の形成を経て、本例によるＣＭＯＳトランジスタを完成させる。
以上説明したように、本例によれば、本実施形態の奏する緒効果に加え、回路設計上、隣接するゲート電極２２同士を電気的に接続する必要のある場合でも、何等不都合を生ぜしめることなく、工程増を招くこともなく、ＣＭＯＳトランジスタを製造することができる。この利点により、更なる微細化・高集積化を達成して、低消費電力で高速動作を可能とするＣＭＯＳトランジスタが実現する。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板における素子分離領域に形成された分離溝内を絶縁物で充填し、前記絶縁物の上部が前記半導体基板の表面から突出する素子分離構造と、
前記半導体基板の前記素子分離構造で画定された素子活性領域上に、ゲート絶縁膜を介して電極形状に形成されたゲート電極と、
前記素子活性領域で前記ゲート電極の両側における前記半導体基板の表層に不純物が導入されてなる一対の不純物拡散領域と、
前記素子活性領域上で前記素子分離構造と前記ゲート電極との間の領域を、前記ゲート電極と電気的に絶縁状態で且つ前記不純物拡散領域と電気的に接続されるように、導電材料で充填してなる導電層と
を含み、
前記素子分離構造、前記ゲート電極及び前記導電層は、前記半導体基板の表面からの高さが同等とされてなることを特徴とする半導体装置。
（付記２）前記素子分離構造と前記ゲート電極との間に、絶縁膜が形成されてなることを特徴とする付記１に記載の半導体装置。
（付記３）前記絶縁膜は、前記素子分離構造の側壁を絶縁物で覆うサイドウォール構造であることを特徴とする付記２に記載の半導体装置。
（付記４）前記ゲート電極は、前記素子分離構造よりも前記半導体基板の表面からの高さが低いことを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
（付記５）前記導電材料は、タングステン（Ｗ），窒化チタン（ＴｉＮ）から選ばれた少なくとも１種であることを特徴とする付記１〜４のいずれか１項に記載の半導体装置。
（付記６）前記導電層の厚みが２０ｎｍ〜１５０ｎｍの範囲内の値であることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記７）前記素子分離構造を挟んで隣接する前記ゲート電極同士を電気的に接続する配線を更に含むことを特徴とする付記１〜６のいずれか１項に記載の半導体装置。
（付記８）前記配線は、前記ゲート電極を覆う層間絶縁膜に形成された配線溝内を導電物で充填するダマシン構造とされてなることを特徴とする付記７に記載の半導体装置。
（付記９）半導体基板の素子分離領域に分離溝を形成した後、分離溝内を絶縁物で充填し、前記絶縁物の上部が前記半導体基板の表面から突出するように素子分離構造を形成する工程と、
前記半導体基板の前記素子分離構造で画定された素子活性領域上に電極形状のダミー電極パターンを形成する工程と、
前記素子活性領域で前記ゲート電極の両側における前記半導体基板の表層に不純物を導入し、一対の不純物拡散領域を形成する工程と、
前記素子活性領域上で前記素子分離構造と前記ダミー電極パターンとの間の領域を導電材料で充填し、前記不純物拡散領域と電気的に接続される導電層を形成する工程と、
前記ダミー電極パターンを除去する工程と、
前記除去処理により前記導電層に形成された電極溝内を、前記半導体基板とゲート絶縁膜を介し且つ前記導電層と電気的に絶縁状態となる状態にて導電材料で充填し、ゲート電極を形成する工程と
を含み、
前記素子分離構造、前記ゲート電極及び前記導電層を、前記半導体基板の表面からの高さが同等となるように形成することを特徴とする半導体装置の製造方法。
（付記１０）前記素子分離構造と前記ゲート電極との間に、絶縁膜を形成することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）前記絶縁膜は、前記素子分離構造の側壁を絶縁物で覆うサイドウォール構造であることを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）前記ゲート電極を、前記素子分離構造よりも前記半導体基板の表面からの高さを低く形成することを特徴とする付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）前記導電材料は、タングステン（Ｗ）、窒化チタン（ＴｉＮ）から選ばれた少なくとも１種であることを特徴とする付記９〜１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４）前記導電層を２０ｎｍ〜１５０ｎｍの範囲内の厚みに形成することを特徴とする付記９〜１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）前記素子分離構造を挟んで隣接する前記ゲート電極同士を電気的に接続するように、配線を形成する工程を更に含むことを特徴とする付記９〜１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）前記配線を、前記ゲート電極を覆う層間絶縁膜に形成された配線溝内を導電物で充填するダマシン構造に形成することを特徴とする付記１５に記載の半導体装置の製造方法。
本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図１に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図２に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図３に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図４に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図５に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 図６に引き続き、本実施形態によるＣＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。 本実施形態の変形例によるＣＭＯＳトランジスタの構成要素であるｎＭＯＳトランジスタの構成を示す概略断面図（ゲート電極の長手方向に直交する方向に沿った断面図）である。 本実施形態の変形例によるＣＭＯＳトランジスタの構成要素であるｎＭＯＳトランジスタの構成を示す概略断面図（ゲート電極の長手方向に沿った断面図）である。
符号の説明
１ シリコン基板
２,１６,２４ シリコン酸化膜
３,２３ シリコン窒化膜
４ 分離溝
５ ＳＴＩ素子分離構造
６ 電極溝
７ ダミー電極パターン
８ ソース／ドレイン
１１,１５ 空隙部
１２,４１ 密着膜
１３ 低抵抗導電材料
１４ 低抵抗導電層
１７ サイドウォール構造
１８ チャネルドーズ層
２１ ゲート絶縁膜
２２ ゲート電極
２５,２８,２９,３０ 層間絶縁膜
２６ コンタクト孔
２７ Ｗプラグ
３１,３３ 配線
３２ ビア部
３４,４３ 配線構造
３５,３７,４５ 配線溝
３６,４４ ビア孔
４２ Ｗ

Claims (7)

  1. マスクを用いて、半導体基板の素子分離領域に分離溝を形成した後、分離溝内を絶縁物で充填し、前記絶縁物の上部が前記半導体基板の表面から突出するように素子分離構造を形成する工程と、
    前記素子分離構造を形成した後、前記マスクの、前記半導体基板の前記素子分離構造で画定された素子活性領域上のゲート電極を形成する領域に形成された電極溝に電極形状のダミー電極パターンを形成する工程と、
    前記ダミー電極パターンを形成した後、前記マスクを除去し、前記素子活性領域で前記ダミー電極パターンの両側における前記半導体基板の表層に不純物を導入し、一対の不純物拡散領域を形成する工程と、
    前記不純物拡散領域を形成した後、前記素子活性領域上で前記素子分離構造と前記ダミー電極パターンとの間の領域を第１の導電材料で充填し、前記不純物拡散領域と電気的に接続される導電層を形成する工程と、
    前記導電層を形成した後、前記ダミー電極パターンを除去する工程と、
    前記除去処理により前記導電層に形成された少なくとも空隙部の内壁面に絶縁膜を堆積する工程と、
    前記絶縁膜を堆積した後、前記空隙部の側面に前記絶縁膜でサイドウォールを形成する工程と、
    前記サイドウォールを形成した後、前記空隙部から露出する前記半導体基板の表面にチャネルドーズ層を形成する工程と、
    前記チャネルドーズ層を形成した後、前記半導体基板とゲート絶縁膜を介し且つ前記導電層と電気的に絶縁状態となる状態にて前記空隙部を第２の導電材料で充填し、ゲート電極を形成する工程と
    を含み、
    前記素子分離構造、前記ゲート電極及び前記導電層を、前記半導体基板の表面からの高さが同等となるように形成することを特徴とする半導体装置の製造方法。
  2. 前記素子分離構造と前記ゲート電極との間に、絶縁膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の導電材料は、タングステン（Ｗ）及び窒化チタン（ＴｉＮ）から選ばれた少なくとも１種であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記導電層を２０ｎｍ〜１５０ｎｍの範囲内の厚みに形成することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記ゲート絶縁膜の材料としてＨｆＳｉＯxを用いることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記素子分離構造を挟んで隣接する前記ゲート電極同士を電気的に接続するように、配線を形成する工程を更に含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記配線を、前記ゲート電極を覆う層間絶縁膜に形成された配線溝内を導電物で充填するダマシン構造に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2005334754A 2005-11-18 2005-11-18 半導体装置の製造方法 Expired - Fee Related JP4751705B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005334754A JP4751705B2 (ja) 2005-11-18 2005-11-18 半導体装置の製造方法
US11/362,220 US7586134B2 (en) 2005-11-18 2006-02-27 Semiconductor device with element isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005334754A JP4751705B2 (ja) 2005-11-18 2005-11-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007142208A JP2007142208A (ja) 2007-06-07
JP4751705B2 true JP4751705B2 (ja) 2011-08-17

Family

ID=38052655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334754A Expired - Fee Related JP4751705B2 (ja) 2005-11-18 2005-11-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7586134B2 (ja)
JP (1) JP4751705B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US9601630B2 (en) * 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US20160005822A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Self-aligned via for gate contact of semiconductor devices
US9349818B2 (en) * 2014-10-21 2016-05-24 United Microelectronics Corp. Metal-oxide-semiconductor transistor device having a drain side dummy contact
US10090827B2 (en) * 2017-01-24 2018-10-02 Stmicroelectronics (Crolles 2) Sas Pulsed semi-dynamic fast flip-flop with scan
KR102324168B1 (ko) * 2017-06-21 2021-11-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571738A (en) * 1992-09-21 1996-11-05 Advanced Micro Devices, Inc. Method of making poly LDD self-aligned channel transistors
US5599726A (en) * 1995-12-04 1997-02-04 Chartered Semiconductor Manufacturing Pte Ltd Method of making a conductive spacer lightly doped drain (LDD) for hot carrier effect (HCE) control
JP3963023B2 (ja) * 1996-04-26 2007-08-22 ソニー株式会社 半導体集積装置の製造方法
US5801075A (en) * 1996-10-30 1998-09-01 Advanced Micro Devices, Inc. Method of forming trench transistor with metal spacers
TW358989B (en) * 1997-04-08 1999-05-21 United Microelectronics Corp Method of forming gold-oxygen semiconductor cells
KR100223847B1 (ko) * 1997-05-06 1999-10-15 구본준 반도체 소자의 구조 및 제조 방법
US5886382A (en) * 1997-07-18 1999-03-23 Motorola, Inc. Trench transistor structure comprising at least two vertical transistors
JP3538108B2 (ja) * 2000-03-14 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
WO2001071807A1 (fr) * 2000-03-24 2001-09-27 Fujitsu Limited Dispositif a semi-conducteur et son procede de fabrication
US6406950B1 (en) * 2000-12-07 2002-06-18 Advanced Micro Devices, Inc. Definition of small damascene metal gates using reverse through approach
US6583012B1 (en) * 2001-02-13 2003-06-24 Advanced Micro Devices, Inc. Semiconductor devices utilizing differently composed metal-based in-laid gate electrodes
US6798017B2 (en) * 2001-08-31 2004-09-28 International Business Machines Corporation Vertical dual gate field effect transistor
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
US6902991B2 (en) * 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
JP2004152790A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US6806534B2 (en) * 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
JP2005232255A (ja) 2004-02-18 2005-09-02 Sumitomo Metal Mining Co Ltd 光ファイバ素線接着用樹脂組成物およびこれを用いた光ファイバアレイ

Also Published As

Publication number Publication date
US7586134B2 (en) 2009-09-08
US20070114603A1 (en) 2007-05-24
JP2007142208A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
KR100702282B1 (ko) 반도체 장치 제조 방법
JP5140073B2 (ja) 低接触抵抗ｃｍｏｓ回路およびその製造方法
KR101366201B1 (ko) 콘택 영역들에 금속 규화물 영역을 국부적으로 구비한 트랜지스터 및 그 트랜지스터를 제조하는 방법
US6737308B2 (en) Semiconductor device having LDD-type source/drain regions and fabrication method thereof
JP4751705B2 (ja) 半導体装置の製造方法
JP2009158591A (ja) 半導体装置およびその製造方法
JP2005072316A (ja) 半導体装置の製造方法
US7417283B2 (en) CMOS device with dual polycide gates and method of manufacturing the same
JP4491858B2 (ja) 半導体装置の製造方法
US6534393B1 (en) Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
KR100311842B1 (ko) 컨택트 형성 방법 및 반도체 장치
JP3990858B2 (ja) 半導体装置
JP2006228950A (ja) 半導体装置およびその製造方法
JP2005150375A (ja) 半導体装置およびその製造方法
JP2006086467A (ja) 半導体装置及びその製造方法
US12132092B2 (en) Backside vias in semiconductor device
JPH11163325A (ja) 半導体装置及びその製造方法
KR100641934B1 (ko) 금속 비트 라인 컨택트 제조 방법 및 메모리 셀
US6521517B1 (en) Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer
JP3116889B2 (ja) 半導体装置の製造方法
JPH11177085A (ja) 半導体装置
JP2004165527A (ja) 半導体装置および半導体装置の製造方法
JP2006269766A (ja) 半導体装置及びその製造方法
JP2005150565A (ja) 半導体装置及びその製造方法
JP2010021444A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4751705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees