JP4163164B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4163164B2 JP4163164B2 JP2004259589A JP2004259589A JP4163164B2 JP 4163164 B2 JP4163164 B2 JP 4163164B2 JP 2004259589 A JP2004259589 A JP 2004259589A JP 2004259589 A JP2004259589 A JP 2004259589A JP 4163164 B2 JP4163164 B2 JP 4163164B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mis transistor
- gate electrode
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
(a)前記半導体基板の主面に、ハフニウム酸化物を主体として含むゲート絶縁膜を形成する工程、
(b)前記第1領域の前記ゲート絶縁膜上に前記nチャネル型MISトランジスタの第1シリコンゲート電極を形成し、前記第2領域の前記ゲート絶縁膜上に前記pチャネル型MISトランジスタの第2シリコンゲート電極を形成する工程、
(c)前記半導体基板の主面上に、前記第1および第2シリコンゲート電極よりも厚い膜厚の第1絶縁膜を堆積した後、前記第1絶縁膜の表面を平坦化することにより、前記第1および第2シリコンゲート電極のそれぞれの表面を、前記第1絶縁膜の表面に露出させる工程、
(d)前記第1絶縁膜の表面に露出した前記第2シリコンゲート電極の表面を第2絶縁膜で選択的に覆った後、前記第1および第2絶縁膜上に、プラチナ膜、ニッケル膜またはルテニウム膜からなる第1メタル膜を形成する工程、
(e)前記半導体基板を加熱し、前記第1シリコンゲート電極と前記第1メタル膜とを反応させることにより、前記nチャネル型MISトランジスタの前記第1シリコンゲート電極を、プラチナシリサイド膜、ニッケルシリサイド膜またはルテニウムシリサイド膜からなるメタルシリサイドゲート電極に変換する工程、
(f)前記第2絶縁膜を除去した後、前記第2シリコンゲート電極を除去する工程、
(g)前記工程(f)の後、前記第2シリコンゲート電極の除去によって生じた空隙の内部に、プラチナ膜、ニッケル膜またはルテニウム膜からなり、且つ、前記第1メタル膜とは異なる元素からなる第2メタル膜を充填することによって、前記pチャネル型MISトランジスタのメタルゲート電極を形成する工程。
図1は、本実施の形態のnチャネル型MISトランジスタ(Qn)およびpチャネル型MISトランジスタ(Qp)が形成された半導体基板(以下、単に基板という)1の断面図である。
本実施の形態によるnチャネル型MISトランジスタ(Qn)およびpチャネル型MISトランジスタ(Qp)の製造方法について、図15〜図19を用いて説明する。
本実施の形態のnチャネル型MISトランジスタ(Qn)は、ハフニウム系絶縁膜で構成されたゲート絶縁膜上のゲート電極を、リンやヒ素がドープされたn型多結晶シリコン膜、またはNiシリサイドのようなメタルシリサイド膜で構成する。また、本実施の形態のpチャネル型MISトランジスタ(Qp)は、ハフニウム系絶縁膜で構成されたゲート絶縁膜上のゲート電極を、Ptシリサイドのようなメタルシリサイド膜で構成する。
本実施の形態によるnチャネル型MISトランジスタ(Qn)およびpチャネル型MISトランジスタ(Qp)の製造方法について、図20〜図26を用いて説明する。
2 素子分離領域
3 p型ウエル
4 n型ウエル
5 ゲート絶縁膜
6 ゲート電極
6A Ni膜
7 ゲート電極
7A Pt膜
8 シリコンゲート電極
9 ゲート絶縁膜
10 n-型半導体領域
11 p-型半導体領域
12 サイドウォールスペーサ
13 n+型半導体領域(ソース、ドレイン)
14 p+型半導体領域(ソース、ドレイン)
15 酸化シリコン膜
16、17 窒化シリコン膜
18 酸化シリコン膜
20 コンタクトホール
21 プラグ
22 メタル配線
24 Pt膜
25、26 ゲート電極
30 ダミーゲート電極
31 ゲート絶縁膜
32、32s ゲート電極
33 窒化シリコン膜
34 シリコン膜
Qn n型MISトランジスタ
Qp p型MISトランジスタ
Claims (10)
- 単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MISトランジスタが形成され、前記主面の第2領域にpチャネル型MISトランジスタが形成された半導体装置であって、
前記nチャネル型MISトランジスタは、ハフニウム酸化物を主体として含むゲート絶縁膜上に、プラチナシリサイド膜、ニッケルシリサイド膜またはルテニウムシリサイド膜で構成されたゲート電極を備え、
前記pチャネル型MISトランジスタは、前記ハフニウム酸化物を主体として含むゲート絶縁膜上に、プラチナ膜、ニッケル膜またはルテニウム膜で構成されたゲート電極を備え、
前記nチャネル型MISトランジスタのゲート電極を構成するメタルシリサイド膜の形成に用いるメタル膜と、前記pチャネル型MISトランジスタのゲート電極を構成するメタル膜とは、互いに異なる元素からなることを特徴とする半導体装置。 - 前記nチャネル型MISトランジスタのゲート電極は、前記ゲート絶縁膜に接する部分が前記メタルシリサイド膜で構成され、前記メタルシリサイド膜上に拡散バリア膜が積層されていることを特徴とする請求項1記載の半導体装置。
- 前記ゲート絶縁膜は、HfO、Hf-Si-O、Hf-Si-O-N、Hf-Al-OおよびHf-Al-O-Nからなる群より選択された少なくとも一種のハフニウム酸化物を主体として含むことを特徴とする請求項1記載の半導体装置。
- 前記ゲート絶縁膜は第1ゲート絶縁膜および第2ゲート絶縁膜の積層膜からなり、
前記第2ゲート絶縁膜は、前記ハフニウム酸化物を主体とする膜であり、
前記第1ゲート絶縁膜は、前記ハフニウム酸化物を主体とする膜と前記半導体基板との間に形成され、且つ、前記ハフニウム酸化物を主体とする膜よりも膜厚の薄い酸化シリコン膜であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。 - 前記ゲート絶縁膜は第1ゲート絶縁膜および第2ゲート絶縁膜の積層膜からなり、
前記第2ゲート絶縁膜は、前記ハフニウム酸化物を主体とする膜であり、
前記第1ゲート絶縁膜は、前記ハフニウム酸化物を主体とする膜と前記半導体基板との間に形成され、且つ、前記ハフニウム酸化物を主体とする膜よりも膜厚の薄い酸窒化シリコン膜であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。 - 単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MISトランジスタを形成し、前記主面の第2領域にpチャネル型MISトランジスタを形成する半導体装置の製造方法であって、
(a)前記半導体基板の主面に、ハフニウム酸化物を主体として含むゲート絶縁膜を形成する工程、
(b)前記第1領域の前記ゲート絶縁膜上に前記nチャネル型MISトランジスタの第1シリコンゲート電極を形成し、前記第2領域の前記ゲート絶縁膜上に前記pチャネル型MISトランジスタの第2シリコンゲート電極を形成する工程、
(c)前記半導体基板の主面上に、前記第1および第2シリコンゲート電極よりも厚い膜厚の第1絶縁膜を堆積した後、前記第1絶縁膜の表面を平坦化することにより、前記第1および第2シリコンゲート電極のそれぞれの表面を、前記第1絶縁膜の表面に露出させる工程、
(d)前記第1絶縁膜の表面に露出した前記第2シリコンゲート電極の表面を第2絶縁膜で選択的に覆った後、前記第1および第2絶縁膜上に、プラチナ膜、ニッケル膜またはルテニウム膜からなる第1メタル膜を形成する工程、
(e)前記半導体基板を加熱し、前記第1シリコンゲート電極と前記第1メタル膜とを反応させることにより、前記nチャネル型MISトランジスタの前記第1シリコンゲート電極を、プラチナシリサイド膜、ニッケルシリサイド膜またはルテニウムシリサイド膜からなるメタルシリサイドゲート電極に変換する工程、
(f)前記第2絶縁膜を除去した後、前記第2シリコンゲート電極を除去する工程、
(g)前記工程(f)の後、前記第2シリコンゲート電極の除去によって生じた空隙の内部に、プラチナ膜、ニッケル膜またはルテニウム膜からなり、且つ、前記第1メタル膜とは異なる元素からなる第2メタル膜を充填することによって、前記pチャネル型MISトランジスタのメタルゲート電極を形成する工程、
を含む半導体装置の製造方法。 - 単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MISトランジスタを形成し、前記主面の第2領域にpチャネル型MISトランジスタを形成する半導体装置の製造方法であって、
(a)前記半導体基板の主面に、ハフニウム酸化物を主体として含むゲート絶縁膜を形成する工程、
(b)前記第1領域の前記ゲート絶縁膜上に前記nチャネル型MISトランジスタの第1シリコンゲート電極を形成し、前記第2領域の前記ゲート絶縁膜上に前記pチャネル型MISトランジスタの第2シリコンゲート電極を形成する工程、
(c)前記半導体基板の主面上に、前記第1および第2シリコンゲート電極よりも厚い膜厚の第1絶縁膜を堆積した後、前記第1絶縁膜の表面を平坦化することにより、前記第1および第2シリコンゲート電極のそれぞれの表面を、前記第1絶縁膜の表面に露出させる工程、
(d)前記工程(c)の後、前記第2シリコンゲート電極を除去する工程、
(e)前記第2シリコンゲート電極の除去によって生じた空隙の内部を含む前記第1絶縁膜上に、プラチナ膜、ニッケル膜またはルテニウム膜からなるメタル膜を形成する工程、
(f)前記半導体基板を加熱し、前記第1シリコンゲート電極と前記メタル膜とを反応させることにより、前記nチャネル型MISトランジスタの前記第1シリコンゲート電極を、プラチナシリサイド膜、ニッケルシリサイド膜またはルテニウムシリサイド膜からなるメタルシリサイドゲート電極に変換する工程、
(g)前記工程(f)の後、前記第1絶縁膜上の前記メタル膜を除去し、前記空隙の内部に前記メタル膜を残すことによって、前記空隙の内部に前記pチャネル型MISトランジスタのメタルゲート電極を形成する工程、
を含む半導体装置の製造方法。 - 前記工程(a)は、
(a1)前記半導体基板上に酸化シリコン膜を形成する工程と、
(a2)前記工程(a1)の前記酸化シリコン膜上に、前記酸化シリコン膜よりも膜厚の厚い前記ハフニウム酸化物を主体とする膜を形成する工程と、
を含むことを特徴とする請求項6または7記載の半導体装置の製造方法。 - 前記工程(a)は、
(a1)前記半導体基板上に酸窒化シリコン膜を形成する工程と、
(a2)前記工程(a1)の前記酸窒化シリコン膜上に、前記酸窒化シリコン膜よりも膜厚の厚い前記ハフニウム酸化物を主体とする膜を形成する工程と、
を含むことを特徴とする請求項6または7記載の半導体装置の製造方法。 - 前記ゲート絶縁膜は、HfO、Hf-Si-O、Hf-Si-O-N、Hf-Al-OおよびHf-Al-O-Nからなる群より選択された少なくとも一種のハフニウム酸化物を主体として含むことを特徴とする請求項6〜9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259589A JP4163164B2 (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
US11/180,657 US7323381B2 (en) | 2004-09-07 | 2005-07-14 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259589A JP4163164B2 (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080133A JP2006080133A (ja) | 2006-03-23 |
JP4163164B2 true JP4163164B2 (ja) | 2008-10-08 |
Family
ID=35996791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259589A Active JP4163164B2 (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7323381B2 (ja) |
JP (1) | JP4163164B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697292B1 (ko) * | 2005-10-04 | 2007-03-20 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
JP2007288096A (ja) * | 2006-04-20 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007305819A (ja) * | 2006-05-12 | 2007-11-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7943452B2 (en) * | 2006-12-12 | 2011-05-17 | International Business Machines Corporation | Gate conductor structure |
JP5103056B2 (ja) * | 2007-05-15 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2008306051A (ja) | 2007-06-08 | 2008-12-18 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US8685811B2 (en) * | 2008-01-14 | 2014-04-01 | United Microelectronics Corp. | Method for manufacturing a CMOS device having dual metal gate |
US8039381B2 (en) * | 2008-09-12 | 2011-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist etch back method for gate last process |
JP2010278319A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
CN102214576A (zh) * | 2010-04-09 | 2011-10-12 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
CN104835726A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6043157A (en) * | 1997-12-18 | 2000-03-28 | Advanced Micro Devices | Semiconductor device having dual gate electrode material and process of fabrication thereof |
US6083836A (en) * | 1997-12-23 | 2000-07-04 | Texas Instruments Incorporated | Transistors with substitutionally formed gate structures and method |
KR100433509B1 (ko) * | 1998-08-21 | 2004-05-31 | 미크론 테크놀로지,인코포레이티드 | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법 |
JP3264264B2 (ja) * | 1999-03-01 | 2002-03-11 | 日本電気株式会社 | 相補型集積回路とその製造方法 |
JP4237332B2 (ja) * | 1999-04-30 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
JP2002217313A (ja) * | 2000-11-30 | 2002-08-02 | Texas Instruments Inc | 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ |
US6475908B1 (en) * | 2001-10-18 | 2002-11-05 | Chartered Semiconductor Manufacturing Ltd. | Dual metal gate process: metals and their silicides |
JP4257055B2 (ja) * | 2001-11-15 | 2009-04-22 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP3974507B2 (ja) * | 2001-12-27 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
JP2003249649A (ja) * | 2002-02-26 | 2003-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
KR100476926B1 (ko) * | 2002-07-02 | 2005-03-17 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 형성방법 |
JP2004152995A (ja) * | 2002-10-30 | 2004-05-27 | Toshiba Corp | 半導体装置の製造方法 |
JP4197607B2 (ja) | 2002-11-06 | 2008-12-17 | 株式会社東芝 | 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法 |
JP4209206B2 (ja) * | 2003-01-14 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2005303261A (ja) * | 2004-03-19 | 2005-10-27 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7220630B2 (en) * | 2004-05-21 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for selectively forming strained etch stop layers to improve FET charge carrier mobility |
-
2004
- 2004-09-07 JP JP2004259589A patent/JP4163164B2/ja active Active
-
2005
- 2005-07-14 US US11/180,657 patent/US7323381B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060051915A1 (en) | 2006-03-09 |
JP2006080133A (ja) | 2006-03-23 |
US7323381B2 (en) | 2008-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5089576B2 (ja) | 自己整合され積極的にスケーリングされたcmosデバイスにおけるゲート電極の金属/金属窒化物二重層のcmos構造体及び半導体構造体 | |
US6727130B2 (en) | Method of forming a CMOS type semiconductor device having dual gates | |
US7323381B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4220509B2 (ja) | 半導体装置の製造方法 | |
US8120118B2 (en) | Semiconductor device and manufacturing method of the same | |
JP4939960B2 (ja) | 半導体装置およびその製造方法 | |
US20060071282A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5569173B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009503902A (ja) | 半導体金属合金への完全変換により得られる金属ゲートmosfet及びその製造方法 | |
JP2008060538A (ja) | 半導体装置およびその製造方法 | |
JP5559567B2 (ja) | 半導体装置 | |
JP2007005721A (ja) | 半導体装置およびその製造方法 | |
US20100279496A1 (en) | Manufacturing method of semiconductor device | |
US20060091474A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2009267180A (ja) | 半導体装置 | |
JP4398939B2 (ja) | 半導体装置 | |
JP5368584B2 (ja) | 半導体装置およびその製造方法 | |
JP2010272596A (ja) | 半導体装置の製造方法 | |
JP5086665B2 (ja) | 半導体装置およびその製造方法 | |
TWI509702B (zh) | 具有金屬閘極之電晶體及其製作方法 | |
JP2010153621A (ja) | 半導体装置およびその製造方法 | |
US20070026596A1 (en) | Gate electrode structure and method of forming the same, and semiconductor transistor having the gate electrode structure and method of manufacturing the same | |
JP5252627B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2009157114A1 (ja) | 半導体装置及びその製造方法 | |
JP2012099549A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4163164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |