JP5089576B2 - 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 - Google Patents

自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 Download PDF

Info

Publication number
JP5089576B2
JP5089576B2 JP2008507794A JP2008507794A JP5089576B2 JP 5089576 B2 JP5089576 B2 JP 5089576B2 JP 2008507794 A JP2008507794 A JP 2008507794A JP 2008507794 A JP2008507794 A JP 2008507794A JP 5089576 B2 JP5089576 B2 JP 5089576B2
Authority
JP
Japan
Prior art keywords
metal
work function
layer
cmos structure
cmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008507794A
Other languages
English (en)
Other versions
JP2008537359A5 (ja
JP2008537359A (ja
Inventor
カルティエ、エドアルド、エー
コーペル、マシュー、ダブリュー
ドリス、ブルース、ビー
ジャミー、ラジャラーオ
キム、ヤン、ヒー
リンダー、バリー、ピー
ナラヤナン、ビジャ
パルチュリ、バムシ、ケー
ウォン、キース、クォン、ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008537359A publication Critical patent/JP2008537359A/ja
Publication of JP2008537359A5 publication Critical patent/JP2008537359A5/ja
Application granted granted Critical
Publication of JP5089576B2 publication Critical patent/JP5089576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Description

本発明は、相補型金属酸化膜半導体（ＣＭＯＳ）構造体及びその形成方法に関する。より特定的には、本発明は、低仕事関数の金属／金属窒化物二重層スタックを含有するｎＭＯＳデバイスと、高仕事関数の金属／金属窒化物二重層スタックを含有するｐＭＯＳデバイスとを含むＣＭＯＳ構造体であって、ｎＭＯＳスタック及びｐＭＯＳスタックの両方が、従来の高温の自己整合されたＣＭＯＳ処理の間に安定したままである、ＣＭＯＳ構造体を提供するものである。
半導体技術分野の当業者には周知のように、トランジスタは、集積回路（ＩＣ）の主要な構成要素である。現代のＩＣは、多様な機能を実行する、何百万もの密集して構成されたトランジスタを相互接続する。この密集パック構成を達成するために、トランジスタの物理的寸法は、一般的に、ミクロン以下のレジームまでスケーリングされる。通常、ミクロン以下のレジームにおいて用いられるトランジスタは、一般的にポリシリコン・ゲートを含む。しかしながら、ポリシリコン・ゲートは、ポリシリコン・ゲートに適用された電界がキャリア（ｐ型にドープされたポリシリコンにおける正孔、又は、ｎ型にドープされたポリシリコンにおける電子）を除去し、トランジスタの下にあるゲート誘電体付近のポリシリコン・ゲートの領域においてキャリアの空乏を生じさせるポリシリコンの空乏効果のために、デバイス性能の低下を来たすことがある。この空乏効果により、電圧がポリシリコン・ゲート電極に印加されたとき、ＣＭＯＳデバイスの表面の電界の強さが低下し、このことがトランジスタ性能に悪影響を有することがある。
ミクロン以下のトランジスタの性能を改善する１つの提案される方法は、従来のポリシリコン・ゲートの代わりに金属ゲートを使用することである。従来のポリシリコン・ゲートを金属又は金属合金ゲート電極と置き換えることによりポリシリコンの空乏効果は排除されるが、こうした金属ゲートの使用に関連した問題が依然として存在する。直面する１つの問題は、金属ゲートからのキャリアが、下にあるゲート誘電体材料の中に拡散し、デバイスの短絡を引き起こし得ることである。
金属ゲートを用いる際に直面する別の問題は、金属ゲートｐ−チャネル・トランジスタ及び金属ゲートｎ−チャネル・トランジスタの仕事関数が、ポリシリコン・ゲートのｐ−チャネル・トランジスタ及びｎ−チャネル・トランジスタの仕事関数にマッチしないという、仕事関数のミスマッチである。ＣＭＯＳデバイスにおいては、一般に、２つの異なる仕事関数値（すなわち、材料の価電子帯又は伝導帯の近くにあり得る半導体のエネルギー準位）を有する、２つの異なるタイプのゲート電極、すなわちｎ−チャネル・ゲート電極及びｐ−チャネル・ゲート電極が存在することが良く知られている。仕事関数値は、典型的には、ｎ−チャネル電極及びｐ−チャネル電極について、それぞれ４．１電子ボルト（ｅＶ）及び５．２電子ボルト（ｅＶ）であり、これらの値は、通常、ｎ型又はｐ型のいずれかとなるようにポリシリコンにドープすることによって形成される。
対照的に、前に提案された金属ゲート電極は、ゲート電極の両方のチャネルのために、ｐ−チャネル及びｎ−チャネルの仕事関数範囲の中心（例えば、４．７ｅＶ）に配置された仕事関数をもつ、１つのタイプの金属を用いることに焦点を当てていた。このミッド・ギャップ仕事関数手法の欠点は、このタイプの金属ゲート・デバイスは、デバイス性能の低下を招くことなく、トランジスタの「オン」状態及び「オフ」状態を決定する電圧の量である、所望の小さい閾値電圧を容易に達成することができないことである。
従来型のＣＭＯＳトランジスタにおいて現在用いられているｎ＋ポリシリコン・ゲートと置き換えるために、ミッド・ギャップ範囲を下回る、すなわち４．２ｅＶ未満の仕事関数を有する低仕事関数の金属ゲートが、デュアル金属ＣＭＯＳに必要とされる。同様に、ミッド・ギャップ範囲を上回る、すなわち４．９ｅＶより大きい仕事関数をもつ高仕事関数の金属ゲートが、ｐ＋ポリシリコン・ゲートの代替品として必要とされる。低仕事関数を有する周知のバンドエッジｎ−電界効果トランジスタ（ＦＥＴ）金属ゲート（例えば、Ｔｉ、Ｖ及びＺｒといった金属を含む）は、標準的な高温の自己整合されたＣＭＯＳプロセスを経た後、本質的に安定していない。「高温」とは、５５０℃又はそれより高い温度を意味する。
低仕事関数金属のこの不適切な熱安定性のために、ｎＦＥＴ仕事関数及びｐＦＥＴ仕事関数の両方を適正にするために用いることができるゲート・スタックを有するＣＭＯＳ構造体を提供する必要性がある。
本発明は、低仕事関数の元素状金属の熱的不安定性の問題を回避し、よってこれをｎＭＯＳデバイスに組み込むことを可能にする材料層を含む、ｐＭＯＳデバイス及びｎＭＯＳデバイスを含む相補型金属酸化膜半導体（ＣＭＯＳ）構造体に関する。具体的には、大まかに言うと、本発明のＣＭＯＳ構造体は、
半導体基板と、
半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、
半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスと、
を含み、少なくとも１つのｎＭＯＳデバイスは、４．２ｅＶ未満の仕事関数を有する少なくとも低仕事関数の元素状金属と、その場金属キャッピング層とを含むゲート・スタックを有し、少なくとも１つのｐＭＯＳデバイスは、４．９ｅＶより大きい仕事関数を有する少なくとも高仕事関数の元素状金属と、金属キャッピング層とを含むゲート・スタックを含む。
本発明のＭＯＳデバイスの各々はまた、金属電極の下に配置されたゲート誘電体と、金属キャッピング層の上に配置されたポリシリコン・カプセル化層とを含む。誘電体層は、ｎＭＯＳデバイス及びｐＭＯＳデバイスについて同じ絶縁材料又は異なる絶縁材料とすることができる。
本発明によれば、ｎＭＯＳデバイス及びｐＭＯＳデバイスの両方のゲート・スタックが、整合された垂直方向の側壁を有する。
本発明のｎＭＯＳデバイスにおいては、低仕事関数金属及び金属キャッピング層が、堆積物の間の真空が破られないような方法で形成される。ｐＭＯＳデバイスの場合には、高仕事関数金属は、金属キャッピング層の堆積前に環境に露出されるか又は酸化される。この目的は、高仕事関数金属と高ｋ誘電体との間の界面において典型的に存在する酸素空格子を補償するために、十分な酸素を高仕事関数金属に与えることである。
本発明はまた、
半導体基板と、
半導体基板の表面上に配置された界面層と、
界面層上に配置された５ｎｍ未満の厚さを有する誘電体層と、
誘電体層の上の金属層であって、該金属層は３ｎｍ未満の厚さを有し、該厚さは界面に影響を与える、金属層と、
金属を保護する金属キャッピング層と
を含む制御された界面層を有する半導体構造体にも関する。
界面層は、Ｓｉ酸化物又は酸窒化物層であり、その厚さは、特定のＴｉについて表１に示されるように、誘電体層の上にある低仕事関数金属の厚さによって制御され、電気的反転厚は、Ｔｉ層の厚さの増大に伴って減少する。低仕事関数金属は、それらが容易に酸化されるので、界面酸化物「除去」層として働き、そのため、低仕事関数金属の厚さが増大すると、より多くの酸素が界面から除去され、積極的にスケーリングされたデバイスがもたらされる。低仕事関数金属の厚さを＜３ｎｍに制限することにより、チャネル電子移動度及びデバイスの性能にとって重要な、幾らかの界面ＳｉＯ２の存在が保証される。
ｎＭＯＳゲート電極としての低仕事関数の元素状金属／金属キャッピング二重層と、ｐＭＯＳゲート電極としての高仕事関数の元素状金属／金属キャッピング二重層とを含むＣＭＯＳ構造体、及びその構造体の形成方法を提供する本発明が、ここで、以下の説明及び本出願に添付する図面を参照して、より詳細に説明される。本出願の図面は、例証のために与えられるものであり、よって、これらは縮尺通りに描かれていないことが留意される。
本発明によれば、ｐＦＥＴデバイスを完全に又は部分的に形成する前に、或いは形成した後に、本発明のｎＭＯＳゲート電極を含むｎＦＥＴデバイスを完全に又は部分的に形成することができる。本発明においては、ＦＥＴデバイスの一方（例えば、第２デバイス）が後で形成される基板の部分の上に、従来のブロック・マスクが従来のブロック・マスクが形成され、次に、反対の導電性の他方のデバイス（例えば、第１デバイス）が、ブロック・マスクを含まない基板の部分内に形成される。第１デバイスを部分的に又は完全に製造した後に、ブロック・マスクが除去され、別のブロック・マスクが、常にではないが、第１デバイスを含む基板の部分上に形成される。次いで、第２デバイスが、第１デバイスを含まない基板の部分上に部分的に又は完全に形成される。
本発明においては、最初のブロック・マスクは、基板の表面上に直接、又は、基板の上に形成されたゲート誘電体の上に形成することができる。第１の例は、第１及び第２のＦＥＴデバイス内のゲート誘電体が異なる場合を考慮し、第２の例は、第１ＦＥＴデバイス及び第２ＦＥＴデバイスの両方においてゲート誘電体が同じである場合を考慮する。
特定の実施形態においては、ＦＥＴ（ｎＦＥＴ又はｐＦＥＴのいずれか）の金属ゲート・スタックの一方の堆積後に、適切なスタックが残されるべきデバイス領域の上に従来のブロック・マスクが形成され、すなわち、ｎＦＥＴゲート・スタックが全ウェハのゲート誘電体上に堆積され、次に、ブロック・マスクがウェハのｎＦＥＴ領域の上に形成される。このブロック・マスクをエッチング・マスクとして用いて、この金属ゲート・スタックは、第２ＦＥＴゲート・スタックが堆積されることになる領域からエッチングにより除去される。第２スタックの堆積前に、ブロック・マスクは、当業者には周知の湿式化学処理（第１ＦＥＴゲート・スタックに対して選択的な）によって除去される。これに続いて、第２金属ＦＥＴゲート・スタックが、第１ゲート・スタックがエッチングにより除去された領域上に、かつ、第１ゲート・スタックが適切に残される領域内の第１ゲート・スタックの上に部分的に又は完全に形成される。この実施形態においては、第１ゲート・スタックがｎＦＥＴであるか又はｐＦＥＴであるかについての制限はない。
例示の目的のために、本発明のｎＦＥＴが最初に説明され、その後ｐＦＥＴが説明される。これらを形成する順序は本発明には重要でないため、ｐＦＥＴを形成する前にｎＦＥＴを形成するこの順序は、制限と解釈すべきではない。
ｎＦＥＴの形成：ｎＦＥＴの形成は、最初に、半導体基板１０の表面上に、図１（Ａ）に示されるゲート・スタック１２を形成することで始まり、この構造体は、ｎＦＥＴの形成が行われることになる基板の部分のみを表す。示されるように、ゲート・スタック１２は、ゲート誘電体１４、低仕事関数金属１６、金属キャッピング層１８及びポリシリコン・カプセル化層２０を含む。
図１（Ａ）に示される構造体の半導体基板１０は、これらに限られるものではないが、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＩｎＡｓ、ＩｎＰ及び他の全てのＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含むいずれかの半導体材料を含む。半導体基板１０はまた、有機半導体、又は、Ｓｉ／ＳｉＧｅ、シリコン・オン・インシュレータ（ＳＯＩ）、ＳｉＧｅオン・インシュレータ（ＳＧＯＩ）、又はゲルマニウム・オン・インシュレータ（ＧＯＩ）のような層状半導体を含むこともできる。本発明の幾つかの実施形態においては、半導体基板１０は、Ｓｉ含有半導体材料、すなわちシリコンを含む半導体材料からなることが好ましい。半導体基板１０は、ドープされていても、又はドープされていなくてもよく、或いは内部にドープ領域と非ドープ領域を含んでもよい。半導体基板１０は、単一結晶配向を含むことができ、又は異なる結晶配向を有する少なくとも２つの同一平面上の表面領域を含むこともできる（後者の基板は、当技術分野においてはハイブリッド基板と呼ばれる）。ハイブリッド基板が用いられるとき、ｎＦＥＴは、一般に（１００）結晶面上に形成され、ｐＦＥＴは一般に（１１０）結晶面上に形成される。ハイブリッド基板は、当技術分野において周知の技術によって形成することができる。
半導体基板１０はまた、第１ドープ（ｎ−又はｐ−）領域と、第２ドープ（ｎ−又はｐ−）領域とを含むこともできる。明瞭にするために、ドープ領域は、本出願の図面には具体的に示されていない。第１ドープ領域及び第２ドープ領域は、同じものであっても、又は異なる導電率及び／又はドーピング濃度を有するものであってもよい。これらのドープ領域は、「ウェル」として知られ、従来のイオン注入プロセスを用いて形成される。
次に、典型的には、少なくとも１つの分離領域（図示せず）が、半導体基板１０内に形成される。分離領域は、トレンチ分離領域又はフィールド酸化物分離領域とすることができる。トレンチ分離領域は、当業者には周知の従来のトレンチ分離プロセスを用いて形成される。例えば、トレンチ分離領域を形成するために、リソグラフィ、エッチング及びトレンチ誘電体によるトレンチの充填を用いることができる。随意的に、トレンチの充填前に、トレンチ内にライナを形成することができ、トレンチの充填後に緻密化段階を行うことができ、トレンチの充填に続いて平坦化プロセスを行うこともできる。フィールド酸化物は、いわゆるシリコン局所酸化プロセス（local oxidation of silicon process）を用いて形成することができる。一般に、少なくとも１つの分離領域が、隣接するゲートが反対の導電性、すなわちｎＦＥＴ及びｐＦＥＴを有するときに必要とされる分離を、隣接するゲート領域間に与えることに留意されたい。隣接するゲート領域は、同じ導電性（すなわち両方がｎ−型又はｐ−型）を有することができ、代替的に、それらは、異なる導電性（すなわち、一方がｎ−型で他方がｐ−型）を有することもできる。
半導体基板１０内に少なくとも１つの分離領域を形成した後、ゲート誘電体１４が、構造体の表面上に形成される。ゲート誘電体１４は、例えば、酸化又は酸窒化といった熱成長プロセスによって形成することができる。代替的に、ゲート誘電体１４は、例えば、化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、有機金属化学気相堆積（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積及び他の同様の堆積プロセスのような堆積プロセスによって形成することができる。ゲート誘電体１４はまた、上記のプロセスのいずれかの組み合わせを用いて形成することもできる。
ゲート誘電体１４は、酸化物、酸窒化物、窒化物、金属シリケート、及び／又は窒化金属シリケートからなる。したがって、例えば、ゲート誘電体１４は、ＳｉＯ２、窒化ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、高ｋ絶縁体、又はこれらの多層構造を含むことができる。ここで用いられる「高ｋ」という用語は、４．０より大きい誘電率、好ましくは７．０より大きい誘電率を有する絶縁体を示すように用いられる。具体的には、本発明に用いられる高ｋゲート誘電体は、これらに限られるものではないが、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＣｅＯ２、Ｙ２Ｏ３及びこれらの混合物を含む。本発明に用いられるゲート誘電体の非常に好ましい例は、ＳｉＯ２、又は、酸化ハフニウムが誘電体スタックの上部層であり、ＳｉＯ２が界面誘電体層である、ＳｉＯ２及びＨｆＯ２を含むスタックである。
ゲート誘電体１４の物理的厚さは、変わり得るが、典型的には、ゲート誘電体１４は、０．５ｎｍから１０ｎｍまでの厚さを有し、０．５ｎｍから３ｎｍまでの厚さがより典型的である。一実施形態においては、誘電体層１４は、３ｎｍ未満の厚さを有することが好ましく、この厚さは、下にある界面誘電体層に影響を及ぼす。ゲート誘電体の厚さは、これを３ｎｍよりも厚くすることにより、この誘電体の上にある低仕事関数金属の界面Ｓｉ酸化物の除去が防止され得るという役割を果たす。
本発明の幾つかの実施形態においては、低仕事関数金属の堆積前に、３０Å未満の厚さを有する金属安定化層（図示せず）を、誘電体層１４の上に形成することができる。金属安定化層は、ＴｉＮ、ＴａＳｉＮ、ＴａＳｉ、ＴａＮ、又はＨｆＳｉを含む。
次に、低仕事関数の元素状金属１６が、ゲート誘電体１４の表面上に形成される。「低仕事関数」という用語は、本出願の全体を通して、４．２ｅＶ未満の仕事関数、好ましくは３．８から４．１ｅＶまでの仕事関数を有する元素状金属を示すように用いられる。仕事関数が「低い」ものとして特徴付けられ、よって、本発明のｎＦＥＴの形成に用い得る元素状金属は、元素周期表のＩＩＩＢ族、ＩＶＢ族、又はＶＢ族から選択される金属を含む。したがって、低仕事関数の元素状金属１６は、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、又はＴａを含むことができる。低仕事関数金属１６は、Ｔｉ、Ｈｆ、Ｔａ、Ｎｂ、又はＶを含むことが好ましく、Ｔｉが最も好ましい。
低仕事関数の元素状金属１６は、例えば、化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、物理気相堆積（ＰＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積及び他の同様の堆積プロセスのような堆積プロセスによって形成することができる。低仕事関数の元素状金属１６はまた、上記のプロセスのいずれかの組み合わせを用いて形成することもできる。
低仕事関数の元素状金属１６の物理的厚さは変わり得るが、典型的には、低仕事関数の元素状金属１６は、０．５ｎｍから５ｎｍまでの厚さを有し、０．５ｎｍから２ｎｍまでの厚さがより典型的である。
次に、金属キャッピング層１８が、堆積物間の真空を破ることなく、低仕事関数の元素状金属１６の表面上に形成される。その堆積物が低仕事関数の元素状金属１６の堆積物と共にクラスター化された状態で残るので、ｎＦＥＴのために用いられる金属キャッピング層１８は、その場（ｉｎ−ｓｉｔｕ）金属キャッピング層である。その場金属キャッピング層１８は、金属窒化物又は金属シリコン窒化物を含み、（ａ）環境から低仕事関数の元素状金属を保護し、（ｂ）雰囲気酸素に対する拡散障壁として働き、（ｃ）低仕事関数層とポリシリコン・キャッピング層の反応を防止する機能を提供する。金属キャッピング層１８の金属成分は、元素周期表のＩＶＢ族又はＶＢ族からの金属を含むことができる。したがって、金属キャッピング層１８は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、又はＴａを含むことができ、Ｔｉ又はＴａが非常に好ましい。一例として、金属キャッピング層１８は、ＴｉＮ、ＴａＳｉＮ、ＴｉＡｌＮ、又はＴａＡｌＮを含むことが好ましい。
その場金属キャッピング層１８は、低仕事関数の元素状金属１６と同じ又は異なる堆積プロセスを用いて形成される。重要なことは、使用される堆積のタイプではなく、金属キャッピング層１８の堆積物が低仕事関数の元素状金属１６の堆積物と共にクラスター化された状態で残ることである。
その場金属キャッピング層１８の物理的厚さは変わり得るが、典型的には、金属キャッピング層１８は、５ｎｍから３０ｎｍまでの厚さを有し、５ｎｍから１０ｎｍまでの厚さがより典型的である。
本発明は、低仕事関数金属の厚さを変えることによって、界面をスケーリングし、かつ、デバイスのＶｔを調節する能力を可能にすることが観察される。
金属キャッピング層１６の表面上にポリシリコン・カプセル化層２０を形成することによって、図１（Ａ）に示されるゲート・スタック１２が完成される。ポリシリコン・カプセル化層２０は、例えばＣＶＤ（Ｓｉ源としてシラン又はジシランのいずれかを用いる）又はＰＶＤのような従来の堆積プロセスを用いて形成することができる。ポリシリコン・カプセル化層２０の厚さは、変わり得るが、典型的には、説明の目的のために、ポリシリコン・カプセル化層２０は、７０ｎｍから１００ｎｍまでの厚さを有する。
次に、図１（Ｂ）に示されるように、図１（Ａ）に示される構造体がパターン形成され、少なくとも１つのパターン形成されたゲート・スタック１２’を半導体基板１０の表面上に形成する。パターン形成されたゲート・スタック１２’は、リソグラフィ及びエッチングによって形成される。リソグラフィ・ステップは、レジスト（図示せず）をゲート・スタック１２に適用し、レジストを所望の放射パターンに露光させ、従来のレジスト現像剤を用いて露光されたレジストを現像することを含む。エッチング・ステップは、１つ又は複数の乾式エッチング（反応性イオン・エッチング、イオン・ビーム・エッチング、又はプラズマ・エッチング）、化学湿式エッチング、又はそれらの組み合わせを含むことができる。
本発明のこの時点で、又はｐＦＥＴの形成後に、少なくとも１つのスペーサ（図示せず）が、常にとは限らないが、典型的に、各々のパターン形成されたゲート・スタック１２’の露光された側壁上に形成される。少なくとも１つのスペーサは、酸化物、窒化物、酸窒化物、及び／又はそれらのいずれかの組み合わせのような絶縁体からなる。少なくとも１つのスペーサは、堆積及びエッチングによって形成される。
少なくとも１つのスペーサの幅は、ソース及びドレイン・シリサイド・コンタクト（後に形成される）がパターン形成されたゲート・スタックの縁部の下に侵入しないように、十分に広いものでなければならない。典型的には、ソース／ドレイン・シリサイドは、少なくとも１つのスペーサが、２０ｎｍから８０ｎｍまでの底部で測定された幅を有するとき、パターン形成されたゲート・スタックの縁部の下に侵入しない。
パターン形成されたゲート・スタック１２’に熱酸化、窒化、又は酸窒化プロセスを行うことによって、本発明のこの時点において、パターン形成されたゲート・スタック１２’を不動態化させる（passivate）ことができる。不動態化ステップは、ゲート・スタックの周りに不動態化材料の薄層を形成するものである。このステップは、前のスペーサ形成ステップの代わりに、又はこれと共に用いることができる。スペーサ形成ステップと共に用いられるとき、スペーサの形成は、ゲート・スタックの不動態化プロセスの後に行われる。
次に、ソース／ドレイン拡散領域（スペーサが存在する、又は存在しない）が、基板内に形成される。同じく図示されていないソース／ドレイン拡散領域が、イオン注入及びアニール・ステップを用いて形成される。アニール・ステップは、前の注入ステップによって注入されたドーパントを活性化させるように働く。イオン注入及びアニールのための条件は、当業者には周知である。ソース／ドレイン拡散領域はまた、従来のエクステンション注入（extension implant）を用いてソース／ドレイン注入の前に形成されるエクステンション注入領域を含むこともできる。エクステンション注入の後に、活性化アニールを行ってもよく、代替的に、同じ活性化アニール・サイクルを用いて、エクステンション注入及びソース／ドレイン注入の間に注入されたドーパントを活性化させることもできる。ここでは、ハロ注入も考慮される。
上記の処理ステップは、図１（Ｂ）に示されるＣＭＯＳ構造体を形成する。シリサイド化されたコンタクト（ソース／ドレイン及びゲート）の形成、並びに、当業者に周知の処理ステップを用いて形成することができる金属相互接続部を用いるＢＥＯＬ（バック・エンド・オブ・ザ・ライン）相互接続レベルの形成のような更なるＣＭＯＳ処理は、例えば、ｎＦＥＴ及びｐＦＥＴなどの両方のＦＥＴデバイスが形成された後に行うことができる。
ｐＦＥＴの形成：ｐＦＥＴの形成は、最初に、半導体基板１０の表面上に、図２（Ａ）に示されるゲート・スタック５２を形成することで始まり、この構造体は、ｐＦＥＴの形成が行われることになる基板の部分のみを表す。示されるように、ゲート・スタック５２は、ゲート誘電体１４、高仕事関数金属５４、金属キャッピング層１９及びポリシリコン・カプセル化層２０を含む。
図２（Ａ）に示される構造体の半導体基板１０は、ｎＦＥＴが形成された実施形態について説明されたものと同じである。
次に、ｎＦＥＴについての実施形態において説明されたものと同じ又は異なる材料からなることができるゲート誘電体１４が、構造体の表面上に形成される。ゲート誘電体１４は、前述のように形成することができ、その物理的厚さもまた、前述の範囲内である。本発明のｐＦＥＴを形成するのに用いられるゲート誘電体の非常に好ましい例は、ＳｉＯ２、又は、酸化ハフニウムが誘電体スタックの上部層であり、ＳｉＯ２が界面誘電体層である、ＳｉＯ２及びＨｆＯ２を含むスタックである。
本発明の幾つかの実施形態においては、高仕事関数金属の堆積前に、誘電体層１４の上に１０Å未満の厚さを有する金属安定化層（図示せず）を形成することができる。金属安定化層は、ＴｉＮ、ＴａＳｉＮ、ＴａＳｉ、又はＴａＮを含む。
次に、ゲート誘電体の表面上に、高仕事関数の元素状金属５４が形成される。「高仕事関数」という用語は、本出願の全体を通して、４．９ｅＶより大きい仕事関数、好ましくは５．０ｅＶから５．２ｅＶまでの仕事関数を有する元素状金属を示すように用いられる。仕事関数が「高い」ものとして特徴付けられ、よって、本発明のｐＦＥＴを形成するのに用い得る元素状金属は、元素周期表のＶＩＢ族、ＶＩＩＢ族、又はＶＩＩＩ族から選択される金属を含む。したがって、高仕事関数の元素状金属５４は、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、又はＰｔを含むことができる。高仕事関数の元素状金属５４は、Ｒｅ、Ｒｕ、Ｗ、又はＩｒの１つを含むことが好ましい。
高仕事関数の元素状金属５４は、例えば、化学気相堆積（ＣＶＤ）、プラズマ支援ＣＶＤ、物理気相堆積（ＰＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、蒸着、反応性スパッタリング、化学溶液堆積及び他の同様の堆積プロセスのような堆積プロセスによって形成することができる。高仕事関数の元素状金属５４はまた、上記のプロセスのいずれかの組み合わせを用いて形成することもできる。
高仕事関数の元素状金属５４の物理的厚さは変わり得るが、典型的には、高仕事関数の元素状金属５４は、２ｎｍから２０ｎｍまでの厚さを有し、２ｎｍから１０ｎｍまでの厚さがより典型的である。
次に、金属キャッピング層１９が、堆積物間の真空を破ることなく、高仕事関数の元素状金属５４の表面上に形成される。その堆積物が高仕事関数の元素状金属５４の堆積物に対してクラスター化されないので、金属キャッピング層１９は、ｎＦＥＴ形成の場合とは異なる。ｐＦＥＴを形成する際、金属キャッピング層１９を堆積する前に、高仕事関数の元素状金属５４が、環境に露出されるか又は酸化されることが非常に望ましい。高仕事関数の元素状金属５４の堆積物に金属キャッピング層１９の堆積物をクラスター化しない理由は、高仕事関数／誘電体界面に存在する酸素空格子を補償するために、構造体内に十分な酸素を与えるべきであることである。このステップは、高仕事関数の元素状金属５４上に薄い（約２ｎｍ未満のオーダーの）表面酸化物層（図示せず）を形成する。
酸化プロセスが用いられるとき、５０℃から４００℃までの温度で加熱しながら、このように堆積された高仕事関数の元素状金属５４を含む構造体を、酸素を含む環境に露出させる。酸化プロセスの時間は、変えることができ、その時間が前述の機能を実行するのに十分なものである限り、本発明には重要ではない。
金属キャッピング層１９は、金属窒化物又は金属シリコン窒化物を含む。金属キャッピング層１９の金属成分は、元素周期表のＩＶＢ族又はＶＢ族からの金属を含むことができる。したがって、金属キャッピング層１９は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、又はＴａを含むことができ、Ｔｉ又はＴａが非常に好ましい。一例として、金属キャッピング層１９は、ＴｉＮ、ＴａＳｉＮ、ＴｉＡｌＮ、又はＴａＡｌＮを含むことが好ましい。
金属キャッピング層１９は、高仕事関数の元素状金属５４のものと同じ又は異なる堆積プロセスを用いて形成される。重要なことは、使用される堆積のタイプではなく、金属キャッピング層１９の堆積物が高仕事関数の元素状金属５４の堆積物と共にクラスター化されないことである。
金属キャッピング層１９の物理的厚さは変わり得るが、典型的には、金属キャッピング層１９は、５ｎｍから３０ｎｍまでの厚さを有し、５ｎｍから１０ｎｍまでの厚さがより典型的である。
金属キャッピング層１９の表面上にポリシリコン・カプセル化層２０を形成することによって、図２（Ａ）に示されるゲート・スタック５２が完成される。ポリシリコン・カプセル化層２０は、前述のように形成することができ、その厚さを前述の範囲内とすることもできる。
次に、図２（Ｂ）に示されるように、図２（Ａ）に示される構造体がパターン形成され、少なくとも１つのパターン形成されたゲート・スタック５２’を半導体基板１０の表面上に形成する。上述のように、パターン形成されたゲート・スタック５２’は、リソグラフィ及びエッチングによって形成される。
本発明のこの時点で、又は、ｎＦＥＴの形成後に、少なくとも１つのスペーサ（図示せず）が、常にとは限らないが、典型的に、各々のパターン形成されたゲート・スタック５２’の露光された側壁上に形成される。少なくとも１つのスペーサは、酸化物、窒化物、酸窒化物、及び／又はそれらのいずれかの組み合わせのような絶縁体からなる。少なくとも１つのスペーサは、堆積及びエッチングによって形成される。
少なくとも１つのスペーサの幅は、ソース及びドレイン・シリサイド・コンタクト（後に形成される）がパターン形成されたゲート・スタックの縁部の下に侵入しないように、十分に広いものでなければならない。典型的には、ソース／ドレイン・シリサイドは、少なくとも１つのスペーサが、２０ｎｍから８０ｎｍまでの底部で測定された幅を有するとき、パターン形成されたゲート・スタックの縁部の下に侵入しない。
パターン形成されたゲート・スタック５２’に熱酸化、窒化、又は酸窒化プロセスを行うことによって、本発明のこの時点で、パターン形成されたゲート・スタック５２’を不動態化させることができる。不動態化ステップは、ゲート・スタックの周りに不動態化材料の薄層を形成するものである。このステップは、前のスペーサ形成ステップの代わりに、又はこれと組み合わせて用いることができる。スペーサ形成ステップと共に用いられるとき、スペーサの形成は、ゲート・スタック不動態化プロセスの後に行われる。
次に、ソース／ドレイン拡散領域（スペーサが存在する、又は存在しない）が、基板内に形成される。同じく図示されていないソース／ドレイン拡散領域が、イオン注入及びアニール・ステップを用いて形成される。アニール・ステップは、前の注入ステップによって注入されたドーパントを活性化させるように働く。イオン注入及びアニールのための条件は、当業者には周知である。ソース／ドレイン拡散領域はまた、従来のエクステンション注入を用いてソース／ドレイン注入の前に形成されるエクステンション注入領域を含むこともできる。エクステンション注入の後に、活性化アニールを行ってもよく、代替的に、同じ活性化アニール・サイクルを用いて、エクステンション注入及びソース／ドレイン注入の間に注入されたドーパントを活性化させることもできる。ここでは、ハロ注入も考慮される。
幾つかの実施形態においては、ブロック・マスクが用いられ、ｐＦＥＴデバイス又はｎＦＥＴデバイスが完全に形成され、その後ブロック・マスクが除去され、別のブロック・マスクが形成され、反対のドーパント・タイプのＦＥＴが形成される。さらに別の実施形態においては、デバイスの１つの金属キャッピング層（１８又は１９）が形成されるまでブロック・マスクが用いられ、次にブロック・マスクが除去され、その後、他方のデバイスが形成される。後者の実施形態においては、低仕事関数の元素状金属の金属キャッピング層１８は、高仕事関数の金属の表面層を含むことができ、又は高仕事関数の元素状金属の金属キャッピング層１９は、低仕事関数の金属の表面層を含むことができる。
図３は、図１（Ｂ）に示されるｎＦＥＴデバイス及び図２（Ｂ）に示されるｐＦＥＴデバイスの両方を含む構造体を示す（断面図による）図形的表示である。この図面においては、トレンチ分離領域５５が、ｎＦＥＴからｐＦＥＴを分離する。この図面においては、参照番号５７が、ソース／ドレイン拡散領域を示す。
以下の実施例は、前述の処理ステップを用いて形成することができるｎＦＥＴを示すように与えられる。
本出願の唯一の実施例においては、本発明の詳細な説明の部分において説明された基本的処理ステップを用いて、Ｓｉ／ＳｉＯ２／ＨｆＯ２／Ｔｉ／ＴｉＮ／ポリＳｉを含むｎＦＥＴが準備された。この実施例においては、ＴｉＮキャッピング層の堆積物が、Ｔｉの堆積物（低仕事関数の元素状金属）にクラスター化された。一方が１０ÅのＴｉ及び１５０ÅのＴｉＮを含み、他方が２０ÅのＴｉ及び１５０ÅのＴｉＮを含む、本発明を代表する２つのゲート・スタックが準備された。比較のために、ＴｉＮを含むｎＭＯＳと、ポリＳｉ及びＳｉＯＮを含むｎＭＯＳも準備された。
表１は、自己整合されたＭＯＳＦＥＴの製造後の本発明のｎＭＯＳ構造体の有効性を示す。閾値電圧（Ｖｔ）、ミッド・ギャップ（ｎＦＥＴ方向の）からのシフト及び反転厚（Ｔｉｎｖ）が示される。Ｖｔ及びＴｉｎｖは、当技術分野において周知の従来技術を用いて測定された。例えば、Ｖｔは、典型的なドレイン電流・ゲート電圧（Ｉｄ−Ｖｇ）スイープにおいてｎＦＥＴについて３００ｎＡの幅／長さ基準を用いて電流を計算し、次にこの電流を用いて、デバイスのＶｔすなわち閾値電圧として定められるＩｄ−Ｖｇスイープからゲート電圧を計算することによって求められ、Ｔｉｎｖは、周知の分割Ｃ−Ｖ法（Split C-V method）を用いて反転容量を計算し、次に、容量と厚さとの間の周知の関係性を用いて、デバイスの反転厚を得ることによって求められた。
Figure 0005089576
上記に加えて、表１のデータは、低仕事関数金属の厚さを変えることによって、界面をスケーリングし（変え）、デバイスのＶｔを調節する能力を示す。低仕事関数層の厚さを増大させることによって、界面酸化物、すなわちＨｆＯ２の下のＳｉＯ２層を除去することができ、これにより非常に積極的なスケーリング（変更）がなされることを示す、図４も参照する。Ｔｉ量の増大はまた、ｎＦＥＴのＶｔをＴｉのバルク状仕事関数により接近させる。このデータは、低仕事関数金属（この場合は、Ｔｉ）の厚さを増大させることによって、デバイスのＶｔを、理想のｎＦＥＴバンドエッジＶｔ（ｎ＋ポリ／ＳｉＯＮゲート・スタックを代表する）である２００ｍＶ−２５０ｍＶの範囲内にシフトさせ得ることを明瞭に示す。さらに、反転厚をスケーリングする（変える）ことができ、これによりＣＭＯＳデバイスの性能が改善される。
本発明は、特にその好ましい実施形態に関して示され、説明されたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形態及び細部における上記の及びその他の変更を行い得ることを理解するであろう。したがって、本発明は、説明され、示された正確な形態及び細部に限定されるものではなく、添付の請求の範囲内に含まれることが意図される。
（Ａ）低仕事関数の元素状金属及びその場金属キャッピング層を有する二重層を含むｎＭＯＳ（又はｎＦＥＴ）デバイスを形成するために、本発明において用いられる基本的処理ステップを示す（断面図による）図形的表示である。 （Ｂ）低仕事関数の元素状金属及びその場金属キャッピング層を有する二重層を含むｎＭＯＳ（又はｎＦＥＴ）デバイスを形成するために、本発明において用いられる基本的処理ステップを示す（断面図による）図形的表示である。 （Ａ）高仕事関数の元素状金属及び金属キャッピング層を有する二重層を含むｐＭＯＳ（又はｐＦＥＴ）デバイスを形成するために、本発明において用いられる基本的処理ステップを示す（断面図による）図形的表示である。 （Ｂ）高仕事関数の元素状金属及び金属キャッピング層を有する二重層を含むｐＭＯＳ（又はｐＦＥＴ）デバイスを形成するために、本発明において用いられる基本的処理ステップを示す（断面図による）図形的表示である。 図１（Ｂ）に示されるｎＭＯＳデバイス及び図２（Ｂ）に示されるｐＭＯＳデバイスの両方を含む構造体を示す（断面図による）図形的表示である。 低仕事関数金属の厚さを増大させることによって得られる、積極的にスケーリングされた低閾値電圧のデバイスについての、容量（ピコ・ファラッド、ｐＦ）対ゲート・バイアス（ボルト、Ｖ）である。特に、このデバイスは、ＳｉＯ２／ＨｆＯ２／２０Å Ｔｉ／１５０Å ＴｉＮ／ポリシリコンを含有するゲート・スタックを含み、最大容量Ｃｍａｘ＝１．１６ｐＦ、反転厚Ｔｉｎｖ＝１２Å及び閾値電圧Ｖｔ＝０．２９Ｖである。
符号の説明
１０：半導体基板
１２：ゲート・スタック
１４：ゲート誘電体
１６：低仕事関数金属
１８：金属キャッピング層
２０：ポリシリコン・カプセル化層

Claims (19)

  1. 相補型金属酸化膜半導体（ＣＭＯＳ）構造体であって、
    半導体基板と、
    前記半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、
    前記半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスとを備え、
    前記少なくとも１つのｎＭＯＳデバイスは、４．２ｅＶ未満の仕事関数を有する少なくとも低仕事関数の元素状金属と、その場金属キャッピング層とを含むゲート・スタックを含み、
    前記少なくとも１つのｐＭＯＳデバイスは、４．９ｅＶより大きい仕事関数を有する少なくとも高仕事関数の元素状金属と、金属キャッピング層とを含むゲート・スタックを含み、
    表面酸化物層が、前記ｐＭＯＳデバイスの前記高仕事関数の元素状金属と前記金属キャッピング層との間に存在し、前記ｎＭＯＳデバイスの前記低仕事関数の元素状金属と前記その場金属キャッピング層との間には存在しない、ＣＭＯＳ構造体。
  2. 前記ｎＭＯＳデバイス及び前記ｐＭＯＳデバイスは、前記半導体基板と前記高仕事関数及び低仕事関数の元素状金属との間に配置された同じゲート誘電体層を含む、請求項１に記載のＣＭＯＳ構造体。
  3. 前記ｎＭＯＳデバイス及び前記ｐＭＯＳデバイスは、前記半導体基板と前記高仕事関数及び低仕事関数の元素状金属との間に配置された異なるゲート誘電体層を含む、請求項１に記載のＣＭＯＳ構造体。
  4. 前記半導体基板と前記高仕事関数及び低仕事関数の元素状金属との間のゲート誘電体層をさらに備え、前記ゲート誘電体層は、酸化物、酸窒化物、窒化物、金属シリケート、窒化金属シリケート、又はそれらの多層構造を含む、請求項１に記載のＣＭＯＳ構造体。
  5. 前記ゲート誘電体層は、ＳｉＯ２、窒化ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、４．０より大きい誘電率を有する高ｋ絶縁体、又はそれらの多層構造である、請求項４に記載のＣＭＯＳ構造体。
  6. 前記ゲート誘電体層は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、ＣｅＯ２、Ｙ２Ｏ３及びそれらの混合物からなる群から選択される高ｋゲート誘電体である、請求項５に記載のＣＭＯＳ構造体。
  7. 前記ゲート誘電体層は、ＳｉＯ２、又はＳｉＯ２及びＨｆＯ２を含むスタックである、請求項４に記載のＣＭＯＳ構造体。
  8. 前記ゲート誘電体と前記高仕事関数及び低仕事関数の元素状金属との間の金属安定化層をさらに備える、請求項４に記載のＣＭＯＳ構造体。
  9. 前記金属安定化層は、３０Å未満の厚さを有し、ＴｉＮ、ＴａＳｉＮ、ＴａＳｉ、ＴａＮ及びＨｆＳｉからなる群から選択される、請求項８に記載のＣＭＯＳ構造体。
  10. 両方の前記金属キャッピング層は、金属窒化物又は金属シリサイドを含み、前記金属は、元素周期表のＩＶＢ族又はＶＢ族からのものである、請求項１に記載のＣＭＯＳ構造体。
  11. 前記ｎＭＯＳデバイスは、ＳｉＯ２及びＨｆＯ２を含有する誘電体スタック、前記低仕事関数の元素状金属としてのＴｉ、及び前記その場金属キャッピング層としてのＴｉＮを含む、請求項１に記載のＣＭＯＳ構造体。
  12. 相補型金属酸化膜半導体（ＣＭＯＳ）構造体であって、
    半導体基板と、
    前記半導体基板の１つの領域上に配置された少なくとも１つのｎＭＯＳデバイスと、
    前記半導体基板の別の領域上に配置された少なくとも１つのｐＭＯＳデバイスとを備え、
    前記少なくとも１つのｎＭＯＳデバイスは、前記半導体基板の表面上に配置された第１の界面層と、前記第１の界面層上に配置された３ｎｍ未満の厚さを有する第１の誘電体層と、前記第１の誘電体層上に配置された４．２ｅＶ未満の仕事関数および５ｎｍ未満の厚さを有する低仕事関数の元素状金属と、前記低仕事関数の元素状金属上に配置された第１の金属キャッピング層とを含む第１のゲート・スタックを含み、
    前記少なくとも１つのｐＭＯＳデバイスは、４．９ｅＶより大きい仕事関数を有する少なくとも高仕事関数の元素状金属と、前記高仕事関数の元素状金属上に配置された第２の金属キャッピング層とを含む第２のゲート・スタックを含み、
    表面酸化物層が、前記ｐＭＯＳデバイスの前記高仕事関数の元素状金属と前記第２の金属キャッピング層との間に存在し、前記ｎＭＯＳデバイスの前記低仕事関数の元素状金属と前記第１の金属キャッピング層との間には存在しない、ＣＭＯＳ構造体。
  13. 前記少なくとも１つのｐＭＯＳデバイスは、前記半導体基板の表面上に配置された第２の界面層と、前記第２の界面層と前記高仕事関数の元素状金属との間に配置された第２の誘電体層とをさらに含む、請求項１２に記載のＣＭＯＳ構造体。
  14. 前記第１の界面層および前記第２の界面層の少なくとも一方はＳｉＯ ２ からなり、前記第１の誘電体層および前記第２の誘電体層の少なくとも一方はＨｆＯ ２ からなる、請求項１３に記載のＣＭＯＳ構造体。
  15. 前記第１の誘電体層および前記第２の誘電体層は、ＳｉＯ ２ 、窒化ＳｉＯ ２ 、Ｓｉ ３ Ｎ ４ 、ＳｉＯＮ、４．０より大きい誘電率を有する高ｋ絶縁体、又はそれらの多層構造である、請求項１３に記載のＣＭＯＳ構造体。
  16. 前記第１の誘電体層および前記第２の誘電体層は、ＨｆＯ ２ 、ＺｒＯ ２ 、Ａｌ ２ Ｏ ３ 、ＴｉＯ ２ 、Ｌａ ２ Ｏ ３ 、ＳｒＴｉＯ ３ 、ＬａＡｌＯ ３ 、ＣｅＯ ２ 、Ｙ ２ Ｏ ３ 及びそれらの混合物からなる群から選択される高ｋゲート誘電体である、請求項１３に記載のＣＭＯＳ構造体。
  17. 前記第１の誘電体層と前記低仕事関数の元素状金属との間、および 前記第２の誘電体層と前記高仕事関数の元素状金属との間の少なくとも１方に金属安定化層をさらに備え、
    前記金属安定化層は、３０Å未満の厚さを有し、ＴｉＮ、ＴａＳｉＮ、ＴａＳｉ、ＴａＮ及びＨｆＳｉからなる群から選択される、請求項１３に記載のＣＭＯＳ構造体。
  18. 前記低仕事関数の元素状金属は、Ｔｉ、Ｈｆ、Ｔａ、Ｎｂ、Ｚｒ、又はＶを含む、請求項１または１２に記載のＣＭＯＳ構造体。
  19. 前記高仕事関数の元素状金属は、Ｒｅ、Ｒｕ、Ｗ、又はＩｒを含む、請求項１８に記載のＣＭＯＳ構造体。
JP2008507794A 2005-04-21 2006-04-18 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 Active JP5089576B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/111,592 2005-04-21
US11/111,592 US7598545B2 (en) 2005-04-21 2005-04-21 Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled CMOS devices
PCT/US2006/014516 WO2006115894A2 (en) 2005-04-21 2006-04-18 Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled cmos devices

Publications (3)

Publication Number Publication Date
JP2008537359A JP2008537359A (ja) 2008-09-11
JP2008537359A5 JP2008537359A5 (ja) 2009-02-19
JP5089576B2 true JP5089576B2 (ja) 2012-12-05

Family

ID=37185975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507794A Active JP5089576B2 (ja) 2005-04-21 2006-04-18 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体

Country Status (6)

Country Link
US (2) US7598545B2 (ja)
EP (1) EP1872407B1 (ja)
JP (1) JP5089576B2 (ja)
CN (1) CN101421839B (ja)
TW (1) TWI378558B (ja)
WO (1) WO2006115894A2 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7538001B2 (en) * 2005-09-01 2009-05-26 Micron Technology, Inc. Transistor gate forming methods and integrated circuits
US20070164367A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with solid-solution alloy tunable work functions
US20070164323A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with intermetallic compound tunable work functions
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP5011921B2 (ja) * 2006-09-29 2012-08-29 富士通セミコンダクター株式会社 半導体集積回路装置及びその製造方法
US20080128821A1 (en) * 2006-12-04 2008-06-05 Texas Instruments Incorporated Semiconductor Device Manufactured Using Passivation of Crystal Domain Interfaces in Hybrid Orientation Technology
US7842977B2 (en) * 2007-02-15 2010-11-30 Qimonda Ag Gate electrode structure, MOS field effect transistors and methods of manufacturing the same
JP4575400B2 (ja) * 2007-05-08 2010-11-04 株式会社東芝 半導体装置の製造方法
US20090072312A1 (en) * 2007-09-14 2009-03-19 Leland Chang Metal High-K (MHK) Dual Gate Stress Engineering Using Hybrid Orientation (HOT) CMOS
JP5288789B2 (ja) * 2007-12-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US8097500B2 (en) * 2008-01-14 2012-01-17 International Business Machines Corporation Method and apparatus for fabricating a high-performance band-edge complementary metal-oxide-semiconductor device
JP2009181978A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置およびその製造方法
US7910418B2 (en) * 2008-01-30 2011-03-22 International Business Machines Corporation Complementary metal gate dense interconnect and method of manufacturing
US8138076B2 (en) * 2008-05-12 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. MOSFETs having stacked metal gate electrodes and method
US8592922B2 (en) * 2008-06-09 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device and a method of manufacturing the same
US8129797B2 (en) 2008-06-18 2012-03-06 International Business Machines Corporation Work function engineering for eDRAM MOSFETs
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US8202773B2 (en) 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US8791001B2 (en) 2008-09-08 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. N2 based plasma treatment and ash for HK metal gate protection
JP5286052B2 (ja) 2008-11-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US8207582B2 (en) 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures
JP5275056B2 (ja) * 2009-01-21 2013-08-28 株式会社東芝 半導体装置の製造方法及び半導体装置
US8026539B2 (en) * 2009-02-18 2011-09-27 Globalfoundries Inc. Metal oxide semiconductor devices having doped silicon-compromising capping layers and methods for fabricating the same
JP2010232426A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置およびその製造方法
US20100244206A1 (en) * 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
US8076730B2 (en) 2009-06-09 2011-12-13 Infineon Technologies Ag Transistor level routing
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US20100327364A1 (en) * 2009-06-29 2010-12-30 Toshiba America Electronic Components, Inc. Semiconductor device with metal gate
WO2011004474A1 (ja) * 2009-07-08 2011-01-13 株式会社 東芝 半導体装置及びその製造方法
US8173531B2 (en) 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric
US20110095379A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Scaling of metal gate with aluminum containing metal layer for threshold voltage shift
US20110101427A1 (en) * 2009-10-30 2011-05-05 Thilo Scheiper Transistor including a high-k metal gate electrode structure formed prior to drain/source regions on the basis of a superior implantation masking effect
CN101840887B (zh) * 2009-12-28 2012-01-25 中国科学院微电子研究所 一种半导体器件及其形成方法
JP5721952B2 (ja) 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP2011176173A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
US8435878B2 (en) * 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
CN102222616B (zh) * 2010-04-14 2013-04-17 中国科学院微电子研究所 一种半导体器件的制造方法
US8492852B2 (en) 2010-06-02 2013-07-23 International Business Machines Corporation Interface structure for channel mobility improvement in high-k metal gate stack
US8759872B2 (en) * 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5565804B2 (ja) * 2010-07-28 2014-08-06 独立行政法人産業技術総合研究所 ゲートスタック形成方法
WO2012133433A1 (ja) * 2011-03-28 2012-10-04 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
CN102891111B (zh) * 2011-07-22 2015-01-21 中芯国际集成电路制造(上海)有限公司 双金属栅极晶体管的制造方法
US8766379B2 (en) * 2011-09-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer scavenging metal gate stack for ultra-thin interfacial dielectric layer
CN103077969B (zh) * 2011-10-26 2016-03-30 中国科学院微电子研究所 一种mos器件及其制造方法
CN103077947A (zh) * 2011-10-26 2013-05-01 中国科学院微电子研究所 具有双金属栅的cmos器件及其制造方法
CN103137460B (zh) * 2011-11-23 2016-02-10 中国科学院微电子研究所 一种分子尺度界面SiO2的形成和控制方法
US8741718B2 (en) 2012-01-17 2014-06-03 International Business Machines Corporation Local interconnects compatible with replacement gate structures
US9059096B2 (en) 2012-01-23 2015-06-16 International Business Machines Corporation Method to form silicide contact in trenches
US20130241007A1 (en) 2012-03-15 2013-09-19 International Business Machines Corporation Use of band edge gate metals as source drain contacts
US8790973B2 (en) * 2012-04-12 2014-07-29 Globalfoundries Inc. Workfunction metal stacks for a final metal gate
US8865551B2 (en) 2012-06-28 2014-10-21 International Business Machines Corporation Reducing the inversion oxide thickness of a high-k stack fabricated on high mobility semiconductor material
CN103545191B (zh) * 2012-07-16 2016-06-15 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
CN103681273B (zh) * 2012-09-06 2018-04-27 中芯国际集成电路制造(上海)有限公司 金属栅极制作方法
KR101986144B1 (ko) * 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
FR3011382B1 (fr) * 2013-09-27 2019-03-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un circuit integre
US20150171104A1 (en) * 2013-12-12 2015-06-18 Cypress Semiconductor Corporation Complementary sonos integration into cmos flow
JP6202681B2 (ja) 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US9577062B2 (en) * 2014-10-27 2017-02-21 International Business Machines Corporation Dual metal gate electrode for reducing threshold voltage
JP5944549B2 (ja) * 2015-03-25 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および半導体装置
US10833166B2 (en) 2016-07-15 2020-11-10 Rohm Co., Ltd. Semiconductor device including an MIS structure
CN106129005A (zh) * 2016-09-18 2016-11-16 上海华力微电子有限公司 栅极的制备方法
JP6235686B2 (ja) * 2016-11-30 2017-11-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
US10297598B2 (en) 2017-01-16 2019-05-21 International Business Machines Corporation Formation of full metal gate to suppress interficial layer growth
CN108630700A (zh) * 2017-03-22 2018-10-09 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112373A (ja) * 1985-11-12 1987-05-23 Seiko Instr & Electronics Ltd Ｍｉｓトランジスタ−の製造方法
JPH0697166A (ja) * 1992-09-11 1994-04-08 Sony Corp 電極構造およびその製造方法
US6261887B1 (en) * 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
JP2001077355A (ja) * 1999-08-13 2001-03-23 Texas Instr Inc <Ti> トランジスタを形成する方法
JP2001060630A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置の製造方法
US6373111B1 (en) 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
WO2001071807A1 (fr) * 2000-03-24 2001-09-27 Fujitsu Limited Dispositif a semi-conducteur et son procede de fabrication
JP2001274389A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体装置およびその製造方法
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
KR100399356B1 (ko) * 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
JP4044306B2 (ja) * 2001-07-26 2008-02-06 株式会社東芝 半導体装置及びその製造方法
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
JP2004022690A (ja) * 2002-06-14 2004-01-22 Seiko Epson Corp 半導体装置及びその製造方法
US6689676B1 (en) * 2002-07-26 2004-02-10 Motorola, Inc. Method for forming a semiconductor device structure in a semiconductor layer
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US7122414B2 (en) * 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices
US6849509B2 (en) 2002-12-09 2005-02-01 Intel Corporation Methods of forming a multilayer stack alloy for work function engineering
JP4143505B2 (ja) * 2003-09-03 2008-09-03 株式会社半導体理工学研究センター Ｍｏｓ型半導体装置及びその製造方法
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
KR100502426B1 (ko) * 2003-09-18 2005-07-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법

Also Published As

Publication number Publication date
CN101421839A (zh) 2009-04-29
TW200707735A (en) 2007-02-16
US7999323B2 (en) 2011-08-16
EP1872407A2 (en) 2008-01-02
US20090302399A1 (en) 2009-12-10
CN101421839B (zh) 2013-07-10
JP2008537359A (ja) 2008-09-11
EP1872407B1 (en) 2013-09-11
EP1872407A4 (en) 2011-09-14
WO2006115894A2 (en) 2006-11-02
US20060237796A1 (en) 2006-10-26
TWI378558B (en) 2012-12-01
US7598545B2 (en) 2009-10-06
WO2006115894A3 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5089576B2 (ja) 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体
US7488656B2 (en) Removal of charged defects from metal oxide-gate stacks
US7151023B1 (en) Metal gate MOSFET by full semiconductor metal alloy conversion
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
JP5199104B2 (ja) 二重の閾値電圧制御手段を有する低閾値電圧の半導体デバイス
JP5270086B2 (ja) ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法
US7947591B2 (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
US7528024B2 (en) Dual work function metal gate integration in semiconductor devices
JP5535706B2 (ja) 半導体装置の製造方法
JP5160238B2 (ja) ｎ−ＦＥＴ用途のためのＨｆＳｉＮ金属を形成する方法
US20070138563A1 (en) Dual metal gate self-aligned integration
US20070052037A1 (en) Semiconductor devices and methods of manufacture thereof
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007005721A (ja) 半導体装置およびその製造方法
US8835260B2 (en) Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
US20070257320A1 (en) Semiconductor device and manufacturing method thereof
JP4163164B2 (ja) 半導体装置およびその製造方法
US7018883B2 (en) Dual work function gate electrodes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250