CN101840887B - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN101840887B CN101840887B CN2009102439703A CN200910243970A CN101840887B CN 101840887 B CN101840887 B CN 101840887B CN 2009102439703 A CN2009102439703 A CN 2009102439703A CN 200910243970 A CN200910243970 A CN 200910243970A CN 101840887 B CN101840887 B CN 101840887B
- Authority
- CN
- China
- Prior art keywords
- layer
- work function
- tuning
- source
- drain extensions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 14
- 229910052706 scandium Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 233
- 150000002500 ions Chemical class 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000004568 cement Substances 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 16
- 239000011241 protective layer Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052761 rare earth metal Inorganic materials 0.000 description 8
- 150000002910 rare earth metals Chemical class 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910052746 lanthanum Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 229910018245 LaO Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件形成方法及该方法的产品。克服了现有技术中源/漏扩展区浅结串联电阻大的问题。该方法通过分别在NMOS、PMOS器件的源/漏极扩展区上面形成功函数调谐层，提高源/漏极扩展区载流子浓度，从而有效降低了源/漏极扩展区浅结的横向电阻，提高了器件的性能。
Description
技术领域
本发明涉及一种半导体器件及其形成方法，特别是涉及一种降低了源/漏扩展区电阻的半导体器件及其形成方法。
背景技术
随着集成电路的发展，MOS晶体管尺寸不断缩小，从而不可避免地对晶体管内部的物理效应产生影响，为此，人们对晶体管的设计进行了很多改进，以便使晶体管的性能能够满足集成电路发展的需求。例如，为了抑制短沟道效应，人们采用了在源/漏扩展区形成浅结的方法，如公告号为CN101459081A的专利申请中所披露的那样，该发明通过在栅极两侧的半导体衬底内进行一次有角度的离子注入，形成了源/漏极延伸区，成功生成了超浅结，降低了小尺寸MOS晶体管的短沟道效应。
虽然上述发明能够形成超浅结、降低短沟道效应，但是其同时也会带来高的寄生电阻，不利于晶体管性能的提高。众所周知，源/漏扩展区的电阻与掺杂浓度、载流子迁移率以及结深有关，因此，对于浅结源/漏扩展区，要实现足够低的电阻变得越来越具挑战性，如果不能降低和控制源/漏扩展区的电阻将最终影响器件的性能。为了降低源/漏扩展区电阻，已有大量的工作关注于如何改善离子注入和退火工艺来提高掺杂浓度，减小杂质扩散。例如在公告号为CN101207020A的专利申请中所披露出一种在形成超浅结的过程中采用峰值退火的方法，其中，在退火过程中通入氧气，在抑制超浅结结深扩散的同时，减少了掺杂离子的扩散，从而提高了掺杂浓度。
虽然通过改善离子注入和退火工艺能够提高掺杂浓度，减小杂质扩散，但是，由于杂质固溶度的制约，掺杂浓度的上限受到了限制，因此要想继续提高晶体管的性能，降低源/漏扩展区的电阻，需要寻找另外的解决方法。
发明内容
为克服上述现有技术中存在的缺陷，本发明的一个目的是提供一种能够降低源/漏扩展区电阻的半导体器件的形成方法，该方法通过在源/漏极扩展区表面上形成功函数调谐层，有效降低了源/漏极扩展区的电阻。
本发明另一个目的是提供了一种根据上述方法形成的半导体器件，该器件在源/漏极扩展区表面形成有功函数调谐层，从而有效提高源/漏极扩展区载流子浓度，降低了源/漏扩展区的电阻，提高了器件的性能。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种半导体器件的形成方法，其包括如下步骤：
a)将半导体衬底中隔离为至少两个小区；b)在第一小区中形成位于半导体衬底中的属于NMOS器件的第一源极扩展区和第一漏极扩展区，以及在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区之间的第一栅极介质层和第一栅电极层；在第二小区中形成位于半导体衬底中的属于PMOS器件的第二源极扩展区和第二漏极扩展区，以及在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区之间的第二栅极介质层和第二栅电极层；c)在所述第一源极扩展区和第一漏极扩展区上方、形成第一功函数调谐层，所述第一功函数调谐层的功函数或等效功函数接近或低于硅的导带边缘，在所述第二源极扩展区和第二漏极扩展区上方、形成第二功函数调谐层，所述第二功函数调谐层的功函数或等效功函数接近或大于硅的价带边缘；e)在所述第一区域中形成第一源极区和第一漏极区域，并且在所述第二区域中形成第二源极区和第二漏极区域。
根据本发明的另一个方面，本发明提供了一种利用上述方法形成的半导体器件，其包括：半导体衬底，该半导体衬底被隔离成至少两个小区；在第一小区的半导体衬底中的属于NMOS器件的第一源极扩展区和第一漏极扩展区，以及在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区之间的第一栅极介质层和第一栅电极层，在第二小区的半导体衬底中的属于PMOS器件的第二源极扩展区和第二漏极扩展区，以及在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区之间的第二栅极介质层和第二栅电极层；位于第一源极扩展区和第一漏极扩展区上方的功函数调谐层，所述第一功函数调谐层的功函数或等效功函数接近或低于硅的导带边缘，位于第二源极扩展区和第二漏极扩展区上方的第二功函数调谐层，所述第二功函数调谐层的功函数或等效功函数接近或大于硅的价带边缘；以及第一源、漏极区域和第二源、漏极区域。
特别地，所述第一功函数调谐层为一层或者多层、所述第二功函数调谐层为一层或者多层。功函数调谐层可以由具有适当功函数的单层材料组成，它的功函数由该单层材料的功函数决定。功函数调谐层的功函数也可以用多层结构进行调解(参考文献：Microelectronic Engineering，86，1722-1727页)。比如0.2-2nm的La或者La2O3形成在高K介质层上能使等效功函数接近硅的导带边缘；0.2-2nm的Al或者AlOx形成在高K介质层上能使等效功函数接近硅的价带边缘；所述高K介质层覆盖在所述第一源、漏极扩展区上以及第二源、漏极扩展区上。
本发明通过在NMOS、PMOS器件的源/漏极扩展区上方形成功函数调谐层，在不依靠提高掺杂浓度的前提下，有效降低了源/漏极扩展区浅结的横向电阻率，提高了器件的性能。
附图说明
图1-3、4A、4B、5-8是根据本发明的半导体器件形成方法形成的器件在各个阶段的结构图，以及
图9是根据本发明的半导体器件的形成方法的流程图。
附图标记：
1半导体衬底；2隔离区；30第一栅堆叠；40第二栅堆叠；
301第一栅介质层；302第一栅电极层；
303第一源/漏极扩展区；304第一沟道；
306第一功函数调谐层；307第一侧墙；308第一源/漏极区域；
401第二栅介质层；402第二栅电极层；
403第二源/漏极扩展区；404第二沟道；
406第二功函数调谐层；407第二侧墙；408第二源/漏极区域
具体实施方式
下面将参照附图对本发明的优选实施方式进行详细说明。可以理解的是，以下的说明为了实现各个实施例的不同特征提供了很多不同的实施例或示例。以下描述了元件和排列的特定的示例以简化本发明。这些，当然，仅仅是示例，并不是对本发明的限制。另外，本发明在不同的示例中可能重复标注数字和/或符号。该重复是为了简化和清楚，并不是为了规定讨论的不同实施例和/或配置之间的关系。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
图8示出了根据本发明的形成方法而形成的半导体器件的结构示意图，其包括半导体衬底1，该半导体衬底1被隔离区2分隔成多个小区；在第一小区中形成位于半导体衬底中的属于NMOS器件的第一源极扩展区和第一漏极扩展区303，在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区之间的第一栅极介质层301和第一栅电极层302；在第二小区中形成位于半导体衬底中的属于PMOS器件的第二源极扩展区和第二漏极扩展区403，在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区之间的第二栅极介质层401和第二栅电极层402；以及在第一源极和漏极扩展区303上方形成的第一功函数调谐层306，在第二源极和漏极扩展区403上方形成的第二功函数调谐层406；以及第一源极区域、第一漏极区域308和第二源极区域、第二漏极区域408。
半导体衬底1的材料包括任何半导体衬底材料，可以是例如硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体，在本实施方式中，优选的半导体衬底1的材料为硅衬底或者SOI。
在半导体衬底1中，形成有至少一个隔离区2，在本实施方式中，仅示意性给出一个隔离区2，具有多个隔离区2的器件结构可以根据本发明提供的结构周期性重复而成。在本实施例中，隔离区2按照本领域内的常规方法形成，可以是例如利用光刻技术在半导体衬底1的待形成器件的表面上形成掩膜，通过掩膜的开口刻蚀衬底以形成沟槽，然后利用SiO2介质材 料填充该沟槽，如图1所示。
第一栅堆叠30包括第一栅介质层301和第一栅电极层302，第二栅堆叠40包括第二栅介质层401和第二栅电极层402。其中，第一栅介质层301和第二栅介质层401可以为例如氮化物、氧化物、氮氧化物或者高k介质材料，但不限于此。在本实施方式中，优选的栅介质层材料为Hf基高k介质材料。栅介质层301、401的厚度约为1-5nm，如图2所示。
第一栅电极层302和第二栅电极层402可以为任何可作栅电极的材料，可以为但不限于多晶硅、导电金属、金属合金或者导电硅化物，栅电极层也可由多层材料组成，这多层材料可以为例如多晶硅、导电金属、金属合金或者导电硅化物。该第一栅电极层302和第二栅电极层402的厚度约为20-100nm，在本实施方式中，优选的栅电极层302、402的厚度约为30-50nm，如图3所示。
在本实施方式中，第一源/漏极扩展区303和第二源/漏极扩展区403采用离子注入的方式形成。对于NMOS器件，掺杂离子可以为但不限于作为施主的V族离子；对于PMOS器件，掺杂离子可以为但不限于作为受主的III族离子。
第一功函数调谐层306形成于第一源/漏极扩展区303上方，第二功函数调谐层406形成于第二源/漏极扩展区403上方。在本实施方式中，NMOS器件上的第一功函数调谐层306为具有低功函数的材料，例如功函数接近或低于硅的导带边缘，如，小于4.3电子伏，优选为3.9-4.3电子伏之间，其可以为但不限于稀土材料、稀土材料的氧化物、或者以上材料的组合，例如可以为但不限于La、Er、Sc、LaO、La2O3、SrO等材料。位于PMOS器件上的第二功函数调谐层406为具有高功函数的材料，例如功函数接近或大于硅的价带边缘，如，大于4.9电子伏，优选为4.9-5.8电子伏之间，其可以为但不限于Pt。
该第一功函数调谐层306和第二功函数调谐层406可以分别为一层或者多层。如图4A所示，当第一功函数调谐层306为一层时，其材料可以为功函数接近或低于硅的导带边缘，优选的材料为La或者La2O3，更进一步优选为La2O3；当第二功函数调谐层406为一层时，其材料可以为功函数接 近或大于硅的价带边缘，其优选的材料为Pt。
如上所述，第一功函数调谐层和第二功函数调谐层也可以分别为两层或更多层。在本实施例中，对于NMOS器件上的第一功函数调谐层，其材料可以为等效功函数接近硅的导带边缘，但不限于稀土材料、稀土材料的氧化物与高k介质层的组合，例如可以为但不限于La、Er、Sc、LaO、La2O3、SrO等材料与高k介质层的组合。所述高k介质层可以是与第一栅介质层相同的材料来形成，也可以是不同的材料。对于PMOS器件上的第二功函数调谐，其材料可以为等效功函数接近硅的价带边缘的材料组合，也可以为能够提高第二栅电极的功函数的材料与高k介质层的组合。所述高k介质层可以是与第二栅介质层相同的材料来形成，也可以是不同的材料。在本实施方式中，两层的第一功函数调谐层和第二功函数调谐层中的一层分别使用与第一栅介质层和第二栅介质层相同的材料来形成。即以图4B所示的器件为基础沉积第一和第二功函数调谐层的第二层。第一功函数金属调谐层的材料优选为La层和第一栅介质层301或者La2O3层和第一栅介质层301，更进一步优选为La2O3层和第一栅介质层301，所述La层或者La2O3层的厚度大约为0.2-2nm；两层的第二功函数调谐层406的材料优选为Al层和第二栅介质层402或者Al2O3层和第二栅介质层402，更进一步优选为Al2O3层和第二栅介质层402层，所述Al层或者Al2O3层的厚度大约为0.2-2nm，如图6B所示所示。
在本实施方式中，第一功函数调谐层306和第二功函数调谐层406可以采用ALD(atomic layer deposition，原子层沉积)，CVD(chemical vapordeposition，化学气相沉积)，或PVD(physical vapor depositon，物理气相沉积)或者其它沉积工艺而形成，当功函数调谐层为单层时，其厚度约为1.5-5nm。优选的第一功函数调谐层306和第二功函数调谐层406的厚度约为1.5-3nm。
特别地，可以形成覆盖第一栅堆叠30侧壁的第一侧墙307和第二栅堆叠40侧壁的第二侧墙407。覆盖第一栅堆叠30侧壁的第一侧墙307和第二栅堆叠40侧壁的第二侧墙407利用但不限于PECVD(等离子体辅助化学气相沉积)、蒸发、溅射或者其它沉积工艺而形成，其可以为但不限于氮 化硅或者氧化硅。在本实施方式中，第一侧墙307和第二侧墙407的材料为氮化硅。
沿沟道长度方向覆盖一部分第一源/漏极扩展区303和第二源/漏极扩展区403并向下延伸一定距离形成第一源/漏极区域308和第二源漏极区域408。该第一源/漏极区域308和第二源/漏极区域408采用离子注入或者其它掺杂方法而形成。对于NMOS器件，掺杂离子可以为但不限于作为施主的V族离子；对于PMOS器件，掺杂离子可以为但不限于作为受主的III族离子。
以上介绍了本发明的半导体器件的结构，其具体形成方法的步骤如图9所示：
步骤a：如图1所示，在半导体衬底1被隔离区2隔离成至少两个小区。所述隔离区2可以例如利用光刻技术在半导体衬底1的待形成器件的表面上形成掩膜，通过掩膜的开口刻蚀衬底以形成沟槽，然后利用SiO2介质材料填充该沟槽。
步骤b：在一个小区中形成位于半导体衬底中的第一源极扩展区和第一漏极扩展区303，在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区303之间的第一栅极介质层301和第一栅电极层302；在另一小区中形成位于半导体衬底中的第二源极扩展区和第二漏极扩展区403，在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区403之间的第二栅极介质层401和第二栅电极层402。
在本实施方式中，第一栅极介质层301和第二栅极介质层401可以位于与隔离区两侧相邻的半导体衬底1的表面。该第一栅极介质层301和第二栅极介质层401可以采用例如ALD、CVD或者其它沉积工艺在半导体衬底1的表面形成，如图2所示。在本实施方式中，第一和第二栅极介质层301、401采用不同的工艺步骤沉积完成，例如，可以在沉积第一栅极介质层301后，再沉积第一掩膜保护层，例如多晶硅，厚度大约为5-10nm，(图中未示出)，然后进行光刻，在第一小区上形成光胶保护层，再进行刻蚀去除第二小区和隔离区上的第一掩膜保护层和第一栅极介质层301，而后，去除光胶保护层。再沉积第二栅极介质层401和第二掩膜保护层，例如多 晶硅，厚度大约为5-10nm，(图中未示出)，之后进行光刻，在第二小区上形成光胶保护层，进行刻蚀去除第一小区和隔离区上的第二掩膜保护层和第二栅极介质层401，并停止在第一掩膜保护层上，而后，去除光胶保护层，再刻蚀去除第一小区上的第一掩膜保护层和第二小区上的第二掩膜保护层，从而形成覆盖第一小区的第一栅极介质层301和覆盖第二小区的第二栅极介质层401。在另外的实施方式中，第一和第二栅极介质层301、401在同一工艺步骤沉积完成。
而后如图3所示，形成第一栅电极层302和第二栅电极层402。图3所示，首先在器件上沉积第一栅电极层302和一层防刻蚀层(图中未示出)，例如可以为氮化硅，而后光刻在第一小区上形成光胶保护层，之后进行刻蚀将第二小区和隔离区上的防刻蚀层和第一栅电极层302刻蚀掉，并停在第二栅极介质层401，再去掉光胶保护层。而后，在所述器件上沉积第二栅电极层402，之后进行光刻在第二小区上形成光胶保护层，进行刻蚀去除第一小区和隔离区上的第二栅电极层402，并停止在所述防刻蚀层上。继续刻蚀所述防刻蚀层，停止在所述第一栅电极层302上，再去掉光胶保护层，从而形成覆盖第一小区的第一栅电极层302和覆盖第二小区的第二栅电极层402
之后如图4A和4B所示，形成第一栅堆叠30和第二栅堆叠40。具体来说，当所述功函数调谐层为单层时，如图4A所示，可以进行栅光刻，以保护第一小区和第二小区的栅堆叠部分，从而将其他部分的第一栅电极层302、第一栅极介质层301和第二栅电极层402和第二栅极介质层401刻蚀掉，以露出半导体衬底1，从而形成第一栅堆叠30和第二栅堆叠40。
当所述功函数调谐层为多层时，特别地当多层的功函数调谐层中的一层包含第一栅极介质层301和第二栅极介质层401时。可以进行栅光刻，以保护第一小区和第二小区的栅堆叠部分，从而将其他部分的第一栅电极层302和第二栅电极层402刻蚀掉，以分别露出第一栅极介质层301的表面和第二栅极介质层401的表面，如图4B所示。
如图5所示，在半导体衬底1中形成第一源/漏极扩展区303和第二源/漏极扩展区403。可以采用例如离子注入的方法形成。经过该步骤，形成 的器件结构图如图5所示。在本实施方式中，在形成第一源/漏极扩展区303和第二源/漏极扩展区403之前，还可以进一步包括在第一栅堆叠30和第二栅堆叠40的侧壁上形成隔离壁(图中没有示出)。可以利用例如PECVD、RTCVD(快速热化学气相沉积)或者其它沉积工艺形成连续薄膜，然后用等离子方向性刻蚀去形成隔离壁。一种优选的隔离壁为氧化硅或氮化硅，其优选的厚度为大约1-10nm。如果在下一步骤中源/漏极扩展区上的功函数调谐层采用导电材料，就需要在栅堆叠的侧壁上形成绝缘的隔离壁(氧化硅或氮化硅)，把功函数调谐层和栅电极隔开。图5所示的例子是以图4A为基础在所述器件中形成第一源/漏极扩展区303和第二源/漏极扩展区403。当然根据需要，可以以图4B为基础在所述器件中形成第一源/漏极扩展区303和第二源/漏极扩展区403(未示出)，在此不再赘述。
步骤c：在第一源/漏极扩展区303上方形成第一功函数调谐层306，在第二源/漏极扩展区403上方形成第二功函数调谐层406。
当以图4A所示的器件为基础制备功函数调谐层时，可以采用例如ALD、CVD、PVD或者其它沉积工艺沉积第一功函数调谐层306，然后光刻，在NMOS器件上的第一功函数调谐层306表面上形成光胶保护层，然后进行刻蚀去除其它区域的第一功函数调谐层306，再去除光胶保护层。形成第二功函数调谐层406的方法可以与形成第一功函数调谐层306的方法相同，即，可以采用例如ALD、CVD、PVD或者其它沉积工艺沉积第二功函数调谐层406，然后光刻，在PMOS器件上的第二功函数调谐层406的表面上形成光胶保护层，然后进行刻蚀去除其它区域的第二功函数调谐层406，再去除光胶保护层。经过该步骤得到的器件结构如图6A所示，在本实施例中第一功函数调谐层306和第二功函数调谐层406是单层结构。
在其它的实施例中，第一功函数调谐层306和第二功函数调谐层406也可以是由多次工艺步骤而形成的多层结构，这将在下面进行详细说明。
在本实施方式中，第一功函数调谐层306为功函数接近或低于硅导带边缘的具有低功函数的材料，例如功函数为3.9eV-4.3eV之间，其可以为但不限于稀土材料、稀土材料的氧化物、或者以上材料的组合，例如可以为但不限于La、Er、Sc、LaO、La2O3、SrO等材料，优选为La或La2O3。第 二功函数调谐层406为功函数接近或大于硅的价带边缘的具有高功函数的材料，例如功函数为4.9eV-5.8eV之间，其可以为但不限于Pt。
所述第一功函数调谐层306和第二功函数调谐层406也可以是由多次工艺步骤而形成的多层结构。在一个实施例中，第一功函数调谐层306和第二功函数调谐层406也可以为两层。对于NMOS器件上的第一功函数调谐层306，其材料可以为等效功函数接近硅的导带边缘，但不限于稀土材料、稀土材料的氧化物与高k介质层的组合，例如可以为但不限于La、Er、Sc、LaO、La2O3、SrO等材料与高k介质层的组合。所述高k介质层可以是与第一栅介质层相同的材料来形成，也可以是不同的材料。对于PMOS器件上的第二功函数调谐层406，其可以为等效功函数接近硅的价带边缘的材料组合，也可以为能够提高第二栅电极的功函数的材料与高k介质层的组合。所述高k介质层可以是与第二栅介质层相同的材料来形成，也可以是不同的材料。
当用于功函数金属层的高k介质层使用与第一、第二栅介质层相同的材料形成时，即以图4B所示的器件为基础形成第一功函数调谐层和第二功函数调谐层，如图6B所示。当以图4B所示的器件结构为基础制备第一功函数调谐层306和第二功函数调谐层406时，可以采用如下步骤：采用包括ALD、CVD、PVD或者其它沉积工艺形成第一功函数调谐层306，然后光刻，在NMOS器件上的第一功函数调谐层306的表面上形成光胶保护层，然后进行刻蚀去除其它区域的第一功函数调谐层306，再去除光胶保护层。形成第二功函数调谐层406的方法与形成第一功函数调谐层306的方法相同，即，可以采用包括ALD、CVD、PVD或者其它沉积工艺形成第二功函数调谐层406，然后光刻，在PMOS器件上的第二功函数调谐层406的表面上形成光胶保护层，然后进行刻蚀去除其它区域的第二功函数调谐层406，再去除光胶保护层。两层的第一功函数调谐层306的材料优选为La层和第一栅介质层301或者La2O3层和第一栅介质层301，更进一步优选为La2O3层和第一栅介质层301层，所述La层或者La2O3层的厚度大约为0.2-2nm；两层的第二功函数调谐层406的材料优选为Al层和第二栅介质层402或者Al2O3层和第二栅介质层402，更进一步优选为Al2O3层和第二 栅介质层402层，所述Al层或者Al2O3层的厚度大约为0.2-2nm。
此外，当高k介质层使用与第一、第二栅介质层不同的材料形成时，可以通过本领域通常的形成方式来形成，在此不再赘述。
可选地，在步骤d：如图7所示，在第一功函数调谐层306表面和第一栅堆叠30的侧壁形成第一侧墙307和在第二功函数调谐层406表面和第二栅堆叠40的侧壁形成第二侧墙407。该第一侧墙307和第二侧墙407可以为但不限于氮化硅、氧化硅、或者氮氧化硅。该步骤利用例如PECVD、RTCVD(快速热化学气相沉积)或者其它沉积工艺形成连续薄膜，然后用等离子方向性刻蚀形成侧墙。在该步骤中，没有受侧墙保护的第一功函数调谐层306和第二功函数调谐层406也同时被刻蚀掉。
步骤e：如图8所示，形成第一源/漏极区域308和第二源漏极区域408。该第一源/漏极区域308和第二源漏极区域408沿沟道长度方向覆盖一部分第一源/漏极扩展区303和第二源/漏极扩展区403并向下延伸一定距离。该步骤采用例如离子注入或者其它掺杂的方法形成，对于NMOS器件，掺杂离子可以为但不限于作为施主的V族离子；对于PMOS器件，掺杂离子可以为但不限于作为受主的III族离子。经过该步骤，形成的器件结构如图8所示。
根据本发明，由于NMOS器件功函数调谐层由具有低功函数的材料形成，因此，将吸引电子，从而降低了源、漏极扩展区中的电阻，相反地，由于PMOS器件的功函数调谐层由具有高功函数的材料形成，因此，将吸引空穴，从而降低了PMOS器件的源、漏扩展区中的电阻，有效提高了载流子浓度，提高了器件的性能。
虽然本发明及其优势已详细地描述，应该理解，可以做出不离开所附权利要求所限定的本发明精神和范围的各种改变、替换和改进。此外，本申请的范围并不打算被限于说明书中所描述的工序，机器，制造，以及物质、手段、方法和步骤的组合。从本发明所公开的，作为本领域普通技术人员可以很容易地理解，目前现有的或以后开发的那些执行与所描述的相应实施例的基本相同的功能或实现大致相同的结果的工序，机械，制造，以及物质、手段、方法或步骤的组合，根据本发明在这里都可以使用。因 此，所附的权利要求企图包括在这些工序，机械，制造，以及物质、手段、方法或步骤的组合的范围内。
以上所披露的仅为本发明的优选实施例，当然不能以此来限定本发明的权利保护范围。可以理解，依据本发明所附权利要求中限定的实质和范围所作的等同变化，仍属于本发明所涵盖的范围。
Claims (22)
1.一种半导体器件的形成方法，其特征在于，包括如下步骤：
a)将半导体衬底中隔离为至少两个小区；
b)在第一小区中形成位于半导体衬底中的属于NMOS器件的第一源极扩展区和第一漏极扩展区，以及在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区之间的第一栅极介质层和第一栅电极层；
在第二小区中形成位于半导体衬底中的属于PMOS器件的第二源极扩展区和第二漏极扩展区，以及在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区之间的第二栅极介质层和第二栅电极层；
c)在所述第一源极扩展区和第一漏极扩展区上方、形成第一功函数调谐层，所述第一功函数调谐层的功函数或等效功函数接近或低于硅的导带边缘，在所述第二源极扩展区和第二漏极扩展区上方、形成第二功函数调谐层，所述第二功函数调谐层的功函数或等效功函数接近或大于硅的价带边缘；
e)在所述第一区域中形成第一源极区和第一漏极区域，并且在所述第二区域中形成第二源极区和第二漏极区域。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，其中所述第一功函数调谐层的功函数小于4.3电子伏，所述第二功函数调谐层的功函数大于4.9电子伏。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述步骤b)包括：
覆盖所述第一小区的衬底表面形成第一栅极介质层和第一栅电极层，以及覆盖所述第二小区的衬底表面形成第二栅极介质层和第二栅电极层，在所述第一、第二栅电极层表面进行光刻、形成掩膜，并刻蚀所述第一、第二栅极介质层和所述第一、第二栅电极层，直至露出所述半导体衬底。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述步骤b)包括：
覆盖所述第一小区的衬底表面形成第一栅极介质层和第一栅电极层，以及覆盖所述第二小区的衬底表面形成第二栅极介质层和第二栅电极层，在所述第一、第二栅电极层表面进行光刻，形成掩膜，并刻蚀所述第一、第二栅电极层，直至露出所述第一、第二栅极介质层。
5.如权利要求4所述的半导体器件的形成方法，其中所述步骤c)包括：
在所述第一源极扩展区和第一漏极扩展区上方、覆盖所述第一栅介质层的表面形成第一功函数调谐层；在所述第二源极扩展区和第二漏极扩展区的上方、覆盖所述第二栅介质层的表面形成第二功函数调谐层。
6.如权利要求3所述的半导体器件的形成方法，其中所述步骤c)包括：
在所述第一源极扩展区和第一漏极扩展区上方、覆盖所述半导体衬底表面形成第一功函数调谐层；在所述第二源极扩展区和第二漏极扩展区上方、覆盖所述半导体衬底表面形成第二功函数调谐层。
7.如权利要求5或6所述的半导体器件的形成方法，其特征在于，其中在形成所述第一源、漏极扩展区和第二源、漏极扩展区之前，还可以进一步包括在第一栅堆叠和第二栅堆叠的侧壁上形成隔离壁的步骤。
8.如权利要求5或6所述的半导体器件的形成方法，其特征在于，其中形成所述第一功函数调谐层和第二功函数调谐层的步骤包括分别形成单层或者多层功函数调谐层的一次或多次工艺步骤。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述为一层的第一功函数调谐层的材料包括La、Er、Sc、LaO、La2O3、SrO及其组合。
10.如权利要求8所述的半导体器件的形成方法，其特征在于，所述为一层的第二功函数调谐层的材料包括Pt。
11.如权利要求8所述的半导体器件的形成方法，其特征在于，所述为多层的第一功函数调谐层至少包括La2O3层和第一栅介质层。
12.如权利要求8所述的半导体器件的形成方法，其特征在于，所述为多层的第二功函数调谐层至少包括Al2O3层和第二栅介质层。
13.一种半导体器件，其包括：
半导体衬底，该半导体衬底被隔离成至少两个小区；
在第一小区的半导体衬底中的属于NMOS器件的第一源极扩展区和第一漏极扩展区，以及在所述半导体衬底上的、位于第一源极扩展区和第一漏极扩展区之间的第一栅极介质层和第一栅电极层，在第二小区的半导体衬底中的属于PMOS器件的第二源极扩展区和第二漏极扩展区，以及在所述半导体衬底上的、位于第二源极扩展区和第二漏极扩展区之间的第二栅极介质层和第二栅电极层；
位于第一源极扩展区和第一漏极扩展区上方的第一功函数调谐层，所述第一功函数调谐层的功函数或等效功函数接近或低于硅的导带边缘，位于第二源极扩展区和第二漏极扩展区上方的第二功函数调谐层，所述第二功函数调谐层的功函数或等效功函数接近或大于硅的价带边缘；以及
第一源、漏极区域和第二源、漏极区域。
14.如权利要求13所述的半导体器件，其特征在于，其中所述第一功函数调谐层的功函数小于4.3电子伏，所述第二功函数调谐层的功函数大于4.9电子伏。
15.如权利要求13或14所述的半导体器件，其特征在于，所述第一功函数调谐层为一层或者多层、所述第二功函数调谐层为一层或者多层。
16.如权利要求15所述的半导体器件，其特征在于，所述为一层的第一功函数调谐层的材料包括La、Er、Sc、LaO、La2O3、SrO及其组合。
17.如权利要求15所述的半导体器件，其特征在于，所述为一层的第二功函数调谐层的材料包括Pt。
18.如权利要求15所述的半导体器件，其特征在于，所述为多层的第一功函数调谐层至少包括La2O3层和高k介质层，所述高k介质层覆盖在所述第一源、漏极扩展区上。
19.如权利要求15所述的半导体器件，其特征在于，所述为多层的第一功函数调谐层至少包括La层和高k介质层，所述高k介质层覆盖在所述第一源、漏极扩展区上。
20.如权利要求15所述的半导体器件，其特征在于，所述为多层的第二功函数调谐层至少包括Al2O3层和高k介质层，所述高k介质层覆盖在所述第二源、漏极扩展区上。
21.如权利要求15所述的半导体器件，其特征在于，所述为多层的第二功函数调谐层至少包括Al层和高k介质层，所述高k介质层覆盖在所述第二源、漏极扩展区上。
22.如权利要求15所述的半导体器件，其特征在于，所述为一层的第一功函数调谐层和第二功函数调谐层的厚度为1.5-5nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102439703A CN101840887B (zh) | 2009-12-28 | 2009-12-28 | 一种半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102439703A CN101840887B (zh) | 2009-12-28 | 2009-12-28 | 一种半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101840887A CN101840887A (zh) | 2010-09-22 |
| CN101840887B true CN101840887B (zh) | 2012-01-25 |
Family
ID=42744176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102439703A Active CN101840887B (zh) | 2009-12-28 | 2009-12-28 | 一种半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101840887B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282568B (zh) * | 2013-07-06 | 2018-07-13 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101023519A (zh) * | 2004-03-26 | 2007-08-22 | 德克萨斯仪器股份有限公司 | 用于制造具有硅化栅电极的半导体器件的方法以及用于制造包含该半导体器件的集成电路的方法 |
| CN101421839A (zh) * | 2005-04-21 | 2009-04-29 | 国际商业机器公司 | 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极 |
-
2009
- 2009-12-28 CN CN2009102439703A patent/CN101840887B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101023519A (zh) * | 2004-03-26 | 2007-08-22 | 德克萨斯仪器股份有限公司 | 用于制造具有硅化栅电极的半导体器件的方法以及用于制造包含该半导体器件的集成电路的方法 |
| CN101421839A (zh) * | 2005-04-21 | 2009-04-29 | 国际商业机器公司 | 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101840887A (zh) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1276487C (zh) | 具有开凹槽的栅极的fet及其制造方法 | |
| US8865543B2 (en) | Ge-based NMOS device and method for fabricating the same | |
| CN101558497B (zh) | 晶体管器件和制造这一晶体管器件的方法 | |
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| CN102117750B (zh) | Mosfet结构及其制作方法 | |
| CN103311281B (zh) | 半导体器件及其制造方法 | |
| CN101563780B (zh) | 具有双重阈值电压控制手段的低阈值电压半导体器件 | |
| CN102339858B (zh) | p型半导体器件及其制造方法 | |
| CN101814492B (zh) | 具有金属栅极堆叠的集成电路与其形成方法 | |
| CN102386234B (zh) | 半导体元件与其形成方法 | |
| CN103022102A (zh) | 用于超薄界面介电层的多层清除金属栅极堆叠件 | |
| CN102456739A (zh) | 半导体结构及其形成方法 | |
| US20130069126A1 (en) | Germanium-based nmos device and method for fabricating the same | |
| CN104183487A (zh) | 一种FinTFET半导体器件及其制备方法 | |
| CN103066122B (zh) | Mosfet及其制造方法 | |
| CN102110689A (zh) | 一种半导体器件及其制造方法 | |
| US8674434B2 (en) | Impact ionization devices | |
| CN101796616A (zh) | 晶体管及其制造方法 | |
| CN104377236A (zh) | 一种栅堆叠及其制造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN101796632A (zh) | 晶体管及其制造方法 | |
| CN103579314A (zh) | 半导体器件及其制造方法 | |
| CN102856377A (zh) | n型半导体器件及其制造方法 | |
| JP2013041927A (ja) | 半導体装置及びその製造方法 | |
| CN101840887B (zh) | 一种半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIFANG MICROELECTRONIC BASE EQUIPMENT PROCES RESE |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20110426 Address after: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Applicant after: Institute of Microelectronics of the Chinese Academy of Sciences Co-applicant after: BEIJING NMC Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Applicant before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NMC Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190222 Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176 Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Co-patentee before: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd. Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |