JPH0697166A - 電極構造およびその製造方法 - Google Patents
電極構造およびその製造方法Info
- Publication number
- JPH0697166A JPH0697166A JP26968092A JP26968092A JPH0697166A JP H0697166 A JPH0697166 A JP H0697166A JP 26968092 A JP26968092 A JP 26968092A JP 26968092 A JP26968092 A JP 26968092A JP H0697166 A JPH0697166 A JP H0697166A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- refractory metal
- electrode
- passivation layer
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 30
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 230000004048 modification Effects 0.000 claims abstract description 6
- 238000012986 modification Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 239000003870 refractory metal Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000008018 melting Effects 0.000 abstract description 13
- 238000002844 melting Methods 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000007788 roughening Methods 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000004299 exfoliation Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、少なくとも表面の一部分に高融点
金属を形成した電極構造において、熱酸化処理や熱拡散
処理等の処理を行った場合の、高融点金属膜の剥がれ、
拡散または飛散、表面あれ等の防止を図る。 【構成】 少なくとも表面の一部分が高融点金属膜１４
で形成されている電極（ゲート電極１）と、その高融点
金属膜１４の表面に形成した不動態層１５とよりなる構
造である。その製造方法としては、例えば改質処理とし
てイオン注入法によって、高融点金属膜１４の表層に不
純物を導入することにより、その表層を不動態化して不
動態層１５を形成する。または、成膜技術として化学的
気相成長法またはスパッタ法によって、高融点金属膜１
４を覆う状態に不動態層１５を成膜する。
金属を形成した電極構造において、熱酸化処理や熱拡散
処理等の処理を行った場合の、高融点金属膜の剥がれ、
拡散または飛散、表面あれ等の防止を図る。 【構成】 少なくとも表面の一部分が高融点金属膜１４
で形成されている電極（ゲート電極１）と、その高融点
金属膜１４の表面に形成した不動態層１５とよりなる構
造である。その製造方法としては、例えば改質処理とし
てイオン注入法によって、高融点金属膜１４の表層に不
純物を導入することにより、その表層を不動態化して不
動態層１５を形成する。または、成膜技術として化学的
気相成長法またはスパッタ法によって、高融点金属膜１
４を覆う状態に不動態層１５を成膜する。
Description
【０００１】
【産業上の利用分野】本発明は、高融点金属を有するゲ
ート電極等の電極構造およびその製造方法に関するもの
である。
ート電極等の電極構造およびその製造方法に関するもの
である。
【０００２】
【従来の技術】例えば図５に示すように、基板５１上に
ゲート絶縁膜５２が形成されている。このゲート絶縁膜
５２の上面にはゲート電極５が形成されている。このゲ
ート電極５は、下層が多結晶シリコンパターン５３で形
成されていて、上層が高融点金属膜５４で形成されてい
る。さらに上記電極５を覆う状態に層間絶縁膜６１が形
成されている。この層間絶縁膜６１の上面には、上記電
極５と同様の電極６が形成されている。
ゲート絶縁膜５２が形成されている。このゲート絶縁膜
５２の上面にはゲート電極５が形成されている。このゲ
ート電極５は、下層が多結晶シリコンパターン５３で形
成されていて、上層が高融点金属膜５４で形成されてい
る。さらに上記電極５を覆う状態に層間絶縁膜６１が形
成されている。この層間絶縁膜６１の上面には、上記電
極５と同様の電極６が形成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記電
極構造では、高融点金属膜が露出している状態で、熱酸
化処理や熱拡散処理等の処理を行った場合には、高融点
金属膜が剥がれる。または高融点金属が拡散または飛散
して半導体基板等を汚染する。さらには高融点金属表面
があれて、電極を覆う層間絶縁膜の絶縁性を低下させ
る。
極構造では、高融点金属膜が露出している状態で、熱酸
化処理や熱拡散処理等の処理を行った場合には、高融点
金属膜が剥がれる。または高融点金属が拡散または飛散
して半導体基板等を汚染する。さらには高融点金属表面
があれて、電極を覆う層間絶縁膜の絶縁性を低下させ
る。
【０００４】本発明は、高融点金属膜による汚染、高融
点金属膜の面あれ等を抑制するのに優れた電極構造およ
びその製造方法を提供することを目的とする。
点金属膜の面あれ等を抑制するのに優れた電極構造およ
びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた電極構造およびその製造方法であ
る。すなわち、電極構造としては、表面の少なくとも一
部分に高融点金属膜が形成されている電極と、高融点金
属膜の表面に形成した不動態層とよりなるものである。
電極構造の製造方法としては、例えば改質処理としての
イオン注入法によって、表面の少なくとも一部分に高融
点金属膜を形成した電極の当該高融点金属膜の表層に不
純物を導入することにより不動態化して不動態層を形成
する方法である。または、成膜技術としての化学的気相
成長法またはスパッタ法等によって、表面の少なくとも
一部分に高融点金属膜を形成した電極の高融点金属膜の
表面に不動態層を成膜する方法である。
成するためになされた電極構造およびその製造方法であ
る。すなわち、電極構造としては、表面の少なくとも一
部分に高融点金属膜が形成されている電極と、高融点金
属膜の表面に形成した不動態層とよりなるものである。
電極構造の製造方法としては、例えば改質処理としての
イオン注入法によって、表面の少なくとも一部分に高融
点金属膜を形成した電極の当該高融点金属膜の表層に不
純物を導入することにより不動態化して不動態層を形成
する方法である。または、成膜技術としての化学的気相
成長法またはスパッタ法等によって、表面の少なくとも
一部分に高融点金属膜を形成した電極の高融点金属膜の
表面に不動態層を成膜する方法である。
【０００６】
【作用】上記構造の電極では、高融点金属膜の表面に不
動態層が形成されているので、熱酸化処理や熱拡散処理
等の処理を行った場合に、高融点金属膜の剥がれ、高融
点金属膜の拡散または飛散、高融点金属膜の表面あれ等
がなくなる。上記製造方法では、改質処理によって、少
なくとも表面の一部分に高融点金属膜を形成した電極の
高融点金属膜の表層を不動態化して不動態層を形成す
る、あるいは成膜技術によって、電極の高融点金属膜の
表面を覆う不動態層を成膜することにより、高融点金属
膜は保護される。
動態層が形成されているので、熱酸化処理や熱拡散処理
等の処理を行った場合に、高融点金属膜の剥がれ、高融
点金属膜の拡散または飛散、高融点金属膜の表面あれ等
がなくなる。上記製造方法では、改質処理によって、少
なくとも表面の一部分に高融点金属膜を形成した電極の
高融点金属膜の表層を不動態化して不動態層を形成す
る、あるいは成膜技術によって、電極の高融点金属膜の
表面を覆う不動態層を成膜することにより、高融点金属
膜は保護される。
【０００７】
【実施例】本発明の実施例を図１の概略構成断面図によ
り説明する。図では、ゲート電極１を例にして説明す
る。図に示すように、半導体基板１１の上層にはゲート
絶縁膜１２を介してゲート電極１が形成されている。こ
のゲート電極１は、例えば多結晶シリコンパターン１３
とその表面に形成した高融点金属膜１４と、高融点金属
膜１４の表面に形成した不動態層１５とによって構成さ
れている。上記高融点金属膜１４は、例えばタングステ
ンよりなり、上記不動態層１５は、例えば炭化タングス
テン（ＷＣ）よりなる。
り説明する。図では、ゲート電極１を例にして説明す
る。図に示すように、半導体基板１１の上層にはゲート
絶縁膜１２を介してゲート電極１が形成されている。こ
のゲート電極１は、例えば多結晶シリコンパターン１３
とその表面に形成した高融点金属膜１４と、高融点金属
膜１４の表面に形成した不動態層１５とによって構成さ
れている。上記高融点金属膜１４は、例えばタングステ
ンよりなり、上記不動態層１５は、例えば炭化タングス
テン（ＷＣ）よりなる。
【０００８】上記ゲート電極１では、高融点金属膜１４
をタングステンで形成したが、例えばタングステンシリ
サイド（ＷＳｉ2 ），チタン（Ｔｉ）またはチタンシリ
サイド（ＴｉＳｉ2 ）等で形成することも可能である。
また上記不動態層１５を炭化タングステンで形成した
が、例えば炭化チタン（ＴｉＣ）またはその他の不動態
材料で形成することも可能である。
をタングステンで形成したが、例えばタングステンシリ
サイド（ＷＳｉ2 ），チタン（Ｔｉ）またはチタンシリ
サイド（ＴｉＳｉ2 ）等で形成することも可能である。
また上記不動態層１５を炭化タングステンで形成した
が、例えば炭化チタン（ＴｉＣ）またはその他の不動態
材料で形成することも可能である。
【０００９】上記ゲート電極１では、高融点金属膜１４
の表面に不動態層１５が形成されているので、熱酸化処
理や熱拡散処理等の処理を行った場合に、高融点金属膜
１４の剥がれ、または高融点金属膜１４の拡散または飛
散、あるいはゲート電極１の表面あれ等がなくなる。
の表面に不動態層１５が形成されているので、熱酸化処
理や熱拡散処理等の処理を行った場合に、高融点金属膜
１４の剥がれ、または高融点金属膜１４の拡散または飛
散、あるいはゲート電極１の表面あれ等がなくなる。
【００１０】次に上記電極構造の製造方法を図２の製造
工程図により説明する。図２の（１）に示すように、例
えば通常の化学的気相成長法によって、半導体基板１１
の表面にゲート絶縁膜１２を形成する。さらに通常の化
学的気相成長法によって、ゲート絶縁膜１２の上面に、
多結晶シリコン膜２１を形成する。次いで例えばスパッ
タ法によって、多結晶シリコン膜２１の上面にタングス
テン膜２２を形成する。その後ホトリソグラフィー技術
とエッチングとによって、タングステン膜２２の２点鎖
線で示す部分を除去して高融点金属膜１４を形成する。
さらにエッチングを行って、多結晶シリコン膜２１の１
点鎖線で示す部分を除去して、多結晶シリコンパターン
１３を形成する。
工程図により説明する。図２の（１）に示すように、例
えば通常の化学的気相成長法によって、半導体基板１１
の表面にゲート絶縁膜１２を形成する。さらに通常の化
学的気相成長法によって、ゲート絶縁膜１２の上面に、
多結晶シリコン膜２１を形成する。次いで例えばスパッ
タ法によって、多結晶シリコン膜２１の上面にタングス
テン膜２２を形成する。その後ホトリソグラフィー技術
とエッチングとによって、タングステン膜２２の２点鎖
線で示す部分を除去して高融点金属膜１４を形成する。
さらにエッチングを行って、多結晶シリコン膜２１の１
点鎖線で示す部分を除去して、多結晶シリコンパターン
１３を形成する。
【００１１】次いで図２の（２）に示すように、改質処
理を行う。この改質処理は、例えばイオン注入法によっ
て行う。上記高融点金属膜１４の表層に、例えば炭素を
イオン注入して、イオン注入した領域に炭化タングステ
ン（ＷＣ）よりなる不動態層１５を形成する。通常、高
融点金属膜１４は多結晶シリコンパターン１３の側壁側
にも拡散しているので、不動態層１５は、多結晶シリコ
ンパターン１３の側壁側にも形成される。上記のように
して、ゲート電極１が形成される。
理を行う。この改質処理は、例えばイオン注入法によっ
て行う。上記高融点金属膜１４の表層に、例えば炭素を
イオン注入して、イオン注入した領域に炭化タングステ
ン（ＷＣ）よりなる不動態層１５を形成する。通常、高
融点金属膜１４は多結晶シリコンパターン１３の側壁側
にも拡散しているので、不動態層１５は、多結晶シリコ
ンパターン１３の側壁側にも形成される。上記のように
して、ゲート電極１が形成される。
【００１２】上記製造方法では、イオン注入法によっ
て、高融点金属膜１４の表層を不動態化して不動態層１
５を形成したので、不動態層１５は低温度で形成され
る。
て、高融点金属膜１４の表層を不動態化して不動態層１
５を形成したので、不動態層１５は低温度で形成され
る。
【００１３】次に上記電極構造の別の製造方法を図３の
製造工程図により説明する。図３の（１）に示すよう
に、前記図２の（１）で説明したと同様にして、半導体
基板１１の表面にゲート絶縁膜１２を形成し、さらにゲ
ート絶縁膜１２の上面に、多結晶シリコンパターン１３
と高融点金属膜１４とを形成する。
製造工程図により説明する。図３の（１）に示すよう
に、前記図２の（１）で説明したと同様にして、半導体
基板１１の表面にゲート絶縁膜１２を形成し、さらにゲ
ート絶縁膜１２の上面に、多結晶シリコンパターン１３
と高融点金属膜１４とを形成する。
【００１４】次いで図３の（２）に示すように、成膜技
術として、例えば化学的気相成長法によって、高融点金
属膜１４と多結晶シリコンパターン１３とを覆う状態
に、例えば炭化タングステン（ＷＣ）よりなる不動態層
１５を成膜する。
術として、例えば化学的気相成長法によって、高融点金
属膜１４と多結晶シリコンパターン１３とを覆う状態
に、例えば炭化タングステン（ＷＣ）よりなる不動態層
１５を成膜する。
【００１５】上記別の製造方法では、化学的気相成長法
によって、不動態層１５を成膜したので、不動態層１５
は高融点金属膜１４が反応する温度以下の低温度で形成
される。
によって、不動態層１５を成膜したので、不動態層１５
は高融点金属膜１４が反応する温度以下の低温度で形成
される。
【００１６】上記ゲート電極１の構造は、例えば複数層
に電極が構成されている場合にも同様に適用できる。す
なわち図４に示すように、例えば化学的気相成長法によ
って、ゲート電極１を覆う状態に層間絶縁膜３１を形成
する。その後、上記製造方法によって、層間絶縁膜３１
上に上層電極４１を形成し、この上層電極４１に不動態
層４２を形成すればよい。
に電極が構成されている場合にも同様に適用できる。す
なわち図４に示すように、例えば化学的気相成長法によ
って、ゲート電極１を覆う状態に層間絶縁膜３１を形成
する。その後、上記製造方法によって、層間絶縁膜３１
上に上層電極４１を形成し、この上層電極４１に不動態
層４２を形成すればよい。
【００１７】
【発明の効果】以上、説明したように本発明の電極構造
では、高融点金属膜の表面に不動態層が形成されている
ので、熱酸化処理や熱拡散処理等の処理を行った場合
に、高融点金属の剥がれ、拡散または飛散、表面のあれ
等を防止することができる。上記製造方法では、改質処
理によって、少なくとも表面の一部分が高融点金属膜で
形成されている電極の表層を不動態化して不動態層を形
成する、あるいは成膜技術として、例えば化学的気相成
長法またはスパッタ法によって、電極の高融点金属膜表
面に不動態層を成膜するので、他の領域を汚染すること
なくかつ高融点金属膜の表面をあらすことなく不動態層
を形成できる。
では、高融点金属膜の表面に不動態層が形成されている
ので、熱酸化処理や熱拡散処理等の処理を行った場合
に、高融点金属の剥がれ、拡散または飛散、表面のあれ
等を防止することができる。上記製造方法では、改質処
理によって、少なくとも表面の一部分が高融点金属膜で
形成されている電極の表層を不動態化して不動態層を形
成する、あるいは成膜技術として、例えば化学的気相成
長法またはスパッタ法によって、電極の高融点金属膜表
面に不動態層を成膜するので、他の領域を汚染すること
なくかつ高融点金属膜の表面をあらすことなく不動態層
を形成できる。
【図１】実施例の概略構成断面図である。
【図２】実施例の製造工程図である。
【図３】実施例の別の製造工程図である。
【図４】上層電極の形成工程図である。
【図５】従来例の概略構成断面図である。
１ ゲート電極 １４ 高融点金属膜 １５ 不動態層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 ３０１ Ｒ 9055−4Ｍ 29/62 Ｇ 9055−4Ｍ 29/784 7377−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｇ
Claims (3)
- 【請求項１】 表面の少なくとも一部分に高融点金属膜
を形成した電極と、 前記高融点金属膜の表面に形成した不動態層とよりなる
ことを特徴とする電極構造。 - 【請求項２】 請求項１記載の電極構造の製造方法であ
って、 改質処理によって、表面の少なくとも一部分に高融点金
属膜を形成した電極の当該高融点金属膜の表層に不純物
を導入することにより不動態化して不動態層を形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法で
あって、 成膜技術によって、表面の少なくとも一部分に高融点金
属膜を形成した電極の当該高融点金属膜の表面に不動態
層を成膜することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26968092A JPH0697166A (ja) | 1992-09-11 | 1992-09-11 | 電極構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26968092A JPH0697166A (ja) | 1992-09-11 | 1992-09-11 | 電極構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697166A true JPH0697166A (ja) | 1994-04-08 |
Family
ID=17475700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26968092A Pending JPH0697166A (ja) | 1992-09-11 | 1992-09-11 | 電極構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697166A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537359A (ja) * | 2005-04-21 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 |
| JP2013143503A (ja) * | 2012-01-11 | 2013-07-22 | Advanced Power Device Research Association | 半導体装置及び半導体装置の製造方法 |
-
1992
- 1992-09-11 JP JP26968092A patent/JPH0697166A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537359A (ja) * | 2005-04-21 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 |
| JP2013143503A (ja) * | 2012-01-11 | 2013-07-22 | Advanced Power Device Research Association | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096640A (en) | Method of making a gate electrode stack with a diffusion barrier | |
| US4855798A (en) | Semiconductor and process of fabrication thereof | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| JPH065667B2 (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| JPH0365658B2 (ja) | ||
| US5518960A (en) | Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| US4780394A (en) | Photosensitive semiconductor device and a method of manufacturing such a device | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JP2679647B2 (ja) | 半導体装置 | |
| JPH0697166A (ja) | 電極構造およびその製造方法 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| US6127270A (en) | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JP2632159B2 (ja) | 半導体装置の製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| JPH07240461A (ja) | 半導体装置の製造方法 | |
| US6953749B2 (en) | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure | |
| JPH0318034A (ja) | 半導体装置の製造方法 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| JPH0870001A (ja) | 半導体装置の製造方法 |