JPH0870001A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0870001A JPH0870001A JP20315794A JP20315794A JPH0870001A JP H0870001 A JPH0870001 A JP H0870001A JP 20315794 A JP20315794 A JP 20315794A JP 20315794 A JP20315794 A JP 20315794A JP H0870001 A JPH0870001 A JP H0870001A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- silicon dioxide
- layer
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 不純物を導入した半導体装置の電極と絶縁膜
との剥離を防止する。 【構成】 シリコン基板１１上に絶縁膜１２を堆積し、
更に開孔領域１３を形成する。絶縁膜１２の全面及び開
孔領域１３を覆うようにポリシリコン膜１４を形成し、
ポリシリコン膜１４の全面又は所望の領域に不純物をポ
リシリコン膜１４を突き抜けない程度のエネルギーでイ
オン導入する。次に、ポリシリコン膜１４上にタングス
テンシリサイド（ＷＳｉ）等の高融点金属シリサイド膜
１５を形成する。高融点金属シリサイド膜１５に対して
表面を熱酸化して二酸化シリコン膜１６を形成する。二
酸化シリコン膜１６、高融点金属シリサイド膜１５、及
びポリシリコン膜１４を順次エッチングして所望の形状
にパターニングする。二酸化シリコン膜１６、高融点金
属シリサイド膜１５、及びポリシリコン膜１４と絶縁膜
１２とを覆うように絶縁膜１７を堆積する。その後、絶
縁膜１７を熱処理する。
との剥離を防止する。 【構成】 シリコン基板１１上に絶縁膜１２を堆積し、
更に開孔領域１３を形成する。絶縁膜１２の全面及び開
孔領域１３を覆うようにポリシリコン膜１４を形成し、
ポリシリコン膜１４の全面又は所望の領域に不純物をポ
リシリコン膜１４を突き抜けない程度のエネルギーでイ
オン導入する。次に、ポリシリコン膜１４上にタングス
テンシリサイド（ＷＳｉ）等の高融点金属シリサイド膜
１５を形成する。高融点金属シリサイド膜１５に対して
表面を熱酸化して二酸化シリコン膜１６を形成する。二
酸化シリコン膜１６、高融点金属シリサイド膜１５、及
びポリシリコン膜１４を順次エッチングして所望の形状
にパターニングする。二酸化シリコン膜１６、高融点金
属シリサイド膜１５、及びポリシリコン膜１４と絶縁膜
１２とを覆うように絶縁膜１７を堆積する。その後、絶
縁膜１７を熱処理する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に高融
点金属シリサイドとポリシリコンとを積層構造で形成す
る電極又は配線を有する半導体装置の製造方法に関する
ものである。
点金属シリサイドとポリシリコンとを積層構造で形成す
る電極又は配線を有する半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；特開昭６４−４２１７５号公報 不純物（例えば、ヒ素）を高濃度に含有したポリシリコ
ン層に抵抗の低減等のためにタングステンシリサイド
（ＷＳｉ）等の高融点金属シリサイドを積層させ、その
上に絶縁膜を形成した構造の電極或いは配線等に熱処理
を行うと、高融点金属シリサイド層とその上層の絶縁膜
との界面にボイドが発生して剥離しやすくなるという現
象がある。前記文献には、ポリシリコン層に含有された
ヒ素の注入量が４×１０15ions/cm2 以上になると、こ
の現象が発生しやすくなることが記載されている。更に
前記文献には、その対策として、ポリシリコン中にヒ素
が導入されないように電極或いは配線上に絶縁膜を形成
して保護し、ヒ素をイオン導入する方法が記載されてい
る。
例えば、次のような文献に記載されるものがあった。 文献；特開昭６４−４２１７５号公報 不純物（例えば、ヒ素）を高濃度に含有したポリシリコ
ン層に抵抗の低減等のためにタングステンシリサイド
（ＷＳｉ）等の高融点金属シリサイドを積層させ、その
上に絶縁膜を形成した構造の電極或いは配線等に熱処理
を行うと、高融点金属シリサイド層とその上層の絶縁膜
との界面にボイドが発生して剥離しやすくなるという現
象がある。前記文献には、ポリシリコン層に含有された
ヒ素の注入量が４×１０15ions/cm2 以上になると、こ
の現象が発生しやすくなることが記載されている。更に
前記文献には、その対策として、ポリシリコン中にヒ素
が導入されないように電極或いは配線上に絶縁膜を形成
して保護し、ヒ素をイオン導入する方法が記載されてい
る。
【０００３】図２（ａ）〜（ｃ）は、前記文献に記載さ
れた高融点金属シリサイドとポリシリコンとを積層構造
で形成する電極又は配線を有する半導体装置の製造工程
図である。以下、その製造工程（１）〜（３）を図２
（ａ）〜（ｃ）を参照しつつ説明する。 （１） 図２（ａ）の工程 基板１上に、二酸化シリコン（ＳｉＯ2 ）層２、ポリシ
リコン層３、タングステンシリサイド（ＷＳｉ）層４、
及び二酸化シリコン（ＳｉＯ2 ）層５を順次形成する。
但し、二酸化シリコン（ＳｉＯ2 ）層５は、注入される
不純物がタングステンシリサイド（ＷＳｉ）層４に達す
るのを阻止できる厚さに形成されている。これらの各層
の形成には、蒸着、スパッタリング技術、或いは気相成
長法（Chemical Vapour Deposition method 、以下、Ｃ
ＶＤ法という）等を用いることができる。
れた高融点金属シリサイドとポリシリコンとを積層構造
で形成する電極又は配線を有する半導体装置の製造工程
図である。以下、その製造工程（１）〜（３）を図２
（ａ）〜（ｃ）を参照しつつ説明する。 （１） 図２（ａ）の工程 基板１上に、二酸化シリコン（ＳｉＯ2 ）層２、ポリシ
リコン層３、タングステンシリサイド（ＷＳｉ）層４、
及び二酸化シリコン（ＳｉＯ2 ）層５を順次形成する。
但し、二酸化シリコン（ＳｉＯ2 ）層５は、注入される
不純物がタングステンシリサイド（ＷＳｉ）層４に達す
るのを阻止できる厚さに形成されている。これらの各層
の形成には、蒸着、スパッタリング技術、或いは気相成
長法（Chemical Vapour Deposition method 、以下、Ｃ
ＶＤ法という）等を用いることができる。
【０００４】（２） 図２（ｂ）の工程 二酸化シリコン（ＳｉＯ2 ）層５、タングステンシリサ
イド（ＷＳｉ）層４、及びポリシリコン層３の積層構造
を、ホトリソグラフィ技術を用いて選択的にエッチング
して所定の形状にパターニングした後、ヒ素（Ａｓ）を
イオン注入する。 （３） 図２（ｃ）の工程 ドライエッチング法を用いて二酸化シリコン（Ｓｉ
Ｏ2 ）層５及び二酸化シリコン（ＳｉＯ2 ）層２をエッ
チングして二酸化シリコン（ＳｉＯ2 ）層５の厚さを減
少させて二酸化シリコン（ＳｉＯ2 ）層５Ａとし、かつ
二酸化シリコン（ＳｉＯ2 ）層２を除去する。二酸化シ
リコン（ＳｉＯ2 ）層５Ａには、ヒ素（Ａｓ）イオンは
殆ど残留せず、又、タングステンシリサイド（ＷＳｉ）
層４にもヒ素（Ａｓ）イオンは注入されなかったので、
後の熱処理において、二酸化シリコン（ＳｉＯ2 ）層５
Ａとタングステンシリサイド（ＷＳｉ）層４との界面、
或いはタングステンシリサイド（ＷＳｉ）層４とポリシ
リコン層３との界面にボイドが発生しないので、剥離す
ることはない。
イド（ＷＳｉ）層４、及びポリシリコン層３の積層構造
を、ホトリソグラフィ技術を用いて選択的にエッチング
して所定の形状にパターニングした後、ヒ素（Ａｓ）を
イオン注入する。 （３） 図２（ｃ）の工程 ドライエッチング法を用いて二酸化シリコン（Ｓｉ
Ｏ2 ）層５及び二酸化シリコン（ＳｉＯ2 ）層２をエッ
チングして二酸化シリコン（ＳｉＯ2 ）層５の厚さを減
少させて二酸化シリコン（ＳｉＯ2 ）層５Ａとし、かつ
二酸化シリコン（ＳｉＯ2 ）層２を除去する。二酸化シ
リコン（ＳｉＯ2 ）層５Ａには、ヒ素（Ａｓ）イオンは
殆ど残留せず、又、タングステンシリサイド（ＷＳｉ）
層４にもヒ素（Ａｓ）イオンは注入されなかったので、
後の熱処理において、二酸化シリコン（ＳｉＯ2 ）層５
Ａとタングステンシリサイド（ＷＳｉ）層４との界面、
或いはタングステンシリサイド（ＷＳｉ）層４とポリシ
リコン層３との界面にボイドが発生しないので、剥離す
ることはない。
【０００５】
【発明が解決しようとする課題】しかしながら、前記文
献で示された方法は、最終的にポリシリコン層３中にヒ
素を導入しないことによって剥離を防止する方法である
ため、この積層構造にヒ素を導入した半導体装置を必要
とする場合には採用することができない。ヒ素を高濃度
に導入したポリシリコン構造は、ポリシリコン層からシ
リコン基板等に不純物を拡散させた構造、例えば、ＤＯ
ＰＯＳ（Doped Polysilicon technique ）構造のバイポ
ーラトランジスタのエミッタ電極等では、よく見られる
ものであるが、従来の技術では、ヒ素を高濃度に導入し
たポリシリコン層と高融点金属シリサイド層とを積層構
造で用いることは実現不可能であった。
献で示された方法は、最終的にポリシリコン層３中にヒ
素を導入しないことによって剥離を防止する方法である
ため、この積層構造にヒ素を導入した半導体装置を必要
とする場合には採用することができない。ヒ素を高濃度
に導入したポリシリコン構造は、ポリシリコン層からシ
リコン基板等に不純物を拡散させた構造、例えば、ＤＯ
ＰＯＳ（Doped Polysilicon technique ）構造のバイポ
ーラトランジスタのエミッタ電極等では、よく見られる
ものであるが、従来の技術では、ヒ素を高濃度に導入し
たポリシリコン層と高融点金属シリサイド層とを積層構
造で用いることは実現不可能であった。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体基板上に不純物が導入されたポリ
シリコン層を形成する第１の工程と、前記ポリシリコン
層上に高融点金属シリサイド層を形成する第２の工程
と、熱酸化法を用いて前記高融点金属シリサイド層上に
５０Å以上の二酸化シリコン膜を形成する第３の工程
と、熱処理を行う第４の工程とを、順に施すようにして
いる。
決するために、半導体基板上に不純物が導入されたポリ
シリコン層を形成する第１の工程と、前記ポリシリコン
層上に高融点金属シリサイド層を形成する第２の工程
と、熱酸化法を用いて前記高融点金属シリサイド層上に
５０Å以上の二酸化シリコン膜を形成する第３の工程
と、熱処理を行う第４の工程とを、順に施すようにして
いる。
【０００７】
【作用】第１の発明によれば、以上のように半導体装置
の製造方法を構成したので、第１の工程において、半導
体基板上に不純物が導入されたポリシリコン層が形成さ
れる。第２の工程において、前記ポリシリコン層上に高
融点金属シリサイド層が形成される。第３の工程におい
て、熱酸化法を用いることにより前記高融点金属シリサ
イド層上に５０Å以上の二酸化シリコン膜が形成され
る。この熱酸化法の熱の影響で前記不純物の一部が高融
点金属シリサイド層及び半導体基板に移動し、不純物の
分布領域が拡大する。第４の工程において、熱処理が行
われるが、第３の工程において不純物の分布領域が拡大
しているので、第３の工程で形成された二酸化シリコン
膜が剥離しない。従って、前記課題を解決できるのであ
る。
の製造方法を構成したので、第１の工程において、半導
体基板上に不純物が導入されたポリシリコン層が形成さ
れる。第２の工程において、前記ポリシリコン層上に高
融点金属シリサイド層が形成される。第３の工程におい
て、熱酸化法を用いることにより前記高融点金属シリサ
イド層上に５０Å以上の二酸化シリコン膜が形成され
る。この熱酸化法の熱の影響で前記不純物の一部が高融
点金属シリサイド層及び半導体基板に移動し、不純物の
分布領域が拡大する。第４の工程において、熱処理が行
われるが、第３の工程において不純物の分布領域が拡大
しているので、第３の工程で形成された二酸化シリコン
膜が剥離しない。従って、前記課題を解決できるのであ
る。
【０００８】
【実施例】図１（ａ）〜（ｅ）は、本発明の実施例を示
す半導体装置の製造方法の工程図である。以下、その各
工程（１）〜（５）を説明する。 （１） 図１（ａ）の工程 シリコン基板１１上に二酸化シリコン膜のような絶縁膜
１２をＣＶＤ法を用いて堆積し、その後、将来シリコン
基板１１中にヒ素の不純物拡散層を形成する予定の開孔
領域１３を、ホトリソグラフィ技術を用いて選択的に絶
縁膜１２をエッチングして形成する。シリコン基板１１
については、導電型や濃度は限定されず、又ガリウムリ
ンＧａＰ、インジウムリンＩｎＰ等のシリコン以外の半
導体基板、又はシリコン系の化合物半導体でもよい。絶
縁膜１２の形成方法は、ＣＶＤ法の他、ＰＶＤ法や熱酸
化法等を用いてもよい。又、後の工程で形成するポリシ
リコン及び高融点金属シリサイドの積層構造を、拡散層
の形成に用いない場合、例えば、他の配線材同志のバイ
パスに用いる場合等は、絶縁膜１２に対して開孔領域１
３を形成する必要はない。又、絶縁膜１２の膜厚は特に
限定されない。
す半導体装置の製造方法の工程図である。以下、その各
工程（１）〜（５）を説明する。 （１） 図１（ａ）の工程 シリコン基板１１上に二酸化シリコン膜のような絶縁膜
１２をＣＶＤ法を用いて堆積し、その後、将来シリコン
基板１１中にヒ素の不純物拡散層を形成する予定の開孔
領域１３を、ホトリソグラフィ技術を用いて選択的に絶
縁膜１２をエッチングして形成する。シリコン基板１１
については、導電型や濃度は限定されず、又ガリウムリ
ンＧａＰ、インジウムリンＩｎＰ等のシリコン以外の半
導体基板、又はシリコン系の化合物半導体でもよい。絶
縁膜１２の形成方法は、ＣＶＤ法の他、ＰＶＤ法や熱酸
化法等を用いてもよい。又、後の工程で形成するポリシ
リコン及び高融点金属シリサイドの積層構造を、拡散層
の形成に用いない場合、例えば、他の配線材同志のバイ
パスに用いる場合等は、絶縁膜１２に対して開孔領域１
３を形成する必要はない。又、絶縁膜１２の膜厚は特に
限定されない。
【０００９】（２） 図１（ｂ）の工程 図１（ａ）の工程で得られた絶縁膜１２の全面又は少な
くとも開孔領域１３を覆うようにポリシリコン膜１４を
ＣＶＤ法を用いて膜厚１５００Å程度に堆積する。ここ
でポリシリコン膜１４の形成方法は、ＣＶＤ法の他、例
えば、ＰＶＤ法等でもよく、又、形成時には、ポリシリ
コン状態でなくアモルファス状態や単結晶状態でもよ
い。続いて、ポリシリコン膜１４の全面又は所望の領域
に不純物（例えば、ヒ素）をポリシリコン膜１４を突き
抜けない程度のエネルギー（例えば、１００ｋｅＶ以
下）で１×１０16ions/ cm2 程度イオン導入する。続い
て、スパッタリング技術を用いてポリシリコン膜１４上
にタングステンシリサイド（ＷＳｉ）等の高融点金属シ
リサイド膜１５を膜厚１０００Å程度に堆積する。この
高融点金属シリサイド膜１５の堆積方法についても、特
にスパッタリング技術に限定するものでなく、ＣＶＤ法
等でもよい。又、材質もチタンシリサイド（ＴｉＳｉ）
やモリブデンシリサイド（ＭｏＳｉ）等、他の高融点金
属シリサイドでもよい。
くとも開孔領域１３を覆うようにポリシリコン膜１４を
ＣＶＤ法を用いて膜厚１５００Å程度に堆積する。ここ
でポリシリコン膜１４の形成方法は、ＣＶＤ法の他、例
えば、ＰＶＤ法等でもよく、又、形成時には、ポリシリ
コン状態でなくアモルファス状態や単結晶状態でもよ
い。続いて、ポリシリコン膜１４の全面又は所望の領域
に不純物（例えば、ヒ素）をポリシリコン膜１４を突き
抜けない程度のエネルギー（例えば、１００ｋｅＶ以
下）で１×１０16ions/ cm2 程度イオン導入する。続い
て、スパッタリング技術を用いてポリシリコン膜１４上
にタングステンシリサイド（ＷＳｉ）等の高融点金属シ
リサイド膜１５を膜厚１０００Å程度に堆積する。この
高融点金属シリサイド膜１５の堆積方法についても、特
にスパッタリング技術に限定するものでなく、ＣＶＤ法
等でもよい。又、材質もチタンシリサイド（ＴｉＳｉ）
やモリブデンシリサイド（ＭｏＳｉ）等、他の高融点金
属シリサイドでもよい。
【００１０】（３） 図１（ｃ）の工程 図１（ｂ）の工程で得られた高融点金属シリサイド膜１
５に対して表面を熱酸化し、酸化膜である二酸化シリコ
ン膜１６を形成する。この二酸化シリコン膜１６は、膜
厚が５０Å程度かそれ以上で、かつ熱酸化膜である必要
がある。二酸化シリコン膜１６の形成方法は、水蒸気中
での熱酸化であるウェット酸化法や酸素雰囲気中での酸
化であるドライ酸化法等、シリコン（Ｓｉ）を膜中から
消費する形で形成する方法に限り、ＣＶＤ法等、二酸化
シリコン膜を構成物上に堆積させる方法は、二酸化シリ
コン膜が後の熱処理において剥離するので、用いてはな
らない。
５に対して表面を熱酸化し、酸化膜である二酸化シリコ
ン膜１６を形成する。この二酸化シリコン膜１６は、膜
厚が５０Å程度かそれ以上で、かつ熱酸化膜である必要
がある。二酸化シリコン膜１６の形成方法は、水蒸気中
での熱酸化であるウェット酸化法や酸素雰囲気中での酸
化であるドライ酸化法等、シリコン（Ｓｉ）を膜中から
消費する形で形成する方法に限り、ＣＶＤ法等、二酸化
シリコン膜を構成物上に堆積させる方法は、二酸化シリ
コン膜が後の熱処理において剥離するので、用いてはな
らない。
【００１１】（４） 図１（ｄ）の工程 ホトリソグラフィ技術を用いて選択的に二酸化シリコン
膜１６、高融点金属シリサイド膜１５、及びポリシリコ
ン膜１４を順次エッチングして所望の形状にパターニン
グする。 （５） 図１（ｅ）の工程 図１（ｄ）の工程でパターニングされた二酸化シリコン
膜１６、高融点金属シリサイド膜１５、及びポリシリコ
ン膜１４と図１（ｄ）の工程のエッチングにより露出し
た絶縁膜１２とを覆うように絶縁膜１７をＣＶＤ法を用
いて堆積する。この絶縁膜１７は、更に上層の配線層や
電極等との絶縁が可能であれば、膜厚、膜質、及び形成
方法等は限定されない。その後、通常の金属配線工程を
行うが、それに先立って、金属配線層の下地の平坦性を
向上させるために、絶縁膜１７を熱処理する。或いは絶
縁膜１７の上にＣＶＤ法を用いてＢＰＳＧ（Boron Phos
pho Silicate Glass）膜を形成し、８００℃から９００
℃程度の温度で熱処理する。尚、ＢＰＳＧ膜とは、ボロ
ン及びリンを高濃度に含有した酸化シリコン膜であり、
ボロンやリン等の不純物の濃度に応じて熱処理の際、流
動して平坦化される。
膜１６、高融点金属シリサイド膜１５、及びポリシリコ
ン膜１４を順次エッチングして所望の形状にパターニン
グする。 （５） 図１（ｅ）の工程 図１（ｄ）の工程でパターニングされた二酸化シリコン
膜１６、高融点金属シリサイド膜１５、及びポリシリコ
ン膜１４と図１（ｄ）の工程のエッチングにより露出し
た絶縁膜１２とを覆うように絶縁膜１７をＣＶＤ法を用
いて堆積する。この絶縁膜１７は、更に上層の配線層や
電極等との絶縁が可能であれば、膜厚、膜質、及び形成
方法等は限定されない。その後、通常の金属配線工程を
行うが、それに先立って、金属配線層の下地の平坦性を
向上させるために、絶縁膜１７を熱処理する。或いは絶
縁膜１７の上にＣＶＤ法を用いてＢＰＳＧ（Boron Phos
pho Silicate Glass）膜を形成し、８００℃から９００
℃程度の温度で熱処理する。尚、ＢＰＳＧ膜とは、ボロ
ン及びリンを高濃度に含有した酸化シリコン膜であり、
ボロンやリン等の不純物の濃度に応じて熱処理の際、流
動して平坦化される。
【００１２】次に、図３は、図１中の熱酸化膜である二
酸化シリコン膜１６の膜厚と絶縁膜１７の剥離率との相
関図であり、縦軸に剥離率、横軸に膜厚がとられてい
る。二酸化シリコン膜１６の効果は、この二酸化シリコ
ン膜１６の膜厚に依存しており、図３に示すように、膜
厚が５０Å前後を境に明らかに有効となる。又、このデ
ータの条件は、図１中のポリシリコン膜１４にヒ素を２
×１０16ions/ cm2 という非常に高密度のイオン導入を
行った注入条件での実験であり、ヒ素のドーズ量（密
度）が更に低い場合には、更に薄い膜厚で有効となる。
図４は、高融点金属シリサイド膜上に熱酸化膜を形成し
ない場合のリフロー前のヒ素（Ａｓ）を含めた不純物の
プロファイルを示す分布図であり、左側の縦軸にヒ素の
濃度、右側の縦軸に酸素（Ｏ）、シリコン（Ｓｉ）、及
びタングステン（Ｗ）の２次イオン数、横軸に表面から
の深さがとられている。又、表面から順に、ポリシリコ
ン（PolyＳｉ）膜、二酸化シリコン（ＳｉＯ2 ）膜、タ
ングステンシリサイド（ＷＳｉ）膜、ポリシリコン（Po
lyＳｉ）膜、二酸化シリコン（ＳｉＯ2 ）膜、及びシリ
コン（Ｓｉ）基板が形成されている領域を示している。
酸化シリコン膜１６の膜厚と絶縁膜１７の剥離率との相
関図であり、縦軸に剥離率、横軸に膜厚がとられてい
る。二酸化シリコン膜１６の効果は、この二酸化シリコ
ン膜１６の膜厚に依存しており、図３に示すように、膜
厚が５０Å前後を境に明らかに有効となる。又、このデ
ータの条件は、図１中のポリシリコン膜１４にヒ素を２
×１０16ions/ cm2 という非常に高密度のイオン導入を
行った注入条件での実験であり、ヒ素のドーズ量（密
度）が更に低い場合には、更に薄い膜厚で有効となる。
図４は、高融点金属シリサイド膜上に熱酸化膜を形成し
ない場合のリフロー前のヒ素（Ａｓ）を含めた不純物の
プロファイルを示す分布図であり、左側の縦軸にヒ素の
濃度、右側の縦軸に酸素（Ｏ）、シリコン（Ｓｉ）、及
びタングステン（Ｗ）の２次イオン数、横軸に表面から
の深さがとられている。又、表面から順に、ポリシリコ
ン（PolyＳｉ）膜、二酸化シリコン（ＳｉＯ2 ）膜、タ
ングステンシリサイド（ＷＳｉ）膜、ポリシリコン（Po
lyＳｉ）膜、二酸化シリコン（ＳｉＯ2 ）膜、及びシリ
コン（Ｓｉ）基板が形成されている領域を示している。
【００１３】図５は、高融点金属シリサイド膜上に熱酸
化膜を形成しない場合のリフロー後、例えば、ＢＰＳＧ
膜に対する９００℃程度で３０分の熱処理の後の不純物
のプロファイルを示す分布図であり、図４と同様に、左
側の縦軸にヒ素の濃度、右側の縦軸に酸素（Ｏ）、シリ
コン（Ｓｉ）、及びタングステン（Ｗ）の２次イオン
数、横軸に表面からの深さがとられている。又、表面か
ら順に、ポリシリコン（PolyＳｉ）膜、二酸化シリコン
（ＳｉＯ2 ）膜、タングステンシリサイド（ＷＳｉ）
膜、ポリシリコン（PolyＳｉ）膜、二酸化シリコン（Ｓ
ｉＯ2 ）膜、及びシリコン（Ｓｉ）基板が形成されてい
る領域を示している。図４と図５とを比較すると、リフ
ローを行うことにより、図５中のピークＥのように、タ
ングステンシリサイド（ＷＳｉ）膜とその上層のＣＶＤ
法で堆積されたＳｉＯ2 膜との間にヒ素（Ａｓ）が偏析
している。リフロー中に、このヒ素（Ａｓ）が気化する
ことにより、タングステンシリサイド（ＷＳｉ）膜とそ
の上層のＳｉＯ2 膜とが界面ｅｘｆにおいて剥離すると
考えられる。
化膜を形成しない場合のリフロー後、例えば、ＢＰＳＧ
膜に対する９００℃程度で３０分の熱処理の後の不純物
のプロファイルを示す分布図であり、図４と同様に、左
側の縦軸にヒ素の濃度、右側の縦軸に酸素（Ｏ）、シリ
コン（Ｓｉ）、及びタングステン（Ｗ）の２次イオン
数、横軸に表面からの深さがとられている。又、表面か
ら順に、ポリシリコン（PolyＳｉ）膜、二酸化シリコン
（ＳｉＯ2 ）膜、タングステンシリサイド（ＷＳｉ）
膜、ポリシリコン（PolyＳｉ）膜、二酸化シリコン（Ｓ
ｉＯ2 ）膜、及びシリコン（Ｓｉ）基板が形成されてい
る領域を示している。図４と図５とを比較すると、リフ
ローを行うことにより、図５中のピークＥのように、タ
ングステンシリサイド（ＷＳｉ）膜とその上層のＣＶＤ
法で堆積されたＳｉＯ2 膜との間にヒ素（Ａｓ）が偏析
している。リフロー中に、このヒ素（Ａｓ）が気化する
ことにより、タングステンシリサイド（ＷＳｉ）膜とそ
の上層のＳｉＯ2 膜とが界面ｅｘｆにおいて剥離すると
考えられる。
【００１４】図６は、本実施例の製造工程により、タン
グステンシリサイド（ＷＳｉ）膜に熱酸化膜を形成した
場合のリフロー前の不純物のプロファイルを示す分布図
であり、図４と同様に、左側の縦軸にヒ素の濃度、右側
の縦軸に酸素（Ｏ）、シリコン（Ｓｉ）、及びタングス
テン（Ｗ）の２次イオン数、横軸に図１（ｅ）中のＡ−
Ａ線における表面からの深さがとられている。又、表面
から順に、ポリシリコン（PolyＳｉ）膜、二酸化シリコ
ン（ＳｉＯ2 ）膜、タングステンシリサイド（ＷＳｉ）
膜、ポリシリコン（PolyＳｉ）膜、二酸化シリコン（Ｓ
ｉＯ2 ）膜、及びシリコン（Ｓｉ）基板が形成されてい
る領域を示している。図７は、本実施例の製造工程によ
り、タングステンシリサイド（ＷＳｉ）膜に熱酸化膜を
形成した場合のリフロー後の不純物のプロファイルを示
す分布図である。図６及び図７において、図１（ｃ）の
工程における熱酸化は、８００℃の水蒸気による酸化を
行っているが、８００℃という高温処理を行っているの
で、ポリシリコン膜１４中でのヒ素（Ａｓ）は、リフロ
ー前に既に広い層に分布していることがわかる。図７と
図５とを比較すると、図５では、タングステンシリサイ
ド（ＷＳｉ）膜とその上層の熱酸化膜との界面上、或い
は熱酸化膜とその上層のＳｉＯ2 膜との界面上にヒ素
（Ａｓ）のピークＥが存在し、ポリシリコン膜とその下
層のＳｉＯ2 膜との界面上にもヒ素（Ａｓ）のピークＧ
が存在するが、図７では消滅している。
グステンシリサイド（ＷＳｉ）膜に熱酸化膜を形成した
場合のリフロー前の不純物のプロファイルを示す分布図
であり、図４と同様に、左側の縦軸にヒ素の濃度、右側
の縦軸に酸素（Ｏ）、シリコン（Ｓｉ）、及びタングス
テン（Ｗ）の２次イオン数、横軸に図１（ｅ）中のＡ−
Ａ線における表面からの深さがとられている。又、表面
から順に、ポリシリコン（PolyＳｉ）膜、二酸化シリコ
ン（ＳｉＯ2 ）膜、タングステンシリサイド（ＷＳｉ）
膜、ポリシリコン（PolyＳｉ）膜、二酸化シリコン（Ｓ
ｉＯ2 ）膜、及びシリコン（Ｓｉ）基板が形成されてい
る領域を示している。図７は、本実施例の製造工程によ
り、タングステンシリサイド（ＷＳｉ）膜に熱酸化膜を
形成した場合のリフロー後の不純物のプロファイルを示
す分布図である。図６及び図７において、図１（ｃ）の
工程における熱酸化は、８００℃の水蒸気による酸化を
行っているが、８００℃という高温処理を行っているの
で、ポリシリコン膜１４中でのヒ素（Ａｓ）は、リフロ
ー前に既に広い層に分布していることがわかる。図７と
図５とを比較すると、図５では、タングステンシリサイ
ド（ＷＳｉ）膜とその上層の熱酸化膜との界面上、或い
は熱酸化膜とその上層のＳｉＯ2 膜との界面上にヒ素
（Ａｓ）のピークＥが存在し、ポリシリコン膜とその下
層のＳｉＯ2 膜との界面上にもヒ素（Ａｓ）のピークＧ
が存在するが、図７では消滅している。
【００１５】従って、従来の方法で見られたヒ素（Ａ
ｓ）の偏析が、熱酸化を行うことによりなくなった、或
いは少なくなったので、後工程で行われる高温下での熱
処理であるリフロー工程で気化せず、或いは気化する量
が非常に少ないために、剥離が起こらないものと考えら
れる。更に、図３に示したように、膜厚が５０Å以上で
明らかな効果が得られることから、５０Å以下の膜厚で
は、ヒ素は熱酸化膜中に取り込まれる量が少なく、余剰
のヒ素が偏析して剥離に結び付いていると考えられる。
このように、タングステンシリサイド（ＷＳｉ）膜上に
熱酸化膜を５０Å以上形成することにより、剥離のない
高融点金属シリサイドとポリシリコンとの積層構造で形
成したポリサイド配線構造が実現する。以上のように、
本実施例では、ヒ素を高濃度に含有したポリシリコン膜
１４上のタングステンシリサイド（ＷＳｉ）膜１５を熱
酸化し、その結果形成された酸化シリコン膜１６により
タングステンシリサイド（ＷＳｉ）膜１５とその上層の
絶縁膜１７とが直接接触しないようにしたので、後工程
で行われる熱処理によるヒ素の外方拡散（気化）による
剥離を生じることがない。
ｓ）の偏析が、熱酸化を行うことによりなくなった、或
いは少なくなったので、後工程で行われる高温下での熱
処理であるリフロー工程で気化せず、或いは気化する量
が非常に少ないために、剥離が起こらないものと考えら
れる。更に、図３に示したように、膜厚が５０Å以上で
明らかな効果が得られることから、５０Å以下の膜厚で
は、ヒ素は熱酸化膜中に取り込まれる量が少なく、余剰
のヒ素が偏析して剥離に結び付いていると考えられる。
このように、タングステンシリサイド（ＷＳｉ）膜上に
熱酸化膜を５０Å以上形成することにより、剥離のない
高融点金属シリサイドとポリシリコンとの積層構造で形
成したポリサイド配線構造が実現する。以上のように、
本実施例では、ヒ素を高濃度に含有したポリシリコン膜
１４上のタングステンシリサイド（ＷＳｉ）膜１５を熱
酸化し、その結果形成された酸化シリコン膜１６により
タングステンシリサイド（ＷＳｉ）膜１５とその上層の
絶縁膜１７とが直接接触しないようにしたので、後工程
で行われる熱処理によるヒ素の外方拡散（気化）による
剥離を生じることがない。
【００１６】尚、本発明は上記実施例に限定されず、種
々の変形が可能である。その変形例としては、例えば次
のようなものがある。 （１） 実施例では、不純物としてヒ素（Ａｓ）を用い
たが、タングステンシリサイド等の高融点金属シリサイ
ド中において固溶度が低く、かつ気化しやすい元素、例
えば、フッ素（Ｆ）等に対しても同様の効果が得られ
る。即ち、フッ素（Ｆ）は、フッ化ボロン（ＢＦ2 ）等
の分子状態で膜中に導入された場合でも剥離の原因にな
るので、本発明の製造方法が有効になる。 （２） 本発明の実施例の積層構造は、更に多層配線で
もよい。
々の変形が可能である。その変形例としては、例えば次
のようなものがある。 （１） 実施例では、不純物としてヒ素（Ａｓ）を用い
たが、タングステンシリサイド等の高融点金属シリサイ
ド中において固溶度が低く、かつ気化しやすい元素、例
えば、フッ素（Ｆ）等に対しても同様の効果が得られ
る。即ち、フッ素（Ｆ）は、フッ化ボロン（ＢＦ2 ）等
の分子状態で膜中に導入された場合でも剥離の原因にな
るので、本発明の製造方法が有効になる。 （２） 本発明の実施例の積層構造は、更に多層配線で
もよい。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、不純物を含有したポリシリコン層上に形成された
高融点金属シリサイド膜を熱酸化して二酸化シリコン膜
を５０Å以上形成し、高融点金属シリサイド膜とその上
層の絶縁膜が直接接触しないようにしたので、後工程で
熱処理を行っても絶縁膜が剥離しない。
れば、不純物を含有したポリシリコン層上に形成された
高融点金属シリサイド膜を熱酸化して二酸化シリコン膜
を５０Å以上形成し、高融点金属シリサイド膜とその上
層の絶縁膜が直接接触しないようにしたので、後工程で
熱処理を行っても絶縁膜が剥離しない。
【図１】本発明の実施例の半導体装置の製造方法を示す
製造工程図である。
製造工程図である。
【図２】従来の半導体装置の製造方法を示す製造工程図
である。
である。
【図３】熱酸化膜厚と剥離率との相関図である。
【図４】熱酸化膜なしのリフロー前の不純物のプロファ
イルを示す分布図である。
イルを示す分布図である。
【図５】リフロー後の不純物のプロファイルを示す分布
図である。
図である。
【図６】熱酸化膜を形成した場合のリフロー前の不純物
のプロファイルを示す分布図である。
のプロファイルを示す分布図である。
【図７】熱酸化膜を形成した場合のリフロー後の不純物
のプロファイルを示す分布図である。
のプロファイルを示す分布図である。
１４ ポリシリコン膜 １５ タングステンシリサイド膜（高融点
金属シリサイド膜） １６ 二酸化シリコン膜 １７ 絶縁膜
金属シリサイド膜） １６ 二酸化シリコン膜 １７ 絶縁膜
Claims (1)
- 【請求項１】 半導体基板上に不純物が高濃度に導入さ
れたポリシリコン層を形成する第１の工程と、 前記ポリシリコン層上に高融点金属シリサイド層を形成
する第２の工程と、 熱酸化法を用いて前記高融点金属シリサイド層上に５０
Å以上の二酸化シリコン膜を形成する第３の工程と、 熱処理を行う第４の工程とを、 順に施すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20315794A JPH0870001A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20315794A JPH0870001A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0870001A true JPH0870001A (ja) | 1996-03-12 |
Family
ID=16469384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20315794A Pending JPH0870001A (ja) | 1994-08-29 | 1994-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0870001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012712A1 (en) * | 2001-07-27 | 2003-02-13 | Min-Su Lee | System and method for credit card service linked with credit laon service whose bounds are limited with the amount of selling |
-
1994
- 1994-08-29 JP JP20315794A patent/JPH0870001A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003012712A1 (en) * | 2001-07-27 | 2003-02-13 | Min-Su Lee | System and method for credit card service linked with credit laon service whose bounds are limited with the amount of selling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042857B2 (ja) | ケイ素集積回路に高導電率領域を形成する方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US5175118A (en) | Multiple layer electrode structure for semiconductor device and method of manufacturing thereof | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| JPH0412612B2 (ja) | ||
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US5518960A (en) | Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5924001A (en) | Ion implantation for preventing polycide void | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JPH11289087A (ja) | 半導体装置及びその製造方法 | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| JPH0870001A (ja) | 半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JPH0637108A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |