JP3265593B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3265593B2 JP3265593B2 JP25516791A JP25516791A JP3265593B2 JP 3265593 B2 JP3265593 B2 JP 3265593B2 JP 25516791 A JP25516791 A JP 25516791A JP 25516791 A JP25516791 A JP 25516791A JP 3265593 B2 JP3265593 B2 JP 3265593B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion
- wiring
- bpsg
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】
【産業上の利用分野】本発明は、p+拡散層領域と、p
+ポリサイド配線と、p+ポリサイド配線の上あるいは
下の層間絶縁膜として用いたBPSG膜とを具備する構
造において、p+拡散層領域とp+ポリサイド配線の間
にコンタクトが形成されている半導体装置の製造方法に
関するものである。
+ポリサイド配線と、p+ポリサイド配線の上あるいは
下の層間絶縁膜として用いたBPSG膜とを具備する構
造において、p+拡散層領域とp+ポリサイド配線の間
にコンタクトが形成されている半導体装置の製造方法に
関するものである。
【0002】
【従来の技術】従来、ダイナミック・ランダム・アクセ
ス・メモリ(DRAM)のビットラインの配線材料とし
て、ポリシリコンとシリサイドの多層膜(ポリサイド
膜)が使用されている。このポリサイド配線をビットラ
インだけではなく、周辺回路にも用いることを特徴とす
る半導体装置が、特開平1ー186655号公報に記載
されている。この方法では、n+ポリシリコンとタング
ステンシリサイドの多層膜(n+ポリサイド配線)、お
よびp+ポリシリコンとタングステンシリサイドの多層
膜(p+ポリサイド配線)の双方を用い、それぞれn+
拡散層領域およびp+拡散層領域にコンタクトをとって
いる。
ス・メモリ(DRAM)のビットラインの配線材料とし
て、ポリシリコンとシリサイドの多層膜(ポリサイド
膜)が使用されている。このポリサイド配線をビットラ
インだけではなく、周辺回路にも用いることを特徴とす
る半導体装置が、特開平1ー186655号公報に記載
されている。この方法では、n+ポリシリコンとタング
ステンシリサイドの多層膜(n+ポリサイド配線)、お
よびp+ポリシリコンとタングステンシリサイドの多層
膜(p+ポリサイド配線)の双方を用い、それぞれn+
拡散層領域およびp+拡散層領域にコンタクトをとって
いる。
【0003】また、従来よりポリサイド配線の下および
上の層間絶縁膜として、リンを含むシリコン酸化膜(P
SG膜)あるいはリンおよびボロンを含むシリコン酸化
膜(BPSG膜)が用いられている。これらの絶縁膜
は、軟化温度以上の熱処理を行うことにより絶縁膜の表
面が平坦化し、その後の配線工程が容易になるという利
点がある。特に、BPSG膜は、900℃以下の温度で
平坦化するため、層間絶縁膜として最も良く使用されて
いる。
上の層間絶縁膜として、リンを含むシリコン酸化膜(P
SG膜)あるいはリンおよびボロンを含むシリコン酸化
膜(BPSG膜)が用いられている。これらの絶縁膜
は、軟化温度以上の熱処理を行うことにより絶縁膜の表
面が平坦化し、その後の配線工程が容易になるという利
点がある。特に、BPSG膜は、900℃以下の温度で
平坦化するため、層間絶縁膜として最も良く使用されて
いる。
【0004】しかし、ポリシリコン配線を具備する半導
体装置においては、BPSG膜を層間絶縁膜として用い
た場合、BPSG膜中のリンあるいはボロンが、ポリシ
リコン膜中に拡散し、配線抵抗およびコンタクト抵抗を
高くする。このため、ポリシリコン膜とBPSG膜の間
に、拡散防止膜を存在させることを特徴とする半導体装
置が、特開平3ー104139号公報に報告されてい
る。
体装置においては、BPSG膜を層間絶縁膜として用い
た場合、BPSG膜中のリンあるいはボロンが、ポリシ
リコン膜中に拡散し、配線抵抗およびコンタクト抵抗を
高くする。このため、ポリシリコン膜とBPSG膜の間
に、拡散防止膜を存在させることを特徴とする半導体装
置が、特開平3ー104139号公報に報告されてい
る。
【0005】
【発明が解決しようとする課題】従来DRAMのビット
ラインにポリサイド配線として使用されていたn+ポリ
サイド配線およびn+拡散層では、BPSG膜を直接ポ
リサイド配線と接触させてもn+ポリサイド配線とn+
拡散層とのコンタクト抵抗は安定していた。しかし、p
+ポリサイド配線およびp+拡散層を用いる場合、コン
タクト抵抗が高くなるという問題を有している。
ラインにポリサイド配線として使用されていたn+ポリ
サイド配線およびn+拡散層では、BPSG膜を直接ポ
リサイド配線と接触させてもn+ポリサイド配線とn+
拡散層とのコンタクト抵抗は安定していた。しかし、p
+ポリサイド配線およびp+拡散層を用いる場合、コン
タクト抵抗が高くなるという問題を有している。
【0006】この原因として第1に、BPSG膜中のn
型不純物であるリンがp+ポリシリコン中に拡散するこ
とでキャリアとしての電子をp+ポリシリコン中に発生
させ、この電子がp+ポリシリコン中のキャリアである
ホールと再結合する。このためp+ポリシリコン中のホ
ールの密度が低下し、p+ポリシリコンの抵抗が高くな
り、その結果、p+ポリサイド配線とp+拡散層領域と
のコンタクト抵抗が高くなることが考えられる。第2
に、p+ポリシリコン中のp型不純物であるボロンがB
PSG膜とシリサイドの界面に偏析しp+ポリシリコン
中のボロン濃度が低下する。ここで、ボロンが偏析する
ことによりシリサイド中のボロン濃度が低下すると、シ
リサイド中のボロンの拡散速度は非常に速いため、p+
ポリシリコン中のボロン濃度も低下する。このため、p
+ポリシリコン中のキャリアとしてのホール密度が同様
に低下し、p+ポリシリコンの抵抗が高くなり、その結
果、p+ポリサイド配線とp+拡散層領域とのコンタク
ト抵抗が高くなることが考えられる。これに対し、n+
ポリサイド配線とn+拡散層領域とのコンタクト抵抗が
高くならないのは、n+ポリサイド配線では、リンの拡
散によりn+ポリシリコン中にキャリアの電子が発生し
てもキャリアとしての電子の密度は低下せず、また、n
+ポリサイド中のn型不順物であるヒ素は、ボロンより
拡散速度が遅いため、ヒ素濃度が低下せずキャリアとし
ての電子の密度が低下しないためと考えられる。このよ
うに、p+ポリサイド配線を用いるときは、p+ポリサ
イド配線とBPSG膜の間の相互拡散が、抵抗増大の原
因である。
型不純物であるリンがp+ポリシリコン中に拡散するこ
とでキャリアとしての電子をp+ポリシリコン中に発生
させ、この電子がp+ポリシリコン中のキャリアである
ホールと再結合する。このためp+ポリシリコン中のホ
ールの密度が低下し、p+ポリシリコンの抵抗が高くな
り、その結果、p+ポリサイド配線とp+拡散層領域と
のコンタクト抵抗が高くなることが考えられる。第2
に、p+ポリシリコン中のp型不純物であるボロンがB
PSG膜とシリサイドの界面に偏析しp+ポリシリコン
中のボロン濃度が低下する。ここで、ボロンが偏析する
ことによりシリサイド中のボロン濃度が低下すると、シ
リサイド中のボロンの拡散速度は非常に速いため、p+
ポリシリコン中のボロン濃度も低下する。このため、p
+ポリシリコン中のキャリアとしてのホール密度が同様
に低下し、p+ポリシリコンの抵抗が高くなり、その結
果、p+ポリサイド配線とp+拡散層領域とのコンタク
ト抵抗が高くなることが考えられる。これに対し、n+
ポリサイド配線とn+拡散層領域とのコンタクト抵抗が
高くならないのは、n+ポリサイド配線では、リンの拡
散によりn+ポリシリコン中にキャリアの電子が発生し
てもキャリアとしての電子の密度は低下せず、また、n
+ポリサイド中のn型不順物であるヒ素は、ボロンより
拡散速度が遅いため、ヒ素濃度が低下せずキャリアとし
ての電子の密度が低下しないためと考えられる。このよ
うに、p+ポリサイド配線を用いるときは、p+ポリサ
イド配線とBPSG膜の間の相互拡散が、抵抗増大の原
因である。
【0007】しかしながら、BPSG膜にコンタクトホ
ールを開口した後、全面に第1の拡散防止膜としてシリ
コン酸化膜を堆積し、その後フォトマスクを用いて、コ
ンタクトホール部のみのシリコン酸化膜をエッチングす
る、特開平3ー104139号公報の方法では、最初に
BPSG膜にコンタクトホールを開口するためのフォト
マスクと、次にシリコン酸化膜をエッチングするフォト
マスクの重ね合わせ精度に、コンタクト抵抗が大きく依
存するという問題を有している。フォトマスクの重ね合
わせ余裕を考慮することが必要となるため、重ね合わせ
余裕分コンタクトサイズを小さくしなければならなくな
り、サブミクロンコンタクトには使用できない。
ールを開口した後、全面に第1の拡散防止膜としてシリ
コン酸化膜を堆積し、その後フォトマスクを用いて、コ
ンタクトホール部のみのシリコン酸化膜をエッチングす
る、特開平3ー104139号公報の方法では、最初に
BPSG膜にコンタクトホールを開口するためのフォト
マスクと、次にシリコン酸化膜をエッチングするフォト
マスクの重ね合わせ精度に、コンタクト抵抗が大きく依
存するという問題を有している。フォトマスクの重ね合
わせ余裕を考慮することが必要となるため、重ね合わせ
余裕分コンタクトサイズを小さくしなければならなくな
り、サブミクロンコンタクトには使用できない。
【0008】また、ポリシリコン配線を酸化し表面に第
3の拡散防止膜としてシリコン酸化膜を形成する、特開
平3ー104139号公報の方法は、ポリサイド配線に
は使用できない。これは、高融点金属シリサイドは異常
酸化しやすく、酸化膜厚均一性を制御することが非常に
難しいからである。例えば、タングステンシリサイドを
酸化したとき、タングステン酸化物は非常に不均一に発
生し、さらに、酸化することにより体積が3倍にも増加
する。このため、酸化した後のタングステンシリサイド
の表面凹凸は配線膜厚の2倍にもなり、さらに配線がシ
ョートするという問題を有している。
3の拡散防止膜としてシリコン酸化膜を形成する、特開
平3ー104139号公報の方法は、ポリサイド配線に
は使用できない。これは、高融点金属シリサイドは異常
酸化しやすく、酸化膜厚均一性を制御することが非常に
難しいからである。例えば、タングステンシリサイドを
酸化したとき、タングステン酸化物は非常に不均一に発
生し、さらに、酸化することにより体積が3倍にも増加
する。このため、酸化した後のタングステンシリサイド
の表面凹凸は配線膜厚の2倍にもなり、さらに配線がシ
ョートするという問題を有している。
【0009】本発明は上記問題点に鑑み、BPSG膜の
熱処理を行っても、p+ポリサイド配線とp+拡散層と
のコンタクト抵抗が高くならない半導体装置の製造方法
を提供するものである。
熱処理を行っても、p+ポリサイド配線とp+拡散層と
のコンタクト抵抗が高くならない半導体装置の製造方法
を提供するものである。
【0010】
【0011】
【課題を解決するための手段】上記問題点を解決するた
めの本発明の半導体装置の製造方法は、半導体基板上に
形成されたp+拡散層領域と、前記p+拡散層領域上に
形成された第1のBPSG膜と、前記第1のBPSG膜
に開口されたコンタクトホールと、前記第1のBPSG
膜上に形成された第1の拡散防止膜と、前記コンタクホ
ール内の前記第1のBPSG膜の側壁に形成された第2
の拡散防止膜と、前記コンタクホールを通じて前記p+
拡散層領域と電気的に接続するための配線として形成さ
れたp+ポリサイド配線と、前記p+ポリサイド配線の
上に形成された第2のBPSG膜とを具備する半導体装
置の製造方法において、前記p+ポリサイド配線を形成
した後、少なくとも前記p+ポリサイド配線を覆う第3
の拡散防止膜を形成し、その後前記第3の拡散防止膜上
に前記第2のBPSG膜を堆積し熱処理を行う工程を有
し、前記第3の拡散防止膜が、前記p+ポリサイド配線
を形成した後、アンモニア雰囲気中で熱処理を行うある
いは窒素雰囲気中でプラズマ処理を行うことで形成し
た、前記p+ポリサイド配線の高融点金属シリサイド部
分の表面の高融点金属窒化膜、および前記p+ポリシリ
コン配線のp+ポリシリコン部分の表面のシリコン窒化
膜であることを特徴とする。
めの本発明の半導体装置の製造方法は、半導体基板上に
形成されたp+拡散層領域と、前記p+拡散層領域上に
形成された第1のBPSG膜と、前記第1のBPSG膜
に開口されたコンタクトホールと、前記第1のBPSG
膜上に形成された第1の拡散防止膜と、前記コンタクホ
ール内の前記第1のBPSG膜の側壁に形成された第2
の拡散防止膜と、前記コンタクホールを通じて前記p+
拡散層領域と電気的に接続するための配線として形成さ
れたp+ポリサイド配線と、前記p+ポリサイド配線の
上に形成された第2のBPSG膜とを具備する半導体装
置の製造方法において、前記p+ポリサイド配線を形成
した後、少なくとも前記p+ポリサイド配線を覆う第3
の拡散防止膜を形成し、その後前記第3の拡散防止膜上
に前記第2のBPSG膜を堆積し熱処理を行う工程を有
し、前記第3の拡散防止膜が、前記p+ポリサイド配線
を形成した後、アンモニア雰囲気中で熱処理を行うある
いは窒素雰囲気中でプラズマ処理を行うことで形成し
た、前記p+ポリサイド配線の高融点金属シリサイド部
分の表面の高融点金属窒化膜、および前記p+ポリシリ
コン配線のp+ポリシリコン部分の表面のシリコン窒化
膜であることを特徴とする。
【0012】
【作用】本発明は上記した拡散防止膜が存在する構成に
より、BPSG膜の熱処理を行っても、BPSG膜中の
リンがp+ポリサイド配線中に拡散することがない。こ
のため、p+ポリサイド配線とp+拡散層領域とのコン
タクト抵抗は高くならない。また、シリコン窒化膜ある
いはタングステン窒化膜を拡散防止膜として用いた場
合、p+ポリサイド配線中のボロンが拡散防止膜とシリ
サイドの界面に偏析することがないため、p+ポリサイ
ド配線中のボロン濃度が低下しない。このため、p+ポ
リサイド配線とp+拡散層領域とのコンタクト抵抗はさ
らに安定する。
より、BPSG膜の熱処理を行っても、BPSG膜中の
リンがp+ポリサイド配線中に拡散することがない。こ
のため、p+ポリサイド配線とp+拡散層領域とのコン
タクト抵抗は高くならない。また、シリコン窒化膜ある
いはタングステン窒化膜を拡散防止膜として用いた場
合、p+ポリサイド配線中のボロンが拡散防止膜とシリ
サイドの界面に偏析することがないため、p+ポリサイ
ド配線中のボロン濃度が低下しない。このため、p+ポ
リサイド配線とp+拡散層領域とのコンタクト抵抗はさ
らに安定する。
【0013】さらに、p+ポリサイドを窒化すること
で、p+ポリサイド配線上にのみ拡散防止膜を形成する
ことにより、化学気相成長法により全面にシリコン窒化
膜を拡散防止膜として形成したときに発生する、応力に
よるデバイス特性劣化および配線の信頼性の劣化の発生
の心配はない。また、コンタクト内に拡散防止膜を形成
するときに、重ね合わせ余裕を必要せず、このため、コ
ンタクトホールのサイズを微細化できる。
で、p+ポリサイド配線上にのみ拡散防止膜を形成する
ことにより、化学気相成長法により全面にシリコン窒化
膜を拡散防止膜として形成したときに発生する、応力に
よるデバイス特性劣化および配線の信頼性の劣化の発生
の心配はない。また、コンタクト内に拡散防止膜を形成
するときに、重ね合わせ余裕を必要せず、このため、コ
ンタクトホールのサイズを微細化できる。
【0014】
【実施例】(実施例1)以下本発明の一実施例の半導体
装置の製造方法について、図面を参照しながら説明す
る。図1は本発明の第1の実施例の半導体装置の製造方
法により作成した半導体装置の要部断面構成図である。
装置の製造方法について、図面を参照しながら説明す
る。図1は本発明の第1の実施例の半導体装置の製造方
法により作成した半導体装置の要部断面構成図である。
【0015】図1において、1はシリコン基板で(本実
施例ではn型基板)、2は素子分離領域、3はp+拡散
層領域、4はシリコン酸化膜、5はBPSG膜、6はコ
ンタクトホール、7は第1の拡散防止膜としてBPSG
膜5上に形成されたシリコン窒化膜、8は第2の拡散防
止膜としてコンタクトホール6の側壁に形成されたシリ
コン窒化膜、9はp+ポリサイド配線を構成するp+ポ
リシリコン、10はp+ポリサイド配線を構成するタン
グステンシリサイド、11は第3の拡散防止膜として形
成されたシリコン窒化膜、12はBPSG膜である。
施例ではn型基板)、2は素子分離領域、3はp+拡散
層領域、4はシリコン酸化膜、5はBPSG膜、6はコ
ンタクトホール、7は第1の拡散防止膜としてBPSG
膜5上に形成されたシリコン窒化膜、8は第2の拡散防
止膜としてコンタクトホール6の側壁に形成されたシリ
コン窒化膜、9はp+ポリサイド配線を構成するp+ポ
リシリコン、10はp+ポリサイド配線を構成するタン
グステンシリサイド、11は第3の拡散防止膜として形
成されたシリコン窒化膜、12はBPSG膜である。
【0016】次に、第1の実施例の半導体装置の製造方
法について図2の断面図を参照しながら説明する。
法について図2の断面図を参照しながら説明する。
【0017】図2(a)では、シリコン基板1上に素子分
離領域2を形成した後、BF2 +イオンを、加速エネルギ
ー20KeV、ドーズ量1x1015cm-2の条件でイオ
ン注入を行い、p+拡散層領域3を形成する。その後、
全面にシリコン酸化膜4を50nm、BPSG膜5を4
00nm順次堆積し、BPSG膜5のフローのために9
00℃・30分の熱処理を行う。ここで、BPSG膜5
中のボロン濃度は、10.0mol%B2O3、リン濃度
は、6.0mol%P2O5とする。シリコン酸化膜4
は、BPSG膜5中のリンがp+拡散層領域3に拡散す
るのを防ぐ目的のために形成するものであり、拡散を防
ぐことが可能であればシリコン窒化膜等他の膜でも良
い。その後全面に第1の拡散防止膜としてシリコン窒化
膜7を形成し、フォトレジストをマスクとして周知のド
ライエッチング法を用いてコンタクトホール6を開口す
る。このとき、第1の拡散防止膜として、シリコン窒化
膜の変わりにシリコン酸化膜を用いても良い。
離領域2を形成した後、BF2 +イオンを、加速エネルギ
ー20KeV、ドーズ量1x1015cm-2の条件でイオ
ン注入を行い、p+拡散層領域3を形成する。その後、
全面にシリコン酸化膜4を50nm、BPSG膜5を4
00nm順次堆積し、BPSG膜5のフローのために9
00℃・30分の熱処理を行う。ここで、BPSG膜5
中のボロン濃度は、10.0mol%B2O3、リン濃度
は、6.0mol%P2O5とする。シリコン酸化膜4
は、BPSG膜5中のリンがp+拡散層領域3に拡散す
るのを防ぐ目的のために形成するものであり、拡散を防
ぐことが可能であればシリコン窒化膜等他の膜でも良
い。その後全面に第1の拡散防止膜としてシリコン窒化
膜7を形成し、フォトレジストをマスクとして周知のド
ライエッチング法を用いてコンタクトホール6を開口す
る。このとき、第1の拡散防止膜として、シリコン窒化
膜の変わりにシリコン酸化膜を用いても良い。
【0018】図2(b)では、第2の拡散防止膜として全
面にシリコン窒化膜8を50nm堆積する。このとき、
第2の拡散防止膜として、シリコン窒化膜の変わりにシ
リコン酸化膜を用いても良い。
面にシリコン窒化膜8を50nm堆積する。このとき、
第2の拡散防止膜として、シリコン窒化膜の変わりにシ
リコン酸化膜を用いても良い。
【0019】図2(c)では、その後、全面を異方性エッ
チングをすることにより、コンタクトホール6の側壁部
のシリコン窒化膜8を残存させながら、コンタクトホー
ル6の底部のシリコン窒化膜8を除去する。このとき、
BPSG膜5上の第1の拡散防止膜であるシリコン窒化
膜7が無くならないように注意し、もしシリコン窒化膜
7の残存膜厚が非常に薄くなる場合は、シリコン窒化膜
7の膜厚をあらかじめ厚くしておいても良い。
チングをすることにより、コンタクトホール6の側壁部
のシリコン窒化膜8を残存させながら、コンタクトホー
ル6の底部のシリコン窒化膜8を除去する。このとき、
BPSG膜5上の第1の拡散防止膜であるシリコン窒化
膜7が無くならないように注意し、もしシリコン窒化膜
7の残存膜厚が非常に薄くなる場合は、シリコン窒化膜
7の膜厚をあらかじめ厚くしておいても良い。
【0020】図2(d)では、その後、ポリシリコン膜9
を50nm堆積し、全面にBF2 +イオンを、加速エネル
ギー15KeV、ドーズ量1x1015cm-2の条件でイ
オン注入を行うことでポリシリコンをp+ポリシリコン
膜9とする。その後、タングステンシリサイド膜10を
200nm堆積し、さらに全面にBF2 +イオンを、加速
エネルギー15KeV、ドーズ量1x1015cm-2の条
件でイオン注入を行う。その後、所望のパターニングを
行うことで、p+ポリシリコン膜9およびタングステン
シリサイド膜10をp+ポリサイド配線とする。
を50nm堆積し、全面にBF2 +イオンを、加速エネル
ギー15KeV、ドーズ量1x1015cm-2の条件でイ
オン注入を行うことでポリシリコンをp+ポリシリコン
膜9とする。その後、タングステンシリサイド膜10を
200nm堆積し、さらに全面にBF2 +イオンを、加速
エネルギー15KeV、ドーズ量1x1015cm-2の条
件でイオン注入を行う。その後、所望のパターニングを
行うことで、p+ポリシリコン膜9およびタングステン
シリサイド膜10をp+ポリサイド配線とする。
【0021】その後、図1に示すように、第3の拡散防
止膜としてシリコン窒化膜11を50nm堆積し、BP
SG膜12を400nm堆積する。ここで、第3の拡散
防止膜として、シリコン窒化膜の変わりにシリコン酸化
膜を用いても良い。また、BPSG膜12中のボロン濃
度は、10.0mol%B2O3、リン濃度は、6.0mo
l%P2O5とする。その後、BPSG膜12のフローの
ために900℃・30分の熱処理を行うことによって、
図1に示す半導体装置が完成する。
止膜としてシリコン窒化膜11を50nm堆積し、BP
SG膜12を400nm堆積する。ここで、第3の拡散
防止膜として、シリコン窒化膜の変わりにシリコン酸化
膜を用いても良い。また、BPSG膜12中のボロン濃
度は、10.0mol%B2O3、リン濃度は、6.0mo
l%P2O5とする。その後、BPSG膜12のフローの
ために900℃・30分の熱処理を行うことによって、
図1に示す半導体装置が完成する。
【0022】以上のように、p+ポリシリコン膜9とB
PSG膜5が、第1および第2の拡散防止膜の存在によ
り直接接触しないため、BPSG5膜中のリンがp+ポ
リシリコン膜中に拡散しない。また、p+ポリシリコン
膜9およびタングステンシリサイド膜10が、第3の拡
散防止膜の存在により、BPSG膜12と直接接触しな
いため、BPSG膜12中のリンが、p+ポリシリコン
膜9中に拡散することがない。このとき、タングステン
シリサイド膜10中のリンおよびボロンの拡散速度は非
常に速いため、タングステンシリサイド膜10の表面に
も、第3の拡散防止膜を必要とする。これにより、p+
ポリサイド配線とp+拡散層領域とのコンタクト抵抗が
高くならない。また、拡散防止膜としてシリコン窒化膜
を用いた場合、拡散防止膜とp+ポリシリコン膜9ある
いはタングステンシリサイド膜10の界面にボロンが偏
析しないため、p+ポリシリコン膜中9のボロン濃度が
低下せず、コンタクト抵抗はより安定する。ただし、シ
リコン窒化膜を拡散防止膜として用いた場合、シリコン
窒化膜の膜厚を厚くすると、シリコン窒化膜の応力が大
きくなり、デバイス特性を劣化させたり配線の信頼性を
劣化させたりするので、注意が必要となる。
PSG膜5が、第1および第2の拡散防止膜の存在によ
り直接接触しないため、BPSG5膜中のリンがp+ポ
リシリコン膜中に拡散しない。また、p+ポリシリコン
膜9およびタングステンシリサイド膜10が、第3の拡
散防止膜の存在により、BPSG膜12と直接接触しな
いため、BPSG膜12中のリンが、p+ポリシリコン
膜9中に拡散することがない。このとき、タングステン
シリサイド膜10中のリンおよびボロンの拡散速度は非
常に速いため、タングステンシリサイド膜10の表面に
も、第3の拡散防止膜を必要とする。これにより、p+
ポリサイド配線とp+拡散層領域とのコンタクト抵抗が
高くならない。また、拡散防止膜としてシリコン窒化膜
を用いた場合、拡散防止膜とp+ポリシリコン膜9ある
いはタングステンシリサイド膜10の界面にボロンが偏
析しないため、p+ポリシリコン膜中9のボロン濃度が
低下せず、コンタクト抵抗はより安定する。ただし、シ
リコン窒化膜を拡散防止膜として用いた場合、シリコン
窒化膜の膜厚を厚くすると、シリコン窒化膜の応力が大
きくなり、デバイス特性を劣化させたり配線の信頼性を
劣化させたりするので、注意が必要となる。
【0023】また、この方法では、コンタクトホール6
の側壁部のシリコン酸化膜8をフォトマスクを使用せず
に形成するため、合わせ余裕を必要とせず、コンタクト
ホール6の微細化が可能となる。
の側壁部のシリコン酸化膜8をフォトマスクを使用せず
に形成するため、合わせ余裕を必要とせず、コンタクト
ホール6の微細化が可能となる。
【0024】なお、本実施例では、p+ポリサイドを形
成する方法として、ポリシリコン9を形成した後、およ
びタングステンシリサイド10を形成した後の双方の工
程においてイオン注入を行うが、ポリシリコン9を形成
した後のみ、あるいはタングステンシリサイド10を形
成した後のみのイオン注入でも良い。また、BPSG膜
5およびBPSG膜12中のボロン濃度は、7.0−1
5.0mol%B2O3の範囲、リン濃度は、4.0−8.
0mol%P2O5の範囲であれば同様の効果が得られ
る。また、BPSG膜12の熱処理は、950℃以下の
温度であればコンタクト抵抗は高くならない。また、拡
散防止膜の膜厚はそれぞれ、10nm以上あれば同様の
効果が得られる。
成する方法として、ポリシリコン9を形成した後、およ
びタングステンシリサイド10を形成した後の双方の工
程においてイオン注入を行うが、ポリシリコン9を形成
した後のみ、あるいはタングステンシリサイド10を形
成した後のみのイオン注入でも良い。また、BPSG膜
5およびBPSG膜12中のボロン濃度は、7.0−1
5.0mol%B2O3の範囲、リン濃度は、4.0−8.
0mol%P2O5の範囲であれば同様の効果が得られ
る。また、BPSG膜12の熱処理は、950℃以下の
温度であればコンタクト抵抗は高くならない。また、拡
散防止膜の膜厚はそれぞれ、10nm以上あれば同様の
効果が得られる。
【0025】さらに、応力が問題とならない第2の拡散
防止膜にはシリコン窒化膜を用い、全面に堆積するため
応力が問題となる第1および第3の拡散防止膜には、シ
リコン酸化膜を使用するといった使い分けを行っても良
い。
防止膜にはシリコン窒化膜を用い、全面に堆積するため
応力が問題となる第1および第3の拡散防止膜には、シ
リコン酸化膜を使用するといった使い分けを行っても良
い。
【0026】(実施例2)図3は本発明の第2の実施例
における半導体装置の製造方法を示す要部断面構成図で
ある。第1の実施例では第3の拡散防止膜としてシリコ
ン窒化膜を形成したのに対し、第2の実施例では第3の
拡散防止膜をp+ポリサイド配線を窒化処理することに
より形成することに特徴がある。以下順次図3に従って
製造方法を説明する。
における半導体装置の製造方法を示す要部断面構成図で
ある。第1の実施例では第3の拡散防止膜としてシリコ
ン窒化膜を形成したのに対し、第2の実施例では第3の
拡散防止膜をp+ポリサイド配線を窒化処理することに
より形成することに特徴がある。以下順次図3に従って
製造方法を説明する。
【0027】p+ポリサイド配線を形成する工程まで
は、第1の実施例における図2(a)〜(d)と同様で
あるため、省略する。
は、第1の実施例における図2(a)〜(d)と同様で
あるため、省略する。
【0028】図3(a)では、その後、アンモニア雰囲気
中において850℃、10分の熱処理を行う、あるいは
窒素雰囲気中において500℃、10分のプラズマ処理
を行う。これにより、第3の拡散防止膜としてp+ポリ
シリコン9の側壁部には、シリコン窒化膜13を形成
し、タングステンシリサイド10の表面および側壁部に
はタングステン窒化膜14を形成する。このとき、シリ
コン窒化膜13およびタングステン窒化膜14の膜厚
は、4nm以上あれば良い。
中において850℃、10分の熱処理を行う、あるいは
窒素雰囲気中において500℃、10分のプラズマ処理
を行う。これにより、第3の拡散防止膜としてp+ポリ
シリコン9の側壁部には、シリコン窒化膜13を形成
し、タングステンシリサイド10の表面および側壁部に
はタングステン窒化膜14を形成する。このとき、シリ
コン窒化膜13およびタングステン窒化膜14の膜厚
は、4nm以上あれば良い。
【0029】図3(b)では、実施例1と同様に、BPS
G膜12を400nm堆積する。ここで、BPSG膜1
2中のボロン濃度は、10.0mol%B2O3、リン濃
度は、6.0mol%P2O5とする。その後、BPSG
膜12のフローのために900℃・30分の熱処理を行
う。
G膜12を400nm堆積する。ここで、BPSG膜1
2中のボロン濃度は、10.0mol%B2O3、リン濃
度は、6.0mol%P2O5とする。その後、BPSG
膜12のフローのために900℃・30分の熱処理を行
う。
【0030】以上のように、p+ポリシリコン膜9およ
びタングステンシリサイド膜10とBPSG膜11が、
第3の拡散防止膜としてのシリコン窒化膜13およびタ
ングステン窒化膜14の存在により直接接触しないた
め、BPSG膜11中のリンがp+ポリシリコン膜9中
に拡散せず、コンタクト抵抗が高くならない。また、タ
ングステン窒化膜14とタングステンシリサイド膜10
との界面にボロンが偏析しないため、p+ポリシリコン
膜9中のボロン濃度が低下せず、コンタクト抵抗はより
安定する。この方法では、タングステンシリサイド膜1
0の窒化速度がBPSG膜5の窒化速度と比較して速い
ため、p+ポリサイド上にのみ拡散防止膜が形成され
る。このため、シリコン窒化膜11を全面に形成した第
1の実施例と比較して、応力の問題は発生せず、しかも
拡散防止効果は同程度あるという特徴がある。
びタングステンシリサイド膜10とBPSG膜11が、
第3の拡散防止膜としてのシリコン窒化膜13およびタ
ングステン窒化膜14の存在により直接接触しないた
め、BPSG膜11中のリンがp+ポリシリコン膜9中
に拡散せず、コンタクト抵抗が高くならない。また、タ
ングステン窒化膜14とタングステンシリサイド膜10
との界面にボロンが偏析しないため、p+ポリシリコン
膜9中のボロン濃度が低下せず、コンタクト抵抗はより
安定する。この方法では、タングステンシリサイド膜1
0の窒化速度がBPSG膜5の窒化速度と比較して速い
ため、p+ポリサイド上にのみ拡散防止膜が形成され
る。このため、シリコン窒化膜11を全面に形成した第
1の実施例と比較して、応力の問題は発生せず、しかも
拡散防止効果は同程度あるという特徴がある。
【0031】なお、本実施例では、p+ポリサイド配線
の窒化方法として、アンモニア雰囲気中において850
℃の熱処理を行ったが、700℃以上の温度の熱処理で
あれば、タングステン窒化膜は形成される。また、プラ
ズマ処理によりp+ポリサイド配線の窒化を行う場合、
窒素雰囲気中において500℃の温度においてプラズマ
処理を行う方法を用いたが、400℃以上の温度であれ
ば、タングステン窒化膜は形成される。また、タングス
テン窒化膜14が、4nm以上形成される条件であれば
他の方法を用いても問題ない。また、BPSG膜5およ
びBPSG膜12中のボロン濃度は、7.0−15.0m
ol%B2O3の範囲、リン濃度は、4.0−8.0mol
%P2O5の範囲であれば同様の効果が得られる。また、
BPSG膜12の熱処理は、950℃以下の温度であれ
ばコンタクト抵抗は高くならない。
の窒化方法として、アンモニア雰囲気中において850
℃の熱処理を行ったが、700℃以上の温度の熱処理で
あれば、タングステン窒化膜は形成される。また、プラ
ズマ処理によりp+ポリサイド配線の窒化を行う場合、
窒素雰囲気中において500℃の温度においてプラズマ
処理を行う方法を用いたが、400℃以上の温度であれ
ば、タングステン窒化膜は形成される。また、タングス
テン窒化膜14が、4nm以上形成される条件であれば
他の方法を用いても問題ない。また、BPSG膜5およ
びBPSG膜12中のボロン濃度は、7.0−15.0m
ol%B2O3の範囲、リン濃度は、4.0−8.0mol
%P2O5の範囲であれば同様の効果が得られる。また、
BPSG膜12の熱処理は、950℃以下の温度であれ
ばコンタクト抵抗は高くならない。
【0032】
【発明の効果】本発明は、p+拡散層領域と、BPSG
膜と、p+ポリサイド配線とを具備する構造で、p+ポ
リサイド配線とp+拡散層領域との間にコンタクトが存
在する半導体装置の製造方法において、p+ポリシリコ
ン膜とBPSG膜の間に拡散防止膜を形成するため、B
PSG膜の熱処理を行っても、BPSG膜中のリンがp
+ポリシリコン膜中に拡散せず、コンタクト抵抗が高く
ならない。また、拡散防止膜としてシリコン窒化膜を用
いた場合、シリコン窒化膜とタングステンシリサイド膜
の界面にボロンが偏析しないため、p+ポリシリコン中
のボロン濃度が低下せず、コンタクト抵抗はより安定す
る。さらに、コンタクトホールの側壁部の第2の拡散防
止膜をフォトマスクを使用せずに形成するため、合わせ
余裕を必要とせず、コンタクトホールの微細化が可能と
なる。
膜と、p+ポリサイド配線とを具備する構造で、p+ポ
リサイド配線とp+拡散層領域との間にコンタクトが存
在する半導体装置の製造方法において、p+ポリシリコ
ン膜とBPSG膜の間に拡散防止膜を形成するため、B
PSG膜の熱処理を行っても、BPSG膜中のリンがp
+ポリシリコン膜中に拡散せず、コンタクト抵抗が高く
ならない。また、拡散防止膜としてシリコン窒化膜を用
いた場合、シリコン窒化膜とタングステンシリサイド膜
の界面にボロンが偏析しないため、p+ポリシリコン中
のボロン濃度が低下せず、コンタクト抵抗はより安定す
る。さらに、コンタクトホールの側壁部の第2の拡散防
止膜をフォトマスクを使用せずに形成するため、合わせ
余裕を必要とせず、コンタクトホールの微細化が可能と
なる。
【0033】さらに、p+ポリサイド配線を窒化処理す
ることで、第3の拡散防止膜を形成することにより、p
+ポリサイド上にのみ第3の拡散防止膜が形成され、応
力の問題は発生せず、しかも拡散防止効果はシリコン窒
化膜を用いた場合と同程度ある。
ることで、第3の拡散防止膜を形成することにより、p
+ポリサイド上にのみ第3の拡散防止膜が形成され、応
力の問題は発生せず、しかも拡散防止効果はシリコン窒
化膜を用いた場合と同程度ある。
【0034】以上のように、BPSG膜の熱処理を行っ
ても、p+ポリサイドとp+拡散層領域のコンタクト抵
抗が高くならない。このp+ポリサイドおよびそのコン
タクトを、従来より用いられているn+ポリサイドと組
み合わせて用いることにより、DRAMあるいはマイコ
ンの等のCMOS構造を有する半導体装置の集積度は大
幅に向上し、その実用的効果は非常に大きい。
ても、p+ポリサイドとp+拡散層領域のコンタクト抵
抗が高くならない。このp+ポリサイドおよびそのコン
タクトを、従来より用いられているn+ポリサイドと組
み合わせて用いることにより、DRAMあるいはマイコ
ンの等のCMOS構造を有する半導体装置の集積度は大
幅に向上し、その実用的効果は非常に大きい。
【図1】本発明における半導体装置の要部断面構成図
【図2】本発明の第一の実施例における半導体装置の製
造方法の要部工程断面図
造方法の要部工程断面図
【図3】本発明の第二の実施例における半導体装置の製
造方法の要部工程断面図
造方法の要部工程断面図
1 シリコン基板 2 素子分離領域 3 p+拡散層領域 4 シリコン酸化膜 5、12 BPSG膜 6 コンタクトホール 7、8、11 シリコン窒化膜 9 p+ポリシリコン 10 タングステンシリサイド 13 シリコン窒化膜 14 タングステン窒化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−60153(JP,A) 特開 平1−181415(JP,A) 特開 平2−137222(JP,A) 特開 昭63−62380(JP,A) 特開 昭63−50043(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/31 - 21/3215 H01L 21/768
Claims (1)
- 【請求項1】 半導体基板上に形成されたp+拡散層領
域と、前記p+拡散層領域上に形成された第1のBPS
G膜と、前記第1のBPSG膜に開口されたコンタクト
ホールと、前記第1のBPSG膜上に形成された第1の
拡散防止膜と、前記コンタクホール内の前記第1のBP
SG膜の側壁に形成された第2の拡散防止膜と、前記コ
ンタクホールを通じて前記p+拡散層領域と電気的に接
続するための配線として形成されたp+ポリサイド配線
と、前記p+ポリサイド配線の上に形成された第2のB
PSG膜とを具備する半導体装置の製造方法において、 前記p+ポリサイド配線を形成した後、少なくとも前記
p+ポリサイド配線を覆う第3の拡散防止膜を形成し、
その後前記第3の拡散防止膜上に前記第2のBPSG膜
を堆積し熱処理を行う工程を有し、 前記第3の拡散防止膜が、前記p+ポリサイド配線を形
成した後、アンモニア雰囲気中で熱処理を行うあるいは
窒素雰囲気中でプラズマ処理を行うことで形成した、前
記p+ポリサイド配線の高融点金属シリサイド部分の表
面の高融点金属窒化膜、および前記p+ポリシリコン配
線のp+ポリシリコン部分の表面のシリコン窒化膜であ
る ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25516791A JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25516791A JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0594964A JPH0594964A (ja) | 1993-04-16 |
JP3265593B2 true JP3265593B2 (ja) | 2002-03-11 |
Family
ID=17274991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25516791A Expired - Fee Related JP3265593B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3265593B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10121657B4 (de) * | 2001-05-03 | 2010-02-11 | Qimonda Ag | Mikroelektronische Struktur mit Wasserstoffbarrierenschicht |
-
1991
- 1991-10-02 JP JP25516791A patent/JP3265593B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0594964A (ja) | 1993-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5719071A (en) | Method of forming a landing pad sturcture in an integrated circuit | |
US4830971A (en) | Method for manufacturing a semiconductor device utilizing self-aligned contact regions | |
US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
US5053349A (en) | Method for interconnecting semiconductor devices | |
KR19980053694A (ko) | Mosfet 제조 방법 | |
JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
JPH06151736A (ja) | 半導体集積回路装置及びその製造方法 | |
US5705845A (en) | Semiconductor device with particular metal silicide film | |
US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
US5614745A (en) | Contact structure between two conductive layers in semiconductor device and method of manufacturing the same | |
US5192713A (en) | Method of manufacturing semiconductor devices having multi-layered structure | |
US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
JP3384896B2 (ja) | 半導体装置およびその製造方法 | |
JP2636796B2 (ja) | 半導体装置の製造方法 | |
JP3265593B2 (ja) | 半導体装置の製造方法 | |
US6271570B1 (en) | Trench-free buried contact | |
JPH06333944A (ja) | 半導体装置 | |
US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
US7332420B2 (en) | Method for manufacturing semiconductor device | |
JPH0653492A (ja) | 半導体装置及びその製造方法 | |
JP2563317B2 (ja) | 半導体装置の製造方法 | |
JPH0637108A (ja) | 半導体装置の製造方法 | |
KR100265997B1 (ko) | 반도체장치의제조방법 | |
KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |