JP2679647B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2679647B2
JP2679647B2 JP6258858A JP25885894A JP2679647B2 JP 2679647 B2 JP2679647 B2 JP 2679647B2 JP 6258858 A JP6258858 A JP 6258858A JP 25885894 A JP25885894 A JP 25885894A JP 2679647 B2 JP2679647 B2 JP 2679647B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon film
metal
semiconductor device
opening window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6258858A
Other languages
English (en)
Other versions
JPH0897172A (ja
Inventor
正一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6258858A priority Critical patent/JP2679647B2/ja
Priority to EP95115317A priority patent/EP0704905A2/en
Priority to US08/535,400 priority patent/US5701029A/en
Publication of JPH0897172A publication Critical patent/JPH0897172A/ja
Priority to US08/934,560 priority patent/US6027991A/en
Application granted granted Critical
Publication of JP2679647B2 publication Critical patent/JP2679647B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に多結晶シリコン膜、金属シリサイド層及び電極が設け
られている半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の高速化、高集積化に
伴って素子寸法の微細化が進み、接合の深さも浅型化が
図られており、これにより電極の作製方法にも大きな影
響を与えている。
【０００３】ところで、電極の作製法としては、一般に
半導体基板面に直接アルミニウム等の金属を被着する方
法がとられている。しかしながら、製造工程での熱処理
により半導体基板と金属膜とのシリサイド反応が進み、
接合が浅いと、この接合を突き破って接合破壊による電
気的リ−クを引き起こす現象が顕著になってきた。
【０００４】そこで、半導体基板と金属膜との間に多結
晶シリコン膜を介在させ、この多結晶シリコン膜を介し
て不純物原子を半導体基板に拡散させ、浅い接合を設け
る方法が取られるようになってきた。この従来例につい
て図３(Ａ)を参照して説明する。なお、図３(Ａ)は、従
来の半導体装置の断面図であって、特に浅い接合の典型
であるバイポ−ラトランジスタのエミッタの断面図であ
る。
【０００５】従来の浅い接合のバイポ−ラトランジスタ
のエミッタは、図３(Ａ)に示すように、半導体基板１上
に一導電型の拡散層(ベ−ス領域)１１を選択的に設け、
この拡散層(ベ−ス領域)１１に達する開孔窓を設けた絶
縁膜３を有している。そして、上記開孔窓を覆うように
多結晶シリコン膜４を選択的に設け、かつ、この多結晶
シリコン膜４より半導体基板１に逆導電型の不純物原子
を拡散して設けた逆導電型の拡散層(エミッタ領域)２を
有している。
【０００６】更に、白金等の金属から成る金属シリサイ
ド層５を有し、この金属シリサイド層５に達する開孔窓
を設けた層間絶縁膜６を有し、この開孔窓を覆うように
アルミニウム等から成る金属電極７を有している。な
お、特に耐熱性を要求されるデバイスでは、金属シリサ
イド層５と金属電極７との間に、更に例えばチタンやモ
リブデン等の高融点金属(図示せず)を介在させる構造も
取られている。
【０００７】
【発明が解決しようとする課題】ところで、従来の半導
体装置において特に開孔窓の深さが深い素子(例えば500
〜700ｎｍ程度)では、従来の前記対策を施しても接合破
壊を解決できないことが判った。これを図３(Ｂ)及び図
３(Ｃ)に基づいて説明する。
【０００８】図３(Ｂ)は、多結晶シリコン膜４の表面に
金属シリサイド層５を設けた時の状態を示す部分拡大断
面図であり、図３(Ｃ)は、多結晶シリコン膜４の成膜時
の部分拡大断面図である。多結晶シリコン膜４の角部８
では、図３(Ｂ)に示すように、金属シリサイド層５を設
けるために用いた金属が浸み込み、その結果接合破壊を
起こして半導体装置の歩留まりを低下させるという問題
があった。これは、この角部８の領域で多結晶シリコン
の結晶粒が小さくなるために生じることを見いだした。
【０００９】即ち、多結晶シリコン膜４は、開孔窓の側
面及び底面部に均一の膜厚で成膜されるが、角部８で
は、図３(Ｃ)に示すように、底面方向から成膜された多
結晶シリコンと側面方向から成膜された多結晶シリコン
とがぶつかり合い、図３(Ｃ)中の破線で示した領域で結
晶粒が小さくなってしまうものである。
【００１０】ところで、多結晶シリコン膜４の角部８で
の金属の浸み込みは、300〜400ｎｍ程度である。従っ
て、多結晶シリコン膜４を厚く設けると(例えば500ｎｍ
程度設けると)、金属の浸み込みが半導体基板面に達す
ることはない。しかしながら、この方法では、多結晶シ
リコン膜４を厚くすることにより、絶縁膜３上で多結晶
シリコン膜４のある箇所とない箇所の段差が大きくなっ
てしまい、このため、層間絶縁膜６形成後に金属配線
(金属電極７)を設けるが［図３(Ａ)参照］、上記段差部
で金属配線の段切れを起こし、半導体装置の歩留まりを
低下させる欠点を有している。
【００１１】本発明は、前述した問題点、欠点に鑑み成
されたものであって、その目的とするところは、前記問
題点、欠点を解消し、接合破壊が防止でき、半導体装置
の歩留まりを大幅に向上させることができる半導体装置
を提供することにある。更に、本発明は、深い開孔窓を
もち、しかも浅い接合を有する拡散層に電気的リ−クを
発生させることなく良好な接続を可能とする、多結晶シ
リコン−金属からなる電極を有する半導体装置を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、開孔窓の全側
壁部に、該開孔窓の底面部より厚い多結晶シリコン膜が
被着されていることを特徴とし(請求項１)、また、該開
孔窓の側壁部に設けた多結晶シリコン膜の結晶粒の大き
さが、他部に比べ大きいことを特徴とし(請求項２)、こ
れにより前記した目的とする半導体装置を提供するもの
である。
【００１３】
【作用】本発明に係る半導体装置では、開孔窓の全側壁
部に該開孔窓の底面部より厚い多結晶シリコン膜を被着
することで、前述した金属の浸み込みが半導体基板面に
達することがなく、これに伴う接合破壊等の問題が発生
しない作用が生じる。しかも、開孔窓の全側壁部の多結
晶シリコン膜の膜厚のみを厚くし、その他の部分(開孔
窓の底部及び絶縁膜の上部)の多結晶シリコン膜を薄く
することで、前述した金属配線の段切れが生じることが
なく、半導体装置の歩留まりを低下させることがない作
用及びエミッタ抵抗も低減できる作用が生じる。
【００１４】また、本発明に係る半導体装置では、開孔
窓の側壁部(特に開孔窓の周囲底部)に設けた多結晶シリ
コン膜の結晶粒の大きさを、その他の箇所(開孔窓の底
部及び絶縁膜の上部)に設けた多結晶シリコン膜の結晶
粒よりも大きくすることで、前述した金属の浸み込みが
生じることがなく、接合リ−クを防止できる作用が生じ
る。
【００１５】
【実施例】以下、本発明について図１、図２を参照して
詳細に説明する。なお、図１は本発明の第１の実施例
(実施例１)を、図２は本発明の第２の実施例(実施例２)
を説明するための図である。
【００１６】（実施例１）図１は、本発明の第１の実施
例(実施例１)を説明する断面図であって、このうち(Ａ)
は、選択的に多結晶シリコン膜４を設けた後、この多結
晶シリコン膜４の表面に金属シリサイド層５を設けたバ
イポ−ラトランジスタのエミッタ電極の例である。な
お、図１(Ａ)中ベ−ス、コレクタ接合領域は省略されて
いる。また、図１(Ｂ)は、多結晶シリコン膜を被着した
後、異方性エッチ法により選択エッチした状態を示す部
分拡大断面図であり、(Ｃ)は、多結晶シリコン膜４の表
面に金属シリサイド層５を設けた時の状態を示す部分拡
大断面図である。
【００１７】本実施例１において、一導電型接合領域を
有する半導体基板１上に絶縁膜３を設けて選択的に開孔
窓(エミッタ窓)を設けるまでは、従来の半導体装置と同
様であるので、その説明を省略する。
【００１８】本実施例１では、図１(Ｂ)に示すように、
膜厚：500ｎｍ程度の多結晶シリコン膜４を被着し(点線
部分参照)、全面を異方性エッチ法により開孔窓の底部
の多結晶シリコン膜４の膜厚を200ｎｍ程度にした後、
選択エッチし、エミッタ電極(多結晶シリコン膜４)を設
ける。この時、開孔窓側壁部の多結晶シリコン膜４はエ
ッチングされず、500ｎｍの膜厚のままになっている。
即ち、図１(Ｂ)に示すように、結晶粒が小さく金属シリ
サイド層５の材料となる金属が浸み込み易い角部８は、
エッチングされず、500ｎｍの膜厚のままになってい
る。
【００１９】次に、図１(Ｃ)に示すように、白金等の金
属を被着した後400℃の熱処理を施し、自己整合的に多
結晶シリコン表面に金属シリサイド層５を設ける。この
ようにして、図１(Ａ)に示すような開孔窓の全側壁部に
該開孔窓の底面部より厚い多結晶シリコン膜を被着した
半導体装置を得る。
【００２０】本実施例１によれば、図１(Ｃ)のように白
金等の金属の浸み込みは起きるが、浸み込み領域の膜厚
が500ｎｍと厚いため、浸み込みが半導体基板面まで達
することはない。従って、接合破壊等の問題を解決する
ことができる。一方、開孔窓底部及び絶縁膜３上の多結
晶シリコン膜４の膜厚は200ｎｍと薄く、半導体基板面
の起伏も従来程度であり、配線形成の支障は起こさな
い。
【００２１】（実施例２）図２は、本発明の第２の実施
例(実施例２)を説明する図であって、工程(Ａ)〜(Ｃ)か
らなる工程順断面図である。本実施例２において、半導
体基板１上にエミッタ用の開孔窓を有する絶縁膜３を設
けるまでは、従来の半導体装置と同様であるので、その
説明を省略する。
【００２２】本実施例２では、100〜200ｎｍ程度の第１
の多結晶シリコン膜を設け、異方性エッチング法により
開孔窓の側壁部にのみ第１の多結晶シリコン９を設ける
［図２(Ａ)参照］。次に、900〜1000℃の熱処理を加え
ることで第１の多結晶シリコン９の結晶粒を大きくし、
その後、第２の多結晶シリコン膜１０を選択的に設ける
［図２(Ｂ)参照］。
【００２３】ところで、前述した第１の多結晶シリコン
９は結晶粒が大きいため、第１の多結晶シリコン９上に
設けた第２の多結晶シリコン膜１０も同じ結晶配列とな
るため、結晶粒を大きく設けることができる。
【００２４】次に、図２(Ｃ)に示すように、第２の多結
晶シリコン膜10に逆導電型の不純物原子を導入し、この
第２の多結晶シリコン膜10を介して拡散層(エミッタ領
域)２を設け、続いて白金等の金属から構成した金属シ
リサイド層５を設ける。この時、多結晶シリコンで構成
した電極の角部８は結晶粒が大きく、白金等の金属の浸
み込みは起きない。従って、従来の構造で起こしていた
接合破壊が防止できる。
【００２５】以上、本発明の実施例を挙げて本発明を詳
細に説明したが、本発明は、これら実施例に限定される
ものではなく、任意に変更可能である。例えば、前記実
施例１と実施例２とを組み合わせた例（開孔窓の全側壁
部に開孔窓の底面部より厚い多結晶シリコン膜を被着さ
せ、かつ、この側壁部に設けた多結晶シリコン膜の結晶
粒の大きさが、他部に比べ大きいものとした例）とする
こともでき、これも本発明に包含されるものである。こ
の例では、前記した金属の浸み込みは起きなく、エミッ
タ抵抗も低減でき、しかも接合リ−クを防止でき、半導
体装置の歩留まりを大幅に向上させることができる。
【００２６】
【発明の効果】本発明は、以上詳記したとおり、絶縁膜
に開孔窓を有し、この開孔窓の全側壁部に開孔窓の底面
部よりも厚い多結晶シリコン膜を有することを特徴と
し、これにより、多結晶シリコン膜表面に白金等の金属
から成る金属シリサイドを設ける際に多結晶シリコン中
に白金等の金属の浸み込みが起きても、膜厚が充分厚い
ため、その浸み込みが半導体基板面まで達することはな
い効果が生じる。
【００２７】また、本発明は、開孔窓の側壁部(開孔窓
の周囲底部)に設けた多結晶シリコン膜の結晶粒の大き
さが他部に比べ大きくすることを特徴とし、これによ
り、多結晶シリコン中に白金等の金属の浸み込みが起き
ない効果が生じる。
【００２８】以上のとおり、本発明に係る半導体装置に
よれば、接合破壊を防止でき、半導体装置の歩留まりを
大幅に向上させ得る効果が生じる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明する図であって、
(Ａ)は、多結晶シリコン膜表面に金属シリサイド層を設
けたバイポ−ラトランジスタのエミッタ電極の断面図、
(Ｂ)は、多結晶シリコン膜を被着した後、異方性エッチ
法により選択エッチした状態を示す部分拡大断面図、
(Ｃ)は、多結晶シリコン膜表面に金属シリサイド層を設
けた時の状態を示す部分拡大断面図。
【図２】本発明の第２の実施例を説明する図であって、
工程(Ａ)〜(Ｃ)からなる工程順断面図。
【図３】従来の半導体装置の断面図であって、(Ａ)は、
浅い接合の典型であるバイポ−ラトランジスタのエミッ
タの断面図、(Ｂ)は、多結晶シリコン膜表面に金属シリ
サイド層を設けた時の状態を示す部分拡大断面図、(Ｃ)
は、多結晶シリコン膜の成膜時の部分拡大断面図。
【符号の説明】
１ 半導体基板 ２ 逆導電型の拡散層(エミッタ領域) ３ 絶縁膜 ４ 多結晶シリコン膜 ５ 金属シリサイド層 ６ 層間絶縁膜 ７ 金属電極 ８ 角部 ９ 第１の多結晶シリコン １０ 第２の多結晶シリコン １１ 一導電型の拡散層(ベ−ス領域)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、拡散層と該拡散層に達
    する開孔窓を有する絶縁膜を有し、該開孔窓を覆うよう
    に多結晶シリコン膜、金属シリサイド層及び電極が設け
    られている半導体装置において、前記開孔窓の全側壁部
    に、該開孔窓の底面部よりも厚い多結晶シリコン膜が被
    着されていることを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に、拡散層と該拡散層に達
    する開孔窓を有する絶縁膜を有し、該開孔窓を覆うよう
    に多結晶シリコン膜、金属シリサイド層及び電極が設け
    られている半導体装置において、前記開孔窓の側壁部に
    設けた多結晶シリコン膜の結晶粒の大きさが、他部に比
    べて大きいことを特徴とする半導体装置。
JP6258858A 1994-09-28 1994-09-28 半導体装置 Expired - Lifetime JP2679647B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6258858A JP2679647B2 (ja) 1994-09-28 1994-09-28 半導体装置
EP95115317A EP0704905A2 (en) 1994-09-28 1995-09-28 Silicon semiconductor device with junction breakdown prevention
US08/535,400 US5701029A (en) 1994-09-28 1995-09-28 Semiconductor having polycrystalline silicon sandwiched by semiconductor substrate and metal silicide
US08/934,560 US6027991A (en) 1994-09-28 1997-09-22 Method of making a silicide semiconductor device with junction breakdown prevention

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6258858A JP2679647B2 (ja) 1994-09-28 1994-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH0897172A JPH0897172A (ja) 1996-04-12
JP2679647B2 true JP2679647B2 (ja) 1997-11-19

Family

ID=17326019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6258858A Expired - Lifetime JP2679647B2 (ja) 1994-09-28 1994-09-28 半導体装置

Country Status (3)

Country Link
US (2) US5701029A (ja)
EP (1) EP0704905A2 (ja)
JP (1) JP2679647B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
KR100396110B1 (ko) 1998-03-10 2003-08-27 인터내셔널 비지네스 머신즈 코포레이션 이중 직경 컨택트 플러그 및 그 제조 방법
JP2001332561A (ja) * 2000-05-22 2001-11-30 Nec Corp バイポーラトランジスタおよびその製造方法
US6445194B1 (en) 2001-02-16 2002-09-03 International Business Machines Corporation Structure and method for electrical method of determining film conformality
JP2004006466A (ja) * 2002-05-31 2004-01-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8435873B2 (en) * 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
JPWO2014002353A1 (ja) * 2012-06-27 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
US4507171A (en) * 1982-08-06 1985-03-26 International Business Machines Corporation Method for contacting a narrow width PN junction region
US4583106A (en) * 1983-08-04 1986-04-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
EP0409370A3 (en) * 1985-05-07 1991-02-27 Nippon Telegraph And Telephone Corporation Bipolar transistor
US4994400A (en) * 1989-01-27 1991-02-19 Tektronix, Inc. Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US5026663A (en) * 1989-07-21 1991-06-25 Motorola, Inc. Method of fabricating a structure having self-aligned diffused junctions
US5137840A (en) * 1990-10-24 1992-08-11 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
KR920017269A (ko) * 1991-02-21 1992-09-26 김광호 다결정실리콘 재충전(refill)법을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법
US5213989A (en) * 1992-06-24 1993-05-25 Motorola, Inc. Method for forming a grown bipolar electrode contact using a sidewall seed
JPH06208968A (ja) * 1993-01-08 1994-07-26 Toshiba Corp 半導体装置の製造方法
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component

Also Published As

Publication number Publication date
JPH0897172A (ja) 1996-04-12
US6027991A (en) 2000-02-22
US5701029A (en) 1997-12-23
EP0704905A2 (en) 1996-04-03
EP0704905A3 (ja) 1996-04-24

Similar Documents

Publication Publication Date Title
US6844252B2 (en) Semiconductor processing methods of forming a conductive gate and line
US4855798A (en) Semiconductor and process of fabrication thereof
JP2679647B2 (ja) 半導体装置
JP3426170B2 (ja) 半導体装置の製造方法
US6291890B1 (en) Semiconductor device having a silicide structure
JP3252397B2 (ja) 配線形成方法
JPS609159A (ja) 半導体装置
JP2623659B2 (ja) Ｍｉｓ型トランジスタの製造方法
US6891244B2 (en) Plug structure having low contact resistance and method of manufacturing
JP3457532B2 (ja) 半導体装置の製造方法
JP2940492B2 (ja) 半導体装置およびその製造方法
JP2695812B2 (ja) 半導体装置
JP2536423B2 (ja) 半導体装置の製造方法
JP3123995B2 (ja) 半導体装置およびその製造方法
JP3095452B2 (ja) 半導体素子の製造方法
JPS6160580B2 (ja)
KR930011472B1 (ko) Mos트랜지스터의 제조방법
KR960006339B1 (ko) 반도체장치의 제조방법
JP2725919B2 (ja) 半導体装置の製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPH0697166A (ja) 電極構造およびその製造方法
JP2850639B2 (ja) 半導体装置
JPH07240461A (ja) 半導体装置の製造方法
JPS6118350B2 (ja)
KR20030056845A (ko) 반도체 소자의 콘택 형성방법