JPH0744186B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0744186B2 JPH0744186B2 JP1060050A JP6005089A JPH0744186B2 JP H0744186 B2 JPH0744186 B2 JP H0744186B2 JP 1060050 A JP1060050 A JP 1060050A JP 6005089 A JP6005089 A JP 6005089A JP H0744186 B2 JPH0744186 B2 JP H0744186B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor film
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 83
- 229920005591 polysilicon Polymers 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 31
- 238000000605 extraction Methods 0.000 description 23
- 239000012535 impurity Substances 0.000 description 20
- 150000004767 nitrides Chemical class 0.000 description 19
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000006260 foam Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置の製造方法に関し、特にバイポー
ラトランジスタのベースと、エミッタとの間隔を規定し
た自己整合型超高速バイポーラトランジスタのような半
導体装置の製造方法に関するものである。
ラトランジスタのベースと、エミッタとの間隔を規定し
た自己整合型超高速バイポーラトランジスタのような半
導体装置の製造方法に関するものである。
（従来の技術） 以下、図面を参照して、従来のSST（Super Self−alig
ned Process Technology）法により、製造された自己
整合型超高速バイポーラトランジスタについて説明す
る。
ned Process Technology）法により、製造された自己
整合型超高速バイポーラトランジスタについて説明す
る。
第２図は、従来のSST−1Aプロセスにより、製造された
自己整合型超高速バイポーラトランジスタの断面図であ
る。
自己整合型超高速バイポーラトランジスタの断面図であ
る。
第２図に示すように、ｐ型シリコン基板31上に高濃度n+
型埋込層32が形成されている。この高濃度n+型埋込層32
上には、エピタキシャル層による低濃度n-型コレクタ領
域33、および上記高濃度n+型埋込層32に接して、高濃度
n+型コレクタ取出し領域が形成されている。さらに、こ
れらが形成されているエピタキシャル層の表面には、素
子分離領域として、フィールド酸化膜35が形成されてい
る。このフィールド酸化膜35によって、分離された素子
領域上には、薄い下地酸化膜36が形成されている。さら
に、この下地酸化膜36の上部も含み、全面に、窒化膜37
が形成されている。また、上記低濃度n-型コレクタ領域
33内には、高濃度p+型外部ベース領域43が形成されてい
る。この高濃度p+型外部ベース領域43に接して、低濃度
n-型内部ベース領域44が形成されている。この低濃度p-
型内部ベース領域44内には、高濃度n+型エミッタ領域45
が形成されている。これらの低濃度n-型コレクタ領域33
内に形成されるベース、およびエミッタ領域のうち、ま
ず、高濃度n+型外部ベース領域43に対して、上記下地酸
化膜36、および窒化膜37を通して、ベース引き出し用ポ
リシリコン膜38が形成されている。一方、高濃度n+型エ
ミッタ領域45に対して、同様に、上記下地酸化膜36、お
よび窒化膜37を通して、エミッタ引き出し用ポリシリコ
ン酸41が形成されている。また、上記高濃度n+型コレク
タ取出し領域34に対しても、上記下地酸化膜36、および
窒化膜37を通して、コレクタ引き出し用ポリシリコン膜
46が形成されている。これらの、ベース、エミッタ、お
よびコレクタ引き出し用ポリシリコン膜38、41、おいよ
び46のうち、ベース引き出し用ポリシリコン膜38と、エ
ミッタ引き出し用ポリシリコン膜41との間には、熱酸化
法により形成された熱酸化膜39が存在し、ベース引き出
し用ポリシリコン膜38と、エミッタ引き出し用ポリシリ
コン膜41とを電気的に分離している。従来のSST−1Aプ
ロセスによると、第２図に示すような、構造を持つ自己
整合型超高速バイポーラトランジスタが製造される。
型埋込層32が形成されている。この高濃度n+型埋込層32
上には、エピタキシャル層による低濃度n-型コレクタ領
域33、および上記高濃度n+型埋込層32に接して、高濃度
n+型コレクタ取出し領域が形成されている。さらに、こ
れらが形成されているエピタキシャル層の表面には、素
子分離領域として、フィールド酸化膜35が形成されてい
る。このフィールド酸化膜35によって、分離された素子
領域上には、薄い下地酸化膜36が形成されている。さら
に、この下地酸化膜36の上部も含み、全面に、窒化膜37
が形成されている。また、上記低濃度n-型コレクタ領域
33内には、高濃度p+型外部ベース領域43が形成されてい
る。この高濃度p+型外部ベース領域43に接して、低濃度
n-型内部ベース領域44が形成されている。この低濃度p-
型内部ベース領域44内には、高濃度n+型エミッタ領域45
が形成されている。これらの低濃度n-型コレクタ領域33
内に形成されるベース、およびエミッタ領域のうち、ま
ず、高濃度n+型外部ベース領域43に対して、上記下地酸
化膜36、および窒化膜37を通して、ベース引き出し用ポ
リシリコン膜38が形成されている。一方、高濃度n+型エ
ミッタ領域45に対して、同様に、上記下地酸化膜36、お
よび窒化膜37を通して、エミッタ引き出し用ポリシリコ
ン酸41が形成されている。また、上記高濃度n+型コレク
タ取出し領域34に対しても、上記下地酸化膜36、および
窒化膜37を通して、コレクタ引き出し用ポリシリコン膜
46が形成されている。これらの、ベース、エミッタ、お
よびコレクタ引き出し用ポリシリコン膜38、41、おいよ
び46のうち、ベース引き出し用ポリシリコン膜38と、エ
ミッタ引き出し用ポリシリコン膜41との間には、熱酸化
法により形成された熱酸化膜39が存在し、ベース引き出
し用ポリシリコン膜38と、エミッタ引き出し用ポリシリ
コン膜41とを電気的に分離している。従来のSST−1Aプ
ロセスによると、第２図に示すような、構造を持つ自己
整合型超高速バイポーラトランジスタが製造される。
このSST−1Aプロセスには、その製造工程上において、
主に２つの特徴がある。
主に２つの特徴がある。
まず、第１の特徴は、外部ベースコンタクト部40の開孔
形成を、窒化膜37をサイドエッチした後、下地酸化膜36
をエッチング除去して行なう点である。このような方法
によれば、0.3〜0.4μｍのベース開孔部40を形成するこ
とができる。
形成を、窒化膜37をサイドエッチした後、下地酸化膜36
をエッチング除去して行なう点である。このような方法
によれば、0.3〜0.4μｍのベース開孔部40を形成するこ
とができる。
次に、第２の特徴は、ベース引出し用ポリシリコン膜38
の表面に形成された熱酸化膜39によって、このベース引
き出し用ポリシリコン膜38と、エミッタ引き出し用ポリ
シリコン膜41とを電気的に分離することである。このよ
うな方法によれば、0.3μｍ程度のベース／エミッタ分
離領域40、および0.3μｍ程度のエミッタ開孔部42を形
成することができる。これらのことから、上記のSST−1
Aプロセスによれば、面積がほぼ１μmLの領域に、ベー
ス領域43、および44と、エミッタ領域45とを形成でき、
微細な構造の自己整合型のバイポーラトランジスタを製
造することができる。しかも、上記エミッタ領域45の周
囲が、ベース引き出し用ポリシリコン膜38によって取り
囲まれていることから、その動作は、非常に高速なもの
となる。
の表面に形成された熱酸化膜39によって、このベース引
き出し用ポリシリコン膜38と、エミッタ引き出し用ポリ
シリコン膜41とを電気的に分離することである。このよ
うな方法によれば、0.3μｍ程度のベース／エミッタ分
離領域40、および0.3μｍ程度のエミッタ開孔部42を形
成することができる。これらのことから、上記のSST−1
Aプロセスによれば、面積がほぼ１μmLの領域に、ベー
ス領域43、および44と、エミッタ領域45とを形成でき、
微細な構造の自己整合型のバイポーラトランジスタを製
造することができる。しかも、上記エミッタ領域45の周
囲が、ベース引き出し用ポリシリコン膜38によって取り
囲まれていることから、その動作は、非常に高速なもの
となる。
しかしながら、上述した第１の特徴、すなわち、窒化膜
37のサイドエッチを行なう点において、問題がある。こ
の窒化膜37は、基板31の全面に形成されており、さら
に、サイドエッチが行なわれる。このサイドエッチの
際、表面からは、窒化膜37の上部のベース引き出し用ポ
リシリコン膜38がオーバーハングとなることにより、死
角となって、窒化膜37のエッチングの量が測定できな
い。工程管理上、エッチング量は、常にモニターする必
要がある。さらに、サイドエッチされる量にもバラツキ
があるので素子の均一性が悪い。また、サイドエッチの
方法としては、熱リン酸によるウェットエッチングが用
いられている。この熱リン酸は粘性が高い。この粘性の
高い熱リン酸によって、厚さが100nm程度と薄い窒化膜3
7をサイドエッチするので、窒化膜37上に存在するベー
ス引き出し用ポリシリコン膜38と、窒化膜37下に存在す
る下地酸化膜36との間、すなわち、オーバーハング部内
にあわが付着しやすい。このあわが付着すると、熱リン
酸が、それ以上、サイドエッチすべき領域に侵入できな
くなり、エッチングのムラが発生する。このエッチング
のムラが発生すると、ベース引き出し用ポリシリコン膜
38が形成されるべき領域に、絶縁体である窒化膜37が残
留して抵抗が増したり、極端には、この窒化膜37によっ
て、完全に絶縁され、素子が生成されなくなってしま
う。実際、上記SST−1Aプロセスによる素子の生成確率
は、99.99％程度で、すなわち、１万個に１個の割合で
あわの付着等の問題により、素子が生成されない可能性
がある。この生成確率では、例えば10万個の素子を集積
した半導体装置には、約10個の不生成素子が存在すると
いうことである。つまり、10万個の素子を集積した半導
体装置は、上記SST−1Aプロセスでは、製造困難という
ことである。たとえ微細な構造の素子が形成できたとし
ても、それをより多く集積できなければ微細な構造の素
子を形成した意味がない。
37のサイドエッチを行なう点において、問題がある。こ
の窒化膜37は、基板31の全面に形成されており、さら
に、サイドエッチが行なわれる。このサイドエッチの
際、表面からは、窒化膜37の上部のベース引き出し用ポ
リシリコン膜38がオーバーハングとなることにより、死
角となって、窒化膜37のエッチングの量が測定できな
い。工程管理上、エッチング量は、常にモニターする必
要がある。さらに、サイドエッチされる量にもバラツキ
があるので素子の均一性が悪い。また、サイドエッチの
方法としては、熱リン酸によるウェットエッチングが用
いられている。この熱リン酸は粘性が高い。この粘性の
高い熱リン酸によって、厚さが100nm程度と薄い窒化膜3
7をサイドエッチするので、窒化膜37上に存在するベー
ス引き出し用ポリシリコン膜38と、窒化膜37下に存在す
る下地酸化膜36との間、すなわち、オーバーハング部内
にあわが付着しやすい。このあわが付着すると、熱リン
酸が、それ以上、サイドエッチすべき領域に侵入できな
くなり、エッチングのムラが発生する。このエッチング
のムラが発生すると、ベース引き出し用ポリシリコン膜
38が形成されるべき領域に、絶縁体である窒化膜37が残
留して抵抗が増したり、極端には、この窒化膜37によっ
て、完全に絶縁され、素子が生成されなくなってしま
う。実際、上記SST−1Aプロセスによる素子の生成確率
は、99.99％程度で、すなわち、１万個に１個の割合で
あわの付着等の問題により、素子が生成されない可能性
がある。この生成確率では、例えば10万個の素子を集積
した半導体装置には、約10個の不生成素子が存在すると
いうことである。つまり、10万個の素子を集積した半導
体装置は、上記SST−1Aプロセスでは、製造困難という
ことである。たとえ微細な構造の素子が形成できたとし
ても、それをより多く集積できなければ微細な構造の素
子を形成した意味がない。
このあわ付着の問題を改善するために、窒化膜37のサイ
ドエッチをウェットエッチングではなく、ドライエッチ
ングにすればよいとも考えられるが、ドライエッチング
によれば、窒化膜37と酸化膜36とのエッチング比を大き
くとることができない。したがって、窒化膜37のサイド
エッチの量が、所定量に達するころには、すでに、酸化
膜36は全てエッチングされ、エピタキシャルによる単結
晶シリコンが露出してしまう。この単結晶シリコンは、
エッチング速度が速く、一旦、露出してしまうと、この
エピタキシャルによる単結晶シリコンに大穴が開いてし
まう恐れがある。このことから、窒化膜37のドライエッ
チングは現実的に不可能である。
ドエッチをウェットエッチングではなく、ドライエッチ
ングにすればよいとも考えられるが、ドライエッチング
によれば、窒化膜37と酸化膜36とのエッチング比を大き
くとることができない。したがって、窒化膜37のサイド
エッチの量が、所定量に達するころには、すでに、酸化
膜36は全てエッチングされ、エピタキシャルによる単結
晶シリコンが露出してしまう。この単結晶シリコンは、
エッチング速度が速く、一旦、露出してしまうと、この
エピタキシャルによる単結晶シリコンに大穴が開いてし
まう恐れがある。このことから、窒化膜37のドライエッ
チングは現実的に不可能である。
（発明が解決しようとする課題） この発明は上記のような点に鑑み為されたもので、SST
法による自己整合型超高速バイポーラトランジスタの製
造方法において、ベースコンタクト部開孔形成ため、サ
イドエッチする際、そのサイドエッチの量を、常にモニ
ターでき、さらに、あわの付着等による素子の生成確率
の低下のない、歩留りのよい、しかも素子の均一性を図
ることのできる自己整合型超高速バイポーラトランジス
タのような半導体装置の製造方法を提供することを目的
とする。
法による自己整合型超高速バイポーラトランジスタの製
造方法において、ベースコンタクト部開孔形成ため、サ
イドエッチする際、そのサイドエッチの量を、常にモニ
ターでき、さらに、あわの付着等による素子の生成確率
の低下のない、歩留りのよい、しかも素子の均一性を図
ることのできる自己整合型超高速バイポーラトランジス
タのような半導体装置の製造方法を提供することを目的
とする。
［発明の構成］ （課題を解決するための手段） この発明による半導体装置の製造方法にあっては、ポリ
シリコンをサイドエッチ用のエッチング材料とし、この
ポリシリコンをマスク合せにより所定の形状、すなわち
サイドエッチ部も含みエッチングされる所定量にパター
ニングする。さらに、ポリシリコンがエッチング材料と
なることから、ドライエッチング、もしくは粘性の低い
エッチング液によるウェットエッチングによって、サイ
ドエッチングを行なう。
シリコンをサイドエッチ用のエッチング材料とし、この
ポリシリコンをマスク合せにより所定の形状、すなわち
サイドエッチ部も含みエッチングされる所定量にパター
ニングする。さらに、ポリシリコンがエッチング材料と
なることから、ドライエッチング、もしくは粘性の低い
エッチング液によるウェットエッチングによって、サイ
ドエッチングを行なう。
（作用） 上記のような半導体装置の製造方法にあっては、所定量
のパターニングされたポリシリコンをエッチングするこ
とにより、そのエッチング量は、常にモニターできる。
さらに、ドライエッチング、もしくは粘性の低いエッチ
ング液によるウェットエッチングによるサイドエッチを
行なうので、サイドエッチ部分、すなわち、オーバーハ
ング部に、あわが付着する恐れがれがなくなる、あるい
は低減される。
のパターニングされたポリシリコンをエッチングするこ
とにより、そのエッチング量は、常にモニターできる。
さらに、ドライエッチング、もしくは粘性の低いエッチ
ング液によるウェットエッチングによるサイドエッチを
行なうので、サイドエッチ部分、すなわち、オーバーハ
ング部に、あわが付着する恐れがれがなくなる、あるい
は低減される。
（実施例） 以下、図面を参照して、この発明の一実施例に係わる半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
第１図（ａ）ないし第１図（ｈ）は、この発明の一実施
例に係わる半導体装置の製造方法について製造工程順に
示した断面図である。
例に係わる半導体装置の製造方法について製造工程順に
示した断面図である。
まず、第１図（ａ）に示すように、例えばｐ型シリコン
基板11表面に、例えばｎ型不純物であるアンチモン（S
b）をイオン注入、および拡散させることにより、選択
的に、例えば不純物濃度１×1019cm-3程度の高濃度n+型
埋込層12を形成する。ここで、上記ｐ型シリコン基板11
の不純物は、例えばｐ型不純物であるボロン（Ｂ）であ
り、その濃度は、１×1019cm-3程度である。また、上記
高濃度n+型埋込層12の不純物は、ｎ型不純物であるヒ素
（As）であってもよい。次に、上記高濃度n+型埋込層12
が形成されたｐ型シリコン基板11上に、低濃度n-型エピ
タキシャル層13を形成する。この低濃度n-型エピタキシ
ャル層13の不純物は、例えばｎ型不純物であるリン
（Ｐ）であり、その濃度は、２×1016cm-3程度である。
この低濃度n-型エピタキシャル層13は、バイポーラトラ
ンジスタの低濃度n-型コレクタ領域として作用する。こ
の低濃度n-型エピタキシャル層13表面に、例えば選択酸
化法により、素子分離領域として、フィールド酸化膜14
を形成する。この時、素子分離領域としてのフィールド
酸化膜14が形成される領域に対し、あらかじめ、例えば
ｐ型不純物であるボロンをイオン注入しておき、フィー
ルド酸化膜14の形成時の熱を利用して、高濃度p+型チャ
ネルカット領域15を形成する。この高濃度n+型チャネル
カット領域15の不純物濃度は、１×1019cm-3程度であ
る。次に、例えば上記フィールド酸化膜14をマスクにし
て、例えばｎ型不純物であるリンをイオン注入、および
拡散させることにより、高濃度n+型コレクタ取り出し領
域16を、上記高濃度n+型埋込層12に接するように形成す
る。この高濃度n+型コレクタ取り出し領域16の不純物濃
度は、１×1019cm-3程度である。次に、上記フィールド
酸化膜14によって、分離された素子領域表面に、例えば
熱酸化法により、下地酸化膜として、第１の熱酸化膜17
を、例えば厚さ50nm程度形成する。次に、全面に、例え
ばCVD法により、第１のポリシリコン膜18を、例えば厚
さ100nm程度形成する。また、この第１のポリシリコン
膜18はアモルファスシリコン膜であっても構わない。
基板11表面に、例えばｎ型不純物であるアンチモン（S
b）をイオン注入、および拡散させることにより、選択
的に、例えば不純物濃度１×1019cm-3程度の高濃度n+型
埋込層12を形成する。ここで、上記ｐ型シリコン基板11
の不純物は、例えばｐ型不純物であるボロン（Ｂ）であ
り、その濃度は、１×1019cm-3程度である。また、上記
高濃度n+型埋込層12の不純物は、ｎ型不純物であるヒ素
（As）であってもよい。次に、上記高濃度n+型埋込層12
が形成されたｐ型シリコン基板11上に、低濃度n-型エピ
タキシャル層13を形成する。この低濃度n-型エピタキシ
ャル層13の不純物は、例えばｎ型不純物であるリン
（Ｐ）であり、その濃度は、２×1016cm-3程度である。
この低濃度n-型エピタキシャル層13は、バイポーラトラ
ンジスタの低濃度n-型コレクタ領域として作用する。こ
の低濃度n-型エピタキシャル層13表面に、例えば選択酸
化法により、素子分離領域として、フィールド酸化膜14
を形成する。この時、素子分離領域としてのフィールド
酸化膜14が形成される領域に対し、あらかじめ、例えば
ｐ型不純物であるボロンをイオン注入しておき、フィー
ルド酸化膜14の形成時の熱を利用して、高濃度p+型チャ
ネルカット領域15を形成する。この高濃度n+型チャネル
カット領域15の不純物濃度は、１×1019cm-3程度であ
る。次に、例えば上記フィールド酸化膜14をマスクにし
て、例えばｎ型不純物であるリンをイオン注入、および
拡散させることにより、高濃度n+型コレクタ取り出し領
域16を、上記高濃度n+型埋込層12に接するように形成す
る。この高濃度n+型コレクタ取り出し領域16の不純物濃
度は、１×1019cm-3程度である。次に、上記フィールド
酸化膜14によって、分離された素子領域表面に、例えば
熱酸化法により、下地酸化膜として、第１の熱酸化膜17
を、例えば厚さ50nm程度形成する。次に、全面に、例え
ばCVD法により、第１のポリシリコン膜18を、例えば厚
さ100nm程度形成する。また、この第１のポリシリコン
膜18はアモルファスシリコン膜であっても構わない。
次に、第１図（ｂ）に示すように、上記第１のポリシリ
コン膜18を、例えばホトレジストを用いた写真蝕刻法に
より、外部ベース開孔形成領域、およびエミッタ形成領
域部分、およびコレクタ形成領域部分を残して、選択的
に除去する。次に、この選択的に除去された第１のポリ
シリコン膜18表面に、例えば熱酸化法により、第２の熱
酸化膜19を、例えば厚さ50nm程度形成する。次に、全面
に、例えばCVD法により、第２のポリシリコン膜20を、
例えば厚さ300nm程度形成する。次に、この第２のポリ
シリコン膜20に対し、外部ベース領域形成用のｐ型の不
純物のイオン注入を行なう。次に、外部ベース領域形成
用のｐ型の不純物がイオン注入された第２のポリシリコ
ン膜20を、例えばホトレジストを用いた写真蝕刻法によ
り、外部ベース引き出し領域、およびエミッタ形成領域
を残して、選択的に除去する。次に、全面に、例えばCV
D法により、第１のCVD酸化膜21を、例えば厚さ300nm程
度形成する。
コン膜18を、例えばホトレジストを用いた写真蝕刻法に
より、外部ベース開孔形成領域、およびエミッタ形成領
域部分、およびコレクタ形成領域部分を残して、選択的
に除去する。次に、この選択的に除去された第１のポリ
シリコン膜18表面に、例えば熱酸化法により、第２の熱
酸化膜19を、例えば厚さ50nm程度形成する。次に、全面
に、例えばCVD法により、第２のポリシリコン膜20を、
例えば厚さ300nm程度形成する。次に、この第２のポリ
シリコン膜20に対し、外部ベース領域形成用のｐ型の不
純物のイオン注入を行なう。次に、外部ベース領域形成
用のｐ型の不純物がイオン注入された第２のポリシリコ
ン膜20を、例えばホトレジストを用いた写真蝕刻法によ
り、外部ベース引き出し領域、およびエミッタ形成領域
を残して、選択的に除去する。次に、全面に、例えばCV
D法により、第１のCVD酸化膜21を、例えば厚さ300nm程
度形成する。
次に、第１図（ｃ）に示すように、上記第１のCVD酸化
膜21、第２のポリシリコン膜20、および第２の熱酸化膜
19を通して、上記第１ポリシリコン膜18に対し、例えば
ホトレジストを用いた写真蝕刻法、および反応性イオン
エッチング法により、開孔部を形成する。この開孔部
は、ほぼエミッタ形成領域上、およびコレクタ取り出し
領域形成領域上に対して開孔される。次に、この開孔部
も含み、全面に、例えばCVD法により、第２のCVD酸化膜
22を、例えば厚さ400nm程度形成する。
膜21、第２のポリシリコン膜20、および第２の熱酸化膜
19を通して、上記第１ポリシリコン膜18に対し、例えば
ホトレジストを用いた写真蝕刻法、および反応性イオン
エッチング法により、開孔部を形成する。この開孔部
は、ほぼエミッタ形成領域上、およびコレクタ取り出し
領域形成領域上に対して開孔される。次に、この開孔部
も含み、全面に、例えばCVD法により、第２のCVD酸化膜
22を、例えば厚さ400nm程度形成する。
次に、第１図（ｄ）に示すように、上記第２のCVD酸化
膜22を、反応性イオンエッチング法により、上記開孔部
の側壁のみに、サイドウォール状に残るように除去す
る。この時、サイドウォール状に残った第２のCVD酸化
膜22の内側に、上記第１のポリシリコン膜18を露出させ
るようにする。さらに、このサイドウォール状に残った
第２のCVD酸化膜22を、デンシファイ（densify）するた
め、例えば温度950℃で、30分間程度アニールする。こ
の操作は、後工程における、第１の熱酸化膜17、および
第２の熱酸化膜19のエッチング工程時、このサイドウォ
ール状に残った第２のCVD酸化膜22も同じ酸化膜である
ことから、同時にエッチングされやすいため、この第２
のCVD酸化膜22の密度を高めることにより、エッチング
されにくくするものである。
膜22を、反応性イオンエッチング法により、上記開孔部
の側壁のみに、サイドウォール状に残るように除去す
る。この時、サイドウォール状に残った第２のCVD酸化
膜22の内側に、上記第１のポリシリコン膜18を露出させ
るようにする。さらに、このサイドウォール状に残った
第２のCVD酸化膜22を、デンシファイ（densify）するた
め、例えば温度950℃で、30分間程度アニールする。こ
の操作は、後工程における、第１の熱酸化膜17、および
第２の熱酸化膜19のエッチング工程時、このサイドウォ
ール状に残った第２のCVD酸化膜22も同じ酸化膜である
ことから、同時にエッチングされやすいため、この第２
のCVD酸化膜22の密度を高めることにより、エッチング
されにくくするものである。
次に、第１図（ｅ）に示すように、次に、上記第２のCV
D酸化膜22の内側に露出した第１のポリシリコン膜18
を、例えば塩素系、またはフッ素と塩素を含むガスによ
る、ドライエッチングによって、全て除去（サイドエッ
チ）する。この時、エミッタ形成領域、およびコレクタ
取り出し領域形成領域周辺に、上記第２のポリシリコン
膜20によるオーバーハング部が形成される。一般に、酸
化膜と、ポリシリコンとのエッチング選択比は、極めて
大きくとれるため、この第１のポリシリコン膜18の除去
工程（サイドエッチ）で、大量のオーバーエッチングを
行なっても、周辺部、すなわち、第１の熱酸化膜17、お
よび第２の熱酸化膜19（第１図（ｅ）には図示されな
い）が異常にエッチングされることはない。また、この
第１のポリシリコン膜18の除去工程（サイドエッチ）に
おいて、ポリシリコンをエッチングすることから、例え
ば粘性の低い弗酸硝酸混合液によるウェットエッチング
でも可能となる。すなわち、エッチング液の粘性が低い
ため、オーバーハング部に、あわが付着する恐れが低減
されるためである。次に、上気オーバーハング部周辺部
の第１の熱酸化膜17、および第２の熱酸化膜19（第１図
（ｅ）には図示されない。）を、例えばフッ化水素（H
F）によるウェットエッチングにより除去する。第１の
熱酸化膜17、および第２の熱酸化膜19が除去されること
により、オーバーハング部となっている第２のポリシリ
コン膜20、およびエピタキシャル層13の表面が露出す
る。次に、上記オーバーハング部内部も含み、全面に、
例えばLPCVD法により、第３のポリシリコン膜23を、例
えば厚さ300nm程度形成する。この第３のポリシリコン
膜23を形成工程において、この第３のポリシリコン膜23
は、後に外部ベースのコンタクトとなるものであり、オ
ーバーハング部周辺に、いわゆる“ス”が発生しない程
度の厚さが必要である。この一実施例では、上記したよ
うに、300nm程度としている。つまり、ポリシリコンが
気相成長する際、ポリシリコン膜20、サイドウォール状
に残ったCVD酸化膜22、およびエピタキシャル層13等の
物質の表面に、徐々に蒸着して成長する。したがって、
サイドウォール状に残ったCVD酸化膜22の表面に蒸着し
て成長するポリシリコンにより、開孔部が塞がれてしま
う。このようにオーバーハング部に通じる開孔部が塞が
れてしまうと、オーバーハング部周辺、および塞がれた
開孔部の下部には、ポリシリコン膜は成長しなくなり、
空洞部分が形成されてしまう。この空洞部分を“ス”と
いう。このように、ポリシリコン膜に、“ス”が形成さ
れてしまうと、後工程における第３のポリシリコン膜23
のエッチング工程の際、この“ス”の部分は空洞なため
に、異常にエッチングされ、エピタキシャル層13、もし
くはコレクタ取出し領域16の表面に、凹状の穴が開いて
しまう恐れがある。したがって、第３のポリシリコン膜
23には、オーバーハング部周辺に、いわゆる“ス”が発
生しない程度の厚さが必要となる。
D酸化膜22の内側に露出した第１のポリシリコン膜18
を、例えば塩素系、またはフッ素と塩素を含むガスによ
る、ドライエッチングによって、全て除去（サイドエッ
チ）する。この時、エミッタ形成領域、およびコレクタ
取り出し領域形成領域周辺に、上記第２のポリシリコン
膜20によるオーバーハング部が形成される。一般に、酸
化膜と、ポリシリコンとのエッチング選択比は、極めて
大きくとれるため、この第１のポリシリコン膜18の除去
工程（サイドエッチ）で、大量のオーバーエッチングを
行なっても、周辺部、すなわち、第１の熱酸化膜17、お
よび第２の熱酸化膜19（第１図（ｅ）には図示されな
い）が異常にエッチングされることはない。また、この
第１のポリシリコン膜18の除去工程（サイドエッチ）に
おいて、ポリシリコンをエッチングすることから、例え
ば粘性の低い弗酸硝酸混合液によるウェットエッチング
でも可能となる。すなわち、エッチング液の粘性が低い
ため、オーバーハング部に、あわが付着する恐れが低減
されるためである。次に、上気オーバーハング部周辺部
の第１の熱酸化膜17、および第２の熱酸化膜19（第１図
（ｅ）には図示されない。）を、例えばフッ化水素（H
F）によるウェットエッチングにより除去する。第１の
熱酸化膜17、および第２の熱酸化膜19が除去されること
により、オーバーハング部となっている第２のポリシリ
コン膜20、およびエピタキシャル層13の表面が露出す
る。次に、上記オーバーハング部内部も含み、全面に、
例えばLPCVD法により、第３のポリシリコン膜23を、例
えば厚さ300nm程度形成する。この第３のポリシリコン
膜23を形成工程において、この第３のポリシリコン膜23
は、後に外部ベースのコンタクトとなるものであり、オ
ーバーハング部周辺に、いわゆる“ス”が発生しない程
度の厚さが必要である。この一実施例では、上記したよ
うに、300nm程度としている。つまり、ポリシリコンが
気相成長する際、ポリシリコン膜20、サイドウォール状
に残ったCVD酸化膜22、およびエピタキシャル層13等の
物質の表面に、徐々に蒸着して成長する。したがって、
サイドウォール状に残ったCVD酸化膜22の表面に蒸着し
て成長するポリシリコンにより、開孔部が塞がれてしま
う。このようにオーバーハング部に通じる開孔部が塞が
れてしまうと、オーバーハング部周辺、および塞がれた
開孔部の下部には、ポリシリコン膜は成長しなくなり、
空洞部分が形成されてしまう。この空洞部分を“ス”と
いう。このように、ポリシリコン膜に、“ス”が形成さ
れてしまうと、後工程における第３のポリシリコン膜23
のエッチング工程の際、この“ス”の部分は空洞なため
に、異常にエッチングされ、エピタキシャル層13、もし
くはコレクタ取出し領域16の表面に、凹状の穴が開いて
しまう恐れがある。したがって、第３のポリシリコン膜
23には、オーバーハング部周辺に、いわゆる“ス”が発
生しない程度の厚さが必要となる。
次に、第１図（ｆ）に示すように、第３のポリシリコン
層23を、オーバーハング部内のみに残存するように、反
応性イオンエッチング法により、エッチングする。この
エッチングの方法は等方性エッチングでも構わない。さ
らに、開孔部に露出したエピタキシャル層13、コレクタ
取り出し領域16、およびオーバーハング部内に残存して
いる第３のポリシリコン23の表面に、例えば熱酸化法に
より、第３の熱酸化膜24を、例えば50nm程度に形成す
る。ここで、オーバーハング部内に残存している第３の
ポリシリコン層23は、第２のポリシリコン層20と一体化
されることにより、外部ベース領域25に接続されたベー
ス引き出し用ポリシリコン層26となる。さらに、上記第
３の熱酸化膜24の形成時の熱により、第２のポリシリコ
ン膜20に外部ベース領域形成用として注入されていたｐ
型の不純物であるボロンが、第３のポリシリコン膜23を
介して、エピタキシャル層13へ拡散し、高濃度p+型外部
ベース領域25が形成される。また、内部ベース領域形成
用の不純物として、例えばｐ型の不純物であるボロン
を、上記第３の熱酸化膜24を介して、例えば加速エネル
ギー20KeV、注入量５×1013cm-2の条件でイオン注入す
る。この加速エネルギー、および注入量は、第３の熱酸
化膜24の厚さ、および素子に所望の特性を持たせるため
に、最適な条件に設定されることは勿論である。また、
内部ベース領域形成用のｐ型の不純物は、上記第３の熱
酸化膜24の形成前に、イオン注入してもよい。
層23を、オーバーハング部内のみに残存するように、反
応性イオンエッチング法により、エッチングする。この
エッチングの方法は等方性エッチングでも構わない。さ
らに、開孔部に露出したエピタキシャル層13、コレクタ
取り出し領域16、およびオーバーハング部内に残存して
いる第３のポリシリコン23の表面に、例えば熱酸化法に
より、第３の熱酸化膜24を、例えば50nm程度に形成す
る。ここで、オーバーハング部内に残存している第３の
ポリシリコン層23は、第２のポリシリコン層20と一体化
されることにより、外部ベース領域25に接続されたベー
ス引き出し用ポリシリコン層26となる。さらに、上記第
３の熱酸化膜24の形成時の熱により、第２のポリシリコ
ン膜20に外部ベース領域形成用として注入されていたｐ
型の不純物であるボロンが、第３のポリシリコン膜23を
介して、エピタキシャル層13へ拡散し、高濃度p+型外部
ベース領域25が形成される。また、内部ベース領域形成
用の不純物として、例えばｐ型の不純物であるボロン
を、上記第３の熱酸化膜24を介して、例えば加速エネル
ギー20KeV、注入量５×1013cm-2の条件でイオン注入す
る。この加速エネルギー、および注入量は、第３の熱酸
化膜24の厚さ、および素子に所望の特性を持たせるため
に、最適な条件に設定されることは勿論である。また、
内部ベース領域形成用のｐ型の不純物は、上記第３の熱
酸化膜24の形成前に、イオン注入してもよい。
次に、第１図（ｇ）に示すように、全面に、例えばCVD
法により、第４のポリシリコン膜27を、例えば厚さ200n
m程度形成する。この第４のポリシリコン膜27は、後工
程において、ベース開孔と、エミッタ開孔との間隔を制
御するために用いるため、本工程以後のエッチング工程
等の加工精度、および所望の素子特性により膜厚を最適
な条件に調節する。本実施例では、200nmの厚さの第４
のポリシリコン膜26を形成したので、上記第３の熱酸化
膜24とあわせ、約250nmのベースと、エミッタとの間隔
が得られる。また、この第４のポリシリコン膜27は、CV
D法による、CVD酸化膜でも代用が可能である。また、第
１図（ｆ）の工程で、第３の熱酸化膜24に対し、イオン
注入された内部ベース領域形成用のｐ型の不純物である
ボロンが、エピタキシャル層13へ拡散し、低濃度p-型内
部ベース領域28が形成される。
法により、第４のポリシリコン膜27を、例えば厚さ200n
m程度形成する。この第４のポリシリコン膜27は、後工
程において、ベース開孔と、エミッタ開孔との間隔を制
御するために用いるため、本工程以後のエッチング工程
等の加工精度、および所望の素子特性により膜厚を最適
な条件に調節する。本実施例では、200nmの厚さの第４
のポリシリコン膜26を形成したので、上記第３の熱酸化
膜24とあわせ、約250nmのベースと、エミッタとの間隔
が得られる。また、この第４のポリシリコン膜27は、CV
D法による、CVD酸化膜でも代用が可能である。また、第
１図（ｆ）の工程で、第３の熱酸化膜24に対し、イオン
注入された内部ベース領域形成用のｐ型の不純物である
ボロンが、エピタキシャル層13へ拡散し、低濃度p-型内
部ベース領域28が形成される。
次に、第１図（ｈ）に示すように、第４のポリシリコン
膜27を、例えば反応性イオンエッチングによりエッチバ
ックし、エミッタ形成部周辺、およびコレクタ形成部周
辺にのみ、サイドウォール状に残るように除去する。こ
の時、サイドウォール状に残った第４のポリシリコン膜
27の内側に、上記第３の熱酸化膜24を露出させるように
する。次に、このサイドウォール状に残った第４のポリ
シリコン膜27の内側に露出した、上記第３の熱酸化膜24
を除去し、エピタキシャル層13を露出させる。次に、全
面に、例えばCVD法により、第５のポリシリコン膜29を
形成する。次に、この第５のポリシリコン膜29に対し、
エミッタ領域形成用のｎ型の不純物である、例えばヒ素
（As）を加速エネルギー50KeV、注入量１×1016cm-2の
条件でイオン注入する。この加速エネルギー、および注
入量は、第５のポリシリコン膜29の厚さ、および所望の
素子特性を得るために最適な条件に設定されることは勿
論である。一般に、不純物濃度を高濃度にするほうが、
短い熱工程で所望の増幅率が得られ、また、高い遮断周
波数を得られやすい。しかしながら、高濃度にしすぎる
と、エミッタ領域周辺に結晶欠陥を誘発しやすく歩留り
の低下を招く。したがって、エピタキシャル層13内に形
成されｎ型エミッタ領域30の不純物濃度は、その表面部
において、５×1020cm-3程度以下に制御されることが望
ましい。この、エミッタ領域形成用のイオン注入の工程
は、第５のポリシリコン膜29形成前でも、また、上記第
４のポリシリコン膜27に、あらかじめ、イオン注入して
おいても構わない。次に、全面に、図示されない熱酸化
膜を形成し、この熱を利用して高濃度p+型外部ベース領
域25、低濃度p-型内部ベース領域28、およびｎ型エミッ
タ領域30を形成する。次に、ホトリソグラフィ法によ
り、上記第５のポリシリコン膜29を、所定のエミッタ引
き出し用ポリシリコン膜29、およびコレクタ引き出し用
ポリシリコン膜29′の形状にパターニングする。この
後、図示されない層間絶縁膜を形成し、半導体装置の所
定の位置に対してコンタクト孔を開孔し、所定の配線を
施し、全面に、表面保護膜を形成することにより、本発
明の実施例に係わる半導体装置の製造方法により製造さ
れた自己整合型超高速バイポーラトランジスタが完成す
る。
膜27を、例えば反応性イオンエッチングによりエッチバ
ックし、エミッタ形成部周辺、およびコレクタ形成部周
辺にのみ、サイドウォール状に残るように除去する。こ
の時、サイドウォール状に残った第４のポリシリコン膜
27の内側に、上記第３の熱酸化膜24を露出させるように
する。次に、このサイドウォール状に残った第４のポリ
シリコン膜27の内側に露出した、上記第３の熱酸化膜24
を除去し、エピタキシャル層13を露出させる。次に、全
面に、例えばCVD法により、第５のポリシリコン膜29を
形成する。次に、この第５のポリシリコン膜29に対し、
エミッタ領域形成用のｎ型の不純物である、例えばヒ素
（As）を加速エネルギー50KeV、注入量１×1016cm-2の
条件でイオン注入する。この加速エネルギー、および注
入量は、第５のポリシリコン膜29の厚さ、および所望の
素子特性を得るために最適な条件に設定されることは勿
論である。一般に、不純物濃度を高濃度にするほうが、
短い熱工程で所望の増幅率が得られ、また、高い遮断周
波数を得られやすい。しかしながら、高濃度にしすぎる
と、エミッタ領域周辺に結晶欠陥を誘発しやすく歩留り
の低下を招く。したがって、エピタキシャル層13内に形
成されｎ型エミッタ領域30の不純物濃度は、その表面部
において、５×1020cm-3程度以下に制御されることが望
ましい。この、エミッタ領域形成用のイオン注入の工程
は、第５のポリシリコン膜29形成前でも、また、上記第
４のポリシリコン膜27に、あらかじめ、イオン注入して
おいても構わない。次に、全面に、図示されない熱酸化
膜を形成し、この熱を利用して高濃度p+型外部ベース領
域25、低濃度p-型内部ベース領域28、およびｎ型エミッ
タ領域30を形成する。次に、ホトリソグラフィ法によ
り、上記第５のポリシリコン膜29を、所定のエミッタ引
き出し用ポリシリコン膜29、およびコレクタ引き出し用
ポリシリコン膜29′の形状にパターニングする。この
後、図示されない層間絶縁膜を形成し、半導体装置の所
定の位置に対してコンタクト孔を開孔し、所定の配線を
施し、全面に、表面保護膜を形成することにより、本発
明の実施例に係わる半導体装置の製造方法により製造さ
れた自己整合型超高速バイポーラトランジスタが完成す
る。
このような製造方法により製造された自己整合型超高速
バイポーラトランジスタによると、従来、モニターでき
なかった、第１図（ｈ）に示す、ベースコンタクト部2
5′、すなわち、ベース引き出し用ポリシリコン膜26に
よって死角となっていたサイドエッチされる部分（オー
バーハング部）のエッチング量が、マスク合せによりパ
ターニングされた第１のポリシリコン膜18の長さによっ
て、エッチング量が決定されるようになる。このことか
ら、常に、エッチング量が一定となる。すなわち、常
に、サイドエッチ部分（オーバーハング部）のエッチン
グ量はモニターできる。したがって、素子の均一性を図
ることができるようになる。また、サイドエッチ部分、
すなわち、オーバーハング部のあわの付着の問題は、ポ
リシリコン膜17をドライエッチング、あるいは粘性の低
い弗酸硝酸混合液のウェットエッチングが可能となるこ
とにより、全くなくなる、あるいは低減される。
バイポーラトランジスタによると、従来、モニターでき
なかった、第１図（ｈ）に示す、ベースコンタクト部2
5′、すなわち、ベース引き出し用ポリシリコン膜26に
よって死角となっていたサイドエッチされる部分（オー
バーハング部）のエッチング量が、マスク合せによりパ
ターニングされた第１のポリシリコン膜18の長さによっ
て、エッチング量が決定されるようになる。このことか
ら、常に、エッチング量が一定となる。すなわち、常
に、サイドエッチ部分（オーバーハング部）のエッチン
グ量はモニターできる。したがって、素子の均一性を図
ることができるようになる。また、サイドエッチ部分、
すなわち、オーバーハング部のあわの付着の問題は、ポ
リシリコン膜17をドライエッチング、あるいは粘性の低
い弗酸硝酸混合液のウェットエッチングが可能となるこ
とにより、全くなくなる、あるいは低減される。
［発明の効果］ 以上説明したように、あわの付着問題等から、従来、自
己整合型超高速バイポーラトランジスタを製造するSST
プロセスでは、素子の生成確率は、99.99％程度であっ
たが、本発明では素子の生成確率99.999％から最高99.9
999％まで高めることが可能となる。この生成確率は、
不良の素子が10万〜100万個に１個しか存在しないとい
うことであり、例えば10万個の素子を集積した回路もか
なりの確率で製造することが可能となる。この発明で
は、ベースコンタクト部の形成がSST−1Aプロセスのセ
ルフアライメントから、マスク合せを必要とするホトリ
ソグラフィ法になっており、若干の面積の増加が懸念さ
れる。しかしながら、ベースコンタクト部は、その接続
抵抗の要求から0.3μｍ以上必要であり、この程度の幅
ならばホトリソグラフィ法で充分精度良く再現できる範
囲である。したがって、エッチング量、特にサイドエッ
チの量が、常に把握でき、かつ、ウェハー内、ウェハー
間、およびロット間の再現性を実現しやすく、素子の均
一化を図れる本発明のメリットは大きい。また、サイド
エッチ部分、すなわちオーバーハング部において、あわ
の付着の問題も全くなくなる、あるいは低減される。し
たがって、上述したように、歩留りが向上する。これら
のことから、素子の均一化が図れ、かつ、製造歩留りの
よい、自己整合型超高速バイポーラトランジスタのよう
な半導体装置の製造方法が提供される。
己整合型超高速バイポーラトランジスタを製造するSST
プロセスでは、素子の生成確率は、99.99％程度であっ
たが、本発明では素子の生成確率99.999％から最高99.9
999％まで高めることが可能となる。この生成確率は、
不良の素子が10万〜100万個に１個しか存在しないとい
うことであり、例えば10万個の素子を集積した回路もか
なりの確率で製造することが可能となる。この発明で
は、ベースコンタクト部の形成がSST−1Aプロセスのセ
ルフアライメントから、マスク合せを必要とするホトリ
ソグラフィ法になっており、若干の面積の増加が懸念さ
れる。しかしながら、ベースコンタクト部は、その接続
抵抗の要求から0.3μｍ以上必要であり、この程度の幅
ならばホトリソグラフィ法で充分精度良く再現できる範
囲である。したがって、エッチング量、特にサイドエッ
チの量が、常に把握でき、かつ、ウェハー内、ウェハー
間、およびロット間の再現性を実現しやすく、素子の均
一化を図れる本発明のメリットは大きい。また、サイド
エッチ部分、すなわちオーバーハング部において、あわ
の付着の問題も全くなくなる、あるいは低減される。し
たがって、上述したように、歩留りが向上する。これら
のことから、素子の均一化が図れ、かつ、製造歩留りの
よい、自己整合型超高速バイポーラトランジスタのよう
な半導体装置の製造方法が提供される。
【図面の簡単な説明】 第１図（ａ）ないし第１図（ｈ）は本発明の半導体装置
の製造方法に係わる一実施例について製造工程順に示し
た断面図、第２図は従来の技術により製造した半導体装
置の断面図である。 11……ｐ型シリコン基板、12……高濃度n+型埋込層、13
……ｎ型エピタキシャル層、14……フィールド酸化膜、
15……高濃度p+型チャネルカット領域、16……高濃度n+
型コレクタ取り出し領域、17……第１の熱酸化膜（下地
酸化膜）、18……第１のポリシリコン膜、19……第２の
熱酸化膜、20……第２のポリシリコン膜、21……第１の
CVD酸化膜、22……第２のCVD酸化膜、23……第３のポリ
シリコン膜、24……第３の熱酸化膜、25……高濃度p+型
外部ベース領域、25′……ベースコンタクト部、26……
ベース引き出し用ポリシリコン膜、27……第４のポリシ
リコン膜、28……低濃度p-型内部ベース領域、29……第
５のポリシリコン膜（エミッタ引き出し用ポリシリコン
膜）、29′……コレクタ引き出し用ポリシリコン膜、30
……ｎ型エミッタ領域、31……ｐ型シリコン基板、32…
…高濃度n+型埋込層、33……エピタキシャル層（低濃度
n-型コレクタ領域）、34……高濃度n+型コレクタ取り出
し領域、35……フィールド酸化膜、36……下地酸化膜、
37……窒化膜、38……ベース引き出し用ポリシリコン
膜、39……ベース、エミッタ分離用熱酸化膜、40……ベ
ースコンタクト部、41……エミッタ引き出し用ポリシリ
コン膜、42……エミッタコンタクト部、43……高濃度p+
型外部ベース領域、44……低濃度p-型内部ベース拡散
層、45……ｎ型エミッタ領域、46……コレクタ引き出し
用ポリシリコン膜。
の製造方法に係わる一実施例について製造工程順に示し
た断面図、第２図は従来の技術により製造した半導体装
置の断面図である。 11……ｐ型シリコン基板、12……高濃度n+型埋込層、13
……ｎ型エピタキシャル層、14……フィールド酸化膜、
15……高濃度p+型チャネルカット領域、16……高濃度n+
型コレクタ取り出し領域、17……第１の熱酸化膜（下地
酸化膜）、18……第１のポリシリコン膜、19……第２の
熱酸化膜、20……第２のポリシリコン膜、21……第１の
CVD酸化膜、22……第２のCVD酸化膜、23……第３のポリ
シリコン膜、24……第３の熱酸化膜、25……高濃度p+型
外部ベース領域、25′……ベースコンタクト部、26……
ベース引き出し用ポリシリコン膜、27……第４のポリシ
リコン膜、28……低濃度p-型内部ベース領域、29……第
５のポリシリコン膜（エミッタ引き出し用ポリシリコン
膜）、29′……コレクタ引き出し用ポリシリコン膜、30
……ｎ型エミッタ領域、31……ｐ型シリコン基板、32…
…高濃度n+型埋込層、33……エピタキシャル層（低濃度
n-型コレクタ領域）、34……高濃度n+型コレクタ取り出
し領域、35……フィールド酸化膜、36……下地酸化膜、
37……窒化膜、38……ベース引き出し用ポリシリコン
膜、39……ベース、エミッタ分離用熱酸化膜、40……ベ
ースコンタクト部、41……エミッタ引き出し用ポリシリ
コン膜、42……エミッタコンタクト部、43……高濃度p+
型外部ベース領域、44……低濃度p-型内部ベース拡散
層、45……ｎ型エミッタ領域、46……コレクタ引き出し
用ポリシリコン膜。
Claims (1)
- 【請求項１】バイポーラトランジスタ型の半導体装置の
製造方法において、第１導電型の半導体基板上の上記バ
イポーラトランジスタ形成領域の上部に、第１の絶縁膜
を形成する工程と、この第１の絶縁膜上にサイドエッチ
用の第１の多結晶半導体膜、あるいは非晶質半導体膜を
形成する工程と、このサイドエッチ用の第１の多結晶半
導体膜、あるいは非晶質半導体膜を、外部ベース開孔領
域、およびエミッタ形成領域に残存するように選択的に
除去する工程と、この選択的に除去された第１の多結晶
半導体膜、あるいは非晶質半導体膜上に第２の絶縁膜を
形成する工程と、この第２の絶縁膜上にベース引き出し
用の第２の多結晶半導体膜を形成する工程と、この第２
の多結晶半導体膜を、所定の形状のベース引き出し用ポ
リシリコン膜にパターニングする工程と、このパターニ
ングされた第２の多結晶半導体膜上に第３の絶縁膜を形
成する工程と、この第３の絶縁膜、および上記第２の多
結晶半導体膜のうち、エミッタ形成領域上を選択的に除
去して開孔部を形成する工程と、この開孔部内を含み全
面に第４の絶縁膜を形成する工程と、この第４の絶縁膜
を上記開孔部の側壁に残るように除去してサイドウォー
ルを形成する工程と、このサイドウォール内側の開孔部
より、上記サイドエッチ用の第１の多結晶半導体膜、あ
るいは非晶質半導体膜、第１の絶縁膜、および第２の絶
縁膜を除去してオーバーハング部を形成する工程と、こ
のオーバーハング部内を含み開孔部内に第３の多結晶半
導体膜を形成して、このオーバーハング部内、および開
孔部を埋込む工程と、この第３の多結晶半導体膜のう
ち、エミッタ形成領域上を選択的に除去する工程と、こ
の選択的に除去された第３のポリシリコン膜の露出した
側壁に第５の絶縁膜を形成して外部ベース開孔領域と、
エミッタ形成領域とを分離する工程とを具備することを
特徴とするバイポーラトランジスタ型の半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060050A JPH0744186B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体装置の製造方法 |
| US07/492,488 US4975381A (en) | 1989-03-13 | 1990-03-12 | Method of manufacturing super self-alignment technology bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060050A JPH0744186B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239630A JPH02239630A (ja) | 1990-09-21 |
| JPH0744186B2 true JPH0744186B2 (ja) | 1995-05-15 |
Family
ID=13130869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060050A Expired - Fee Related JPH0744186B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4975381A (ja) |
| JP (1) | JPH0744186B2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JP2503460B2 (ja) * | 1986-12-01 | 1996-06-05 | 三菱電機株式会社 | バイポ−ラトランジスタおよびその製造方法 |
| JPH03198371A (ja) * | 1989-12-27 | 1991-08-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3011729B2 (ja) * | 1990-01-16 | 2000-02-21 | 沖電気工業株式会社 | バイポーラ型半導体集積回路装置の製造方法 |
| EP0764974B1 (en) * | 1990-03-08 | 2006-06-14 | Fujitsu Limited | Layer structure having contact hole and method of producing the same |
| US5139961A (en) * | 1990-04-02 | 1992-08-18 | National Semiconductor Corporation | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base |
| US5071780A (en) * | 1990-08-27 | 1991-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse self-aligned transistor integrated circuit |
| US5134454A (en) * | 1990-09-26 | 1992-07-28 | Purdue Research Foundation | Self-aligned integrated circuit bipolar transistor having monocrystalline contacts |
| US5244533A (en) * | 1991-01-07 | 1993-09-14 | Kabushiki Kaisha Toshiba | Method of manufacturing bipolar transistor operated at high speed |
| KR920017269A (ko) * | 1991-02-21 | 1992-09-26 | 김광호 | 다결정실리콘 재충전(refill)법을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 |
| DE59209978D1 (de) * | 1991-09-23 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors |
| WO1993008593A1 (en) * | 1991-10-15 | 1993-04-29 | Sierra Semiconductor Corporation | A method of forming an electrical contact to a region of a semiconductor substrate |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5324672A (en) * | 1991-10-24 | 1994-06-28 | Sony Corporation | Manufacturing method for bipolar transistor |
| JP2924417B2 (ja) * | 1992-02-26 | 1999-07-26 | 日本電気株式会社 | 半導体装置 |
| DE4309898B4 (de) * | 1992-03-30 | 2005-11-03 | Rohm Co. Ltd. | Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall |
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
| US5213989A (en) * | 1992-06-24 | 1993-05-25 | Motorola, Inc. | Method for forming a grown bipolar electrode contact using a sidewall seed |
| JP3022689B2 (ja) * | 1992-08-31 | 2000-03-21 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| US5416031A (en) * | 1992-09-30 | 1995-05-16 | Sony Corporation | Method of producing Bi-CMOS transistors |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| EP0632502B1 (en) * | 1993-06-28 | 1999-03-17 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Bipolar power transistor with high collector breakdown voltage and related manufacturing process |
| JP2531355B2 (ja) * | 1993-06-30 | 1996-09-04 | 日本電気株式会社 | バイポ―ラトランジスタおよびその製造方法 |
| US5389553A (en) * | 1993-06-30 | 1995-02-14 | National Semiconductor Corporation | Methods for fabrication of transistors |
| US5391502A (en) * | 1993-08-27 | 1995-02-21 | Vlsi Technology, Inc. | Per-wafer method for globally stressing gate oxide during device fabrication |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5594268A (en) * | 1994-08-03 | 1997-01-14 | National Semiconductor Corporation | Method of manufacturing high performance bipolar transistors in a BICMOS process |
| US5506172A (en) * | 1994-08-29 | 1996-04-09 | Micron Technology, Inc. | Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer |
| JP2679647B2 (ja) * | 1994-09-28 | 1997-11-19 | 日本電気株式会社 | 半導体装置 |
| US5523244A (en) * | 1994-12-19 | 1996-06-04 | Hughes Aircraft Company | Transistor fabrication method using dielectric protection layers to eliminate emitter defects |
| US5593905A (en) * | 1995-02-23 | 1997-01-14 | Texas Instruments Incorporated | Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| US5592017A (en) * | 1995-03-23 | 1997-01-07 | Texas Instruments Incorporated | Self-aligned double poly BJT using sige spacers as extrinsic base contacts |
| US5960318A (en) * | 1995-10-27 | 1999-09-28 | Siemens Aktiengesellschaft | Borderless contact etch process with sidewall spacer and selective isotropic etch process |
| JP2907323B2 (ja) * | 1995-12-06 | 1999-06-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2756100B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| KR100245813B1 (ko) * | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| JP3137044B2 (ja) * | 1997-08-20 | 2001-02-19 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| US6803642B2 (en) * | 2001-12-06 | 2004-10-12 | International Business Machines Corporation | Bipolar device having non-uniform depth base-emitter junction |
| US7473626B2 (en) * | 2006-04-11 | 2009-01-06 | International Business Machines Corporation | Control of poly-Si depletion in CMOS via gas phase doping |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081862A (ja) * | 1983-10-12 | 1985-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPS60258964A (ja) * | 1984-06-06 | 1985-12-20 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6252963A (ja) * | 1985-09-02 | 1987-03-07 | Fujitsu Ltd | バイポ−ラトランジスタの製造方法 |
| US4818713A (en) * | 1987-10-20 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Techniques useful in fabricating semiconductor devices having submicron features |
| KR890011103A (ko) * | 1987-12-04 | 1989-08-12 | 미다 가쓰시게 | 반도체 집적회로장치의 제조방법 |
-
1989
- 1989-03-13 JP JP1060050A patent/JPH0744186B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-12 US US07/492,488 patent/US4975381A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4975381A (en) | 1990-12-04 |
| JPH02239630A (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0744186B2 (ja) | 半導体装置の製造方法 | |
| US4398962A (en) | Method of controlling base contact regions by forming a blocking layer contiguous to a doped poly-si emitter source | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| US4377902A (en) | Method of manufacturing semiconductor device using laser beam crystallized poly/amorphous layer | |
| JPH05235017A (ja) | 半導体装置 | |
| JPH0437580B2 (ja) | ||
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| KR100495284B1 (ko) | 반도체장치의제조방법 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| JP3303833B2 (ja) | 半導体装置及びその製造方法 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6122866B2 (ja) | ||
| JPH0334655B2 (ja) | ||
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH10261647A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPH0669043B2 (ja) | 半導体装置の製造方法 | |
| JPH0476923A (ja) | 半導体装置の製造方法 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPS5938731B2 (ja) | 半導体装置の製造方法 | |
| JPH05145025A (ja) | 半導体装置の製造方法 | |
| JPS62232964A (ja) | 半導体装置の製造方法 | |
| JPS6179254A (ja) | 半導体装置 | |
| JPH07193076A (ja) | バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |