JPS62232964A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ＩＰ業上の利用分野］ この発明は半導体装置の製造方法に関し、特にバイポー
ラトランジスタの製造方法に関するものである。

［従来の技術］ 高速バイポーラ素子は近年益々微細化が進み、たとえば
エミッタ幅でみればサブミクロン以下が必要となってお
り、光によるリソグラフィの限界にまで到達している。

また、トランジスタ自身も小さくする必要があり、これ
らの観点がらりソグラフィによらないセルフアライメン
トが注目を浴びている。従来、このセルフアライメント
を用いりｔｊＲＮ（Ｄ　トラツク：１．９　ニｓ　Ｓ　
Ｔ　（Ｓｕｐｅｒ　−５ｅｌｆ　ａｌｉｏｎｅｄ　ｔｅ
ｃｈｎｏｌｏｇｙ　）　、　Ｓ　Ｉ　ＣＯ８＜５ｌｄｅ
　ｗａｔｌｃｏｎｔａｃｔ　５ｔｒｕｃｔｕｒｅ　＞な
どがあり、これらの構造のトランジスタは微細化が進ん
でいるため高速動作が可能であるが、一方ベース抵抗が
高いためさらに高速化される可能性がある。また、５Ｃ
ＯＴ（Ｓａｌｉｃｉｄｅ　１３ａｓｅ　ｃｏｎｔａｃｔ
　Ｔｅｃｈｎｏｌｏｑｙ　）を用いたトランジスタは、
シリサイドとポリシリコンによりベース抵抗を下げ高速
化したものであるが、エミッタの形成時にリソグラフィ
を用いているので微細化に難がある。

第３図は、従来の５ＣＯＴ型トランジスタの構造を示す
断面図である。図において、シリコン基板１表面に低抵
抗高濃度層からなるフローティング・コレクタ層２が形
成されている。３１は素子間分離用のフィールド酸化膜
で、７０−ティング・コレクタ層２表面にフィールド酸
化１１３１に挾まれてエピタキシャル層５１および低抵
抗のａｍ度層からなるコレクタ層２７が形成されている
。

そして、エピタキシャルｌ１ｉｉ５１表面にイントリン
シックベース１１１４０．外部ベース層１４１が形成さ
れている。フィールド酸化膜３１表面および外部ベース
層１４１表面にベース電極取出用のポリシリコン層６０
が形成されている。イントリンシックベース層１４０表
面にエミッタ層１５が形成されており、イントリンシッ
クベース層１４０表面およびエミッタ層１５表面に第１
の絶縁膜１３２、エミッタのポリシリコン膜７２が形成
されている。イントリンシックベース層１４０表面、ポ
リシリコン１１１６０表面およびコレクタ層２７表面に
金属シリサイド膜１６０が形成されている。

２３０は第２の絶縁膜であり、ベース電極２４、エミッ
タ電極２５およびコレクタ電極２６はそれぞれ第２の絶
縁膜２３０に設けられたコンタクト孔を通してポリシリ
コン層６０表面の金属シリサイド１９１６０．エミッタ
のポリシリコンｆｆ１１７２および高濃度のコレクタ層
２７に接続されている。

第４Ａ図〜第４Ｆ図は、第３図の５ＣＯＴ型トランジス
タの製造方法の主要工程Ｆ２階における状態を示す断面
図である。この製造方法について説明するど、第４Ａ図
に至るまでは周知の方法により製造可能である。ここで
、５０はエピタキシャル層を示している。第４Ａ図の工
程を経たものの全表面にポリシリコンをデボしてポリシ
リコン層を形成し、このポリシリコン層の全領域にポロ
ンをイオン注入する。この後、ポリシリコン層をバター
ニングしてベースＷｆｆｉ取出用のポリシリコン層６０
を形成する。続いて、全表面に熱酸化膜を形成し、この
熱酸化膜上からポロンをイオン注入してイオン注入層２
８を形成する（第４Ｂ図）。

次に、全表面に第１の絶縁膜１３１を形成し、この後ド
ライブを行なってイオン注入１１２８からポロンを拡散
させてイントリンシックベース層１４０を形成し、さら
にポリシリコン１ｌ１６０からポロンを拡散させて外部
ベース層１４１を形成する。

この後、フォトリソグラフィにより第１の絶ａｌ１１３
１にエミッタ領域のみ開孔するようなバターニングを施
してコンタクト孔４６を形成する。この侵、第１のｆ８
縁膜１３１表面およびコンタクト孔４６にポリシリコン
を付着させてポリシリコン！１７１を形成し、この侵、
ポリシリコンｌｌ７１に砒素をイオン注入する。この侵
、ポリシリコン膜７１表面にエミッタ領域のコンタクト
孔４６を含むようにレジストパターン４０を形成する（
第４Ｃ図）、、次に、レジストパターン４Ｑをマスクと
してポリシリコン膜７１を異方性エツチングにより除去
し、さらに第１の絶縁膜１３１も異方性エツチングによ
り除去してエミッタのポリシリコン喚７２．第１の絶ｉ
膜１３２を形成する。この侵、レジストパターン４０を
除去する（第４Ｄ図）６次に、ウェハに低温のウェット
酸化を論ずと、ｎ形のポリシリコン膜、すなわちエミッ
タのポリシリコン！１１７２の露出した表面に厚い酸化
膜が形成され、イントリンシックベー、２１１４０．ポ
リシリコン履６０．フィールド酸化１１ＩＩ３１．高濃
度のコレクタ層２７の露出した表面に薄い勿化膜が形成
される。この後、ウェハをドライブすることによってエ
ミッタのポリシリコン膜７２から砒素をイン；・リンシ
ックベース層１４０に拡散させエミッタ層１５を形成す
る。この後、ウェハ全表面をフ・ソ酸などでわずかにエ
ツチングしてイントリンシックベース層１４０表面、ポ
リシリコン層６０表面および高濃度のコレクタ層２７表
面から薄い酸化膜を除去する。この後、ウェハ全表面に
スパックあるいは蒸着法によりＰｔ　、Ｍｏ　、Ｗ、Ｔ
＋などの高融点金属を被着し、続いて、ウェハを不活性
ガス中あるいは窒素ガス中で高温（約５００〜６００℃
）処理して高融点金属と下地膜のシリコンとを反応させ
金属シリサイド膜を形成する。

このとき、下地膜のフィールド酸化膜３１表面では高融
点金属はシリサイド反応せずそのまま残る。

未反応の高融点金属と金属シリサイド膜とは選択的にエ
ツチングが可能であるので、これによってイントリンシ
ックベース層１４０表面、ベース電極取出用のポリシリ
コン層６０表面、および高濃度のコレクタ層２７表面に
金属シリサイド膜１６０が形成される〈第４Ｅ図）、次
に、ウェハ全表面に、ＣＶＯシリコン酸化膜ヤＰＳＧ　
（フォスホシリケートガラス）などからなる第２の絶縁
膜２３０を付着させろく第４Ｆ図）。次に、フォトリソ
グラフィにより第２の絶縁ＩＩ　２３０の所定部にコン
タクト孔を開孔し、これらコンタクト孔に金属、たとえ
ばＡ１１Ｓｉのベース電ｔ！！２４．エミッタＭ極２５
およびコレクタ電極２６を形成し、このようにして、第
３図の５ＣＯＴ型トランジスタが完成される。

［発明が解決し・ようとする問題点］ 従来の５ＣＯＴ型トランジスタは、ベース抵抗を低く抑
えることができろという特徴があるが。

エミッタのポリシリコン１１１１７２とイントリンシッ
クベース層１４０表面の金属シリサイド膜１６０との短
絡を防止する必要があるため、マスクずれを考えると第
１の絶縁膜１３１　（１３２）に形成するコンタクト孔
のエツジからエミッタのポリシリコン膜７２のエツジま
での距離、すなわち第５図に示す距Ｆ１１ａを十分とら
なければならない。ここで、４６はコンタクト孔である
。また同様に、第２の絶縁膜２３０にコンタクト孔を形
成してエミッタ電極２５を外部に取出すときも、マスク
ずれが発生すると第６図に示すようにコンタクト孔４７
が形成されエミッターベース間の短絡が生じる。したが
って、この型のトランジスタでは、第１の絶！！１１１
１１３１（１３２＞に開孔するコンタクト孔４６はフォ
トリソグラフィにより微細化は可能であるが、エミッタ
ーベース間の短絡を避けるためには第５図に示すエミッ
タのポリシリコン膜７２の幅１）、あるいは上記距Ｗｉ
ａを縮めることはできない。これはひいてはトランジス
タ自身の大きさが規定されるということであり、トラン
ジスタの高集積化に対して不利であるという問題点があ
った。また、マスクの重ね合わせずれによってトランジ
スタの不良が発生しなくともトランジスタ特性のばらつ
きは発生するので、安定なトランジスタ特性が得られな
いという問題点もあった。

この発明は上記のような問題点を解消するためになされ
たもので、ベース抵抗の低い、かつ安定な特性の、かつ
極めて小さな寸法のトランジスタを製造することができ
る半導体装置の製造方法を得ることを目的とする。

［問題点を解決するための手段］ この光明に係る半導体装置の製造方法は、シリコン塁板
表面の所定部に選択的に素子間分離用の分ｗ１絶縁表を
形成し、シリコン基板の露出した表面にエピタキシセル
層を、分離絶縁膜表面にポリシリコン層を形成し、全表
面に、第１のポリシリコン膜、第１のシリコン窒化膜、
第２のポリシリコン膜、第２のシリコン窒化膜および第
１のシリコン酸化膜をこの順序で形成し、第１のシリコ
ン酸化膜、第２のシリコン窒化膜、第２のポリシリコン
膜、第１のシリコン窒化膜および第１のポリシリコン膜
にエツチングと熱酸化を施してセルファライン的にエピ
タキシャル層表面の中央部にのみ第１のシリコン窒化膜
で覆われたエミッタの第１のポリシリコン膜を残し、こ
の残った第１のポリシリコン膜の露出した表面およびエ
ピタキシャル層の露出した表面を熱酸化して第３のシリ
コン酸化膜を形成し、エピタキシャル層表面に外部ベー
ス層を、この外部ベース層表面の中央部にエミッタ層を
形成し、上記残った第１のポリシリコン膜の側壁部に第
３のシリコン酸化膜の一部を残し、外部ベース層の露出
した表面およびポリシリコン層の露出した表面に高融点
金属シリサイド膜を形成し、全表面に、第３のポリシリ
コン膜、第３のシリコン窒化膜、第４のポリシリコン膜
、第４のシリコン窒化膜および第４のシリコン酸化膜を
この順序で形成し、第４のシリコン酸化膜、第４のシリ
コン窒化ｆｉｌおよび第４のポリシリコン膜にエツチン
グと熱酸化を施してセルファライン的に第３のシリコン
窒化膜表面の中央部に上記残った第１のポリシリコン膜
の幅と同程度の幅の第５のシリコン酸化膜を形成し、第
３のシリコン窒化膜と第３のポリシリコン膜にエツチン
グと熱酸化を施してセルファライン的に、第１のシリコ
ン窒化膜表面の一部、上記残した第３のシリコン駿化膜
表面および金属シリサイド膜表面に第６のシリコン酸化
膜を形成し、第６のシリコン酸化膜に第１のシリコン窒
化膜に達するコンタクト孔をセルファライン的に形成し
、このコンタクト孔を通して第１のシリコン窒化膜の一
部をエツチングにより除去してエミッタの第１のポリシ
リコン膜表面の一部を露出させる方法である。

［作用］ この発明においては、ベース−エミッタ間の絶縁がセル
ファライン技１ｋを使って行なわれるので、ベース・エ
ミッタ間の絶縁を対称的にかつその距離を短くすること
ができる。また、従来のフォトリソグラフィを使用する
ことなく微細パターンを形成することができるため、フ
ォトリソグラフィにおけるマスクの重ね合わせずれの問
題を考慮する必要がなくなるとともに、トランジスタ特
性のばらつきの発生が抑えられる。

また、エミッタ電極取出用のコンタクト孔の形成もセル
ファライン的に行なわれるので、ｍｔｉａ、なエミッタ
に対してもマスク合わせなしに上記コンタク１〜孔をエ
ミッタ層上に正確に開孔できる。

また、シリコン塁板表面の所定部に分Ｍ絶＃１膜を形成
し、この分離絶縁膜間に選択エピタキシャル法により素
子分ｍ領域となるエピタキシャル層を形成するので、従
来の選択酸化法で見られるバーズ・ピーク、バーズ・ヘ
ッドのない形状の分離！８縁膜が得られ、素子領域を有
効に使うことができる。

また、外部ベース層表面およびベース電極取出用のポリ
シリコン層表面に金属シリサイド膜を形成することによ
ってトランジスタのベース抵抗を下げることができる。

［実施例］ 以下、この発明の実施例を図について説明する。

第１図は、この発明の実施例に係るｎｐｎ　トランジス
タの構造を示す断面図である。図において、シリコン基
板１表面に低抵抗の高濃度層からなるフローティング・
コレクタ層２が形成されている。

シリコンＷ＋ｆｉ１．フローティング・コレクタ層２表
面に素子間分離用の酸化膜からなる分離絶縁膜３０が形
成されており、フローティング・コレ９９１２表面に分
離絶縁膜３０に挾まれてエピタキシセル廖５および低抵
抗の高濃度層からなるコレクタ層２７が形成されている
。エピタキシャル層５表面に外部ベース層１４が形成さ
れており、この外部ベース層１４表面にエミッタ層１５
が形成されている。エミッタ層１５表面にエミッタのポ
リシリコンＩＩ　７０が形成されており、このポリシリ
コン！１７０の側壁部にシリコン酸化膜１３０が形成さ
れている６ポリシリコンｇ１７０．シリコン酸化！１１
３０表面にシリコン窒化！１１１８０が形成されている
。６はポリシリコン層であり、ポリシリコン１１６．外
部ベース層１４．コレクタ層２７表面に金属シリサイド
Ｉ！１１６が形成されている。２３はシリコン酸化膜で
あり、ベース電極２４、エミッタ電極２５およびコレク
タ電極２６はそれぞれシリコン酸化！１１２３に設けら
れたコンタクト孔を通してポリシリコン層６表面の金属
シリサイド１１１１１６、エミッタのポリシリコン膜７
０およびコレクタＩｔ！１２７表面の金属シリサイド膜
１６に接続されている。ベース電極２４に金属シリサイ
ド膜１６を介して接続されているポリシリコン層６はベ
ース電極取出用のものである。

第２Ａ図〜第２Ｒ図は、第１図のｎｐｎ　ｌ−ランジス
フの製造方法の主要工程段階における状態を示す断面図
である。この製造方法について説明すると、まず、シリ
コン蔦板１表面に低抵抗の高濃度層からなる７０−ティ
ング・コレクタ層２を形成し、この後、シリコン基板１
．フローティング・コレクタ層２表面にシリコン酸化膜
などからなる絶Ｕ、膜３を形成する。この後、絶縁８１
３３表面のベース・エミッタ、コレクタ領域を形成すべ
き部分以外の部分にレジストパターン４を形成する（第
２Ａ図）。次に、レジストパターン４をマスクに絶縁１
１Ａ３を異方性エツチングして分離絶１１ｊｌ１３０を
形成する。このとき、等方性エツチングし・でもよいが
、サイドエツチング署の少ない異方性エツチングの方が
好ましいく第２Ｂ図）。次に、選択エピタキシャル法を
用いて絶縁膜３の露出した表面にシリコンをエピタキシ
セル成長させる。このとき、絶縁ＩＩＩ　３表面にはｎ
形のエピタキシャル層５が成長するが、分離絶縁ｌｌ１
３０表面にはポリシリコン層６が成長する。また、エピ
タキシャル層５とポリシリコン層６との境界部近傍に段
差部５６が形成される〈第２Ｃ図）。次に、全表面に、
ｎ形不純物とｐ形不純物とを導入した第１のポリシリコ
ン膜７．第１のシリコン窒化１１８．第２のポリシリコ
ン膜９、第２のシリコン窒化膜１０および第１のシリコ
ン酸化膜１１をＣＶ［）（化学気相成長）によりこの順
序で被着させる（第２Ｄ図）。なお、第２Ｄ図より以降
は、説明の便宜上図の倍率を変える。次に、第１のシリ
コン酸化［１１１を異方性エツチング（ＲＩＥなど）す
る。このとき、第２のシリコン窒化ｌｌ１１０表面の段
差部５６に対応してできた段差部５７に第１のシリコン
酸化ｆｆ１１１０が残る（第２Ｅ図）。次に、第１のシ
リコン波化ｌｌ１１１０をマスクとして第２のシリコン
窒化膜１０をエツチングし第２のシリコン窒化ｌｌ１１
００を形成する〈第２Ｆ図）。次に、第１のシリコン酸
化膜１１０をエツチング除去し、°第２のシリコン窒化
膜１００をマスクとして第２のポリシリコン１１１９を
熱酸化する。このとき、第２のシリコン窒化膜１００の
ない部分の第２のポリシリコンＭ９のみが選択的に酸化
され、第２のシリコン酸化膜１２が形成される。そして
、９０は第２のシリコン窒化膜１００直下に残った第２
のポリシリコン膜である（第２Ｇ図）。次に、全表面に
レジスト（図示せず）を塗布してエッチバックを行ない
分離絶縁ｇｌ１３０上にある第２のシリコン酸化膜１２
を除去し、この後、第２のシリコン窒化膜ｉ　ｏｏ、第
２のポリシリコン１ｌ１９０をエツチングにより除去し
、エピタキシャル層５上にある第２のシリコン酸化１１
１２のみ残す〈第２Ｈ図）。

次に、第２のシリコン酸化ＩＷ１２をマスクとして第１
のシリコン窒化膜８．第１のポリシリコン膜７を選択的
にエツチング除去し第１のシリコン窒化膜８０．第１の
ポリシリコン１１１７０を形成する。

この後、第２のシリコン酸化膜１２をエツチング除去す
る（第２■図）。次に、全表面を熱酸化し第３のシリコ
ン酸化膜１３を形成する。このとき。

エピタキシャル層５表面およびポリシリコン１１６表面
は酸化が進み、特に第１のポリシリコンｆｆ１１７０の
１ｌｌＩＩ壁部にも第３のシリコン膜が形成される〈第
２Ｊ図）。次に、全表面からポロンをイオン注入し、さ
らに第１のシリコン膜７０からｎ形不純物とｐ形不純物
を拡散させて、外部ベース！ｌ１１４、ベース層（図示
せず）およびエミッタ層１５を形成する（第２に図）、
次に、全表面を異方性エツチングして第３のシリコン酸
化膜１３を除去する。このとき、第１のシリコン窒化膜
８ｏ直下の第３のシリコン酸化膜１３はエツチングされ
ずに第３のシリコン酸化ｆ！＄１３０どして残る（第２
Ｌ図）。次に、全表面に高融点金属を蒸着かあるいはス
パッタ法などにより被着させ、この後、熱処理を不活性
ガス中で行なうとシリコン面が露出しているエピタキシ
ャル層５．ポリシリコン層６表面にのみ金属シリサイド
膜１６が形成される（第２Ｍ図）。次に、全表面に、第
３のポリシリコン！１１７．第３のシリコン窒化膜１８
、第４のポリシリコン膜１９、第４のシリコン窒ＩＩ！
Ｉ２０および第４のシリコン酸化膜２１をＣＶＤ法など
によりこの順序で形成する（第２Ｎ図）。次に、第４の
シリコン酸化１１１２１を異方性エツチングする。この
とき、第４のシリコン窒化膜２０表面の段差部５６に対
応してできた段着部５８に第４のシリコン酸化ＩＩ　２
１０が残る。この後、第４のシリコン酸化ｆｆＱ２１０
をマスクとして第４のシリコン窒化膜２０をエツチング
し第４のシリコン窒化１１ｍ２００を形成する（第２０
図）。次に、第４のシリコン酸化Ｎ２１０をフッ酸など
でエツチング除去し、この後、第４のシリコン窒化ｇ１
２００をマスクとして第４のポリシリコン膜１９を熱酸
化する。このとき、第４のシリコン窒化ｇ！２００のな
い部分の第４のポリシリコン膜１９のみが酸化されて第
５のシリコン酸化ｌ１１２２が形成され、第４のシリコ
ン窒化膜２００直下には第４のポリシリコンｌ１１９０
が残る。この後、第４のシリコン窒化膜２００を熱した
燐酸などでエツチング除去する（第２Ｐ図）、、次に、
第４のポリシリコン膜１９０をエツチング除去し、この
後全表面にレジスト（図示せず）を塗布してエッチバッ
クを行ない分離絶縁膜３０上にある第５のシリコン酸化
膜２２を除去し、エピタキシャル層５上にある第５のシ
リコン酸化ｉｔ！２２のみを残す（第２Ｑ図）。

次に、第５のシリコン酸化膜２２をマスクとして第３の
シリコン窒化ｆｆ！１１８をエツチング除去し、この後
、第５のシリコン酸化１！１２２をフッ酸などでエツチ
ング除去する。この後、第５のシリコン酸化ＦＡ２２直
下に残った第３のシリコン窒化膜１８をマスクとして第
３のポリシリコン膜１７を熱酸化し第６のシリコン酸化
Ｉｔ！１２３を形成する。この後、残った第３のシリコ
ン窒化膜１８とこの第３のシリコン窒化膜１８直下の第
３のポリシリコン膜１７をエツチング除去しコンタクト
孔４５を形成する（第２Ｒ図）、次に、コンタクト孔４
５を通して第１のポリシリコンＩＩ　７０表面の第１の
シリコン窒化膜８０の一部をエツチング除去して第１の
ポリシリコンミツ０表面の一部を露出させ、またフォト
リングラフィによりベース電極取出用のポリシリコン＠
６上およびコレクタ層２７上で第６のシリコン酸化ＩＩ
！１２３にコンタクト孔を開孔する。この後、これらコ
ンタクト孔に金属、例えばＡＱＳｉのベース電極２４、
エミッタ電極２５およびコレクタ１１ｉ１１２６を形成
し、このようにして第１図のｎｐｎ　トランジスタが完
成される。

ニス上のような方法でｎｐｎ　トランジスタを製造する
と、 ■　フォトリソグラフィを用いることなくセルファライ
ン技術によりエミッタの第１のポリシリコン膜７０のま
わりに対称的に第３のシリコン酸化膜１３０．第１のシ
リコン窒化Ｉ！Ｗ８０を形成するので、外部ベース層１
４−エミッタの第１のポリシリコン膜７ｏ間の絶縁が確
実に行なわれてベース−エミッタ間の短絡が防止される
。また、ベース−エミッタ間の距離をセル７アライン的
に定めているので、ベース・エミッタ領域の形成におい
てマスクの雷ね合わせのマージンを見込む必要がなく、
ベース−エミッタ間の距離を短くすることができ、エミ
ッタ・ベースｆＲＭをフォトリソグラフィを用いろ場合
より小さく加工できる。このため、トランジスタ寸法を
極めて小さくでき、トランジスタの高集積化、高速化が
可能となる。また、フォトリソグラフィにおけるマスク
の盾ね合わせずれによるトランジスタのばらつきの発生
が抑えられ、安定なトランジスタが得られる。さらに、
ベース−エミッタ間の距離を短くすることはベース抵抗
の低減につながる。

■　エミッタ電極２５取出のためのコンタクト孔４５の
形成もセルファライン的に行なわれるので、微細なエミ
ッタのポリシリコン膜７０．エミッタ層１５に対してマ
スクの重ね合わせなしにエミッタの第１のポリシリコン
Ｍｔｊ４７０上に正確にコンタクト孔４５を開孔でき、
エミッタ？！ｉ極２５の形成によるベース−エミッタ間
の短絡が発生することはない。

■　シリコン基板１．フローティング・コレクタ層２表
（２）の所定部に分離絶縁膜３ｏを形成し、この分配絶
縁膜３０間に選択エピタキシャル成長法により素子ｆｊ
ＡＴｆｉとなるエピタキシャル層５を形成するので、バ
ーズ・ピーク、バーズ・ヘッドのない分Ｎ１絶縁膜３０
が得られる。このため、素子領域を有効に使うことがで
き、上記■のエミッタ・ベース領域の小さな加工と相俟
ってさらにトランジスタ寸法を小さくすることができる
。

■　外部ベース層１４表面およびベース電極取出用のポ
リシリコン層６表面に金属シリサイド膜１６が形成され
るので、ベース抵抗を下げることができる。また、この
外部ベース層１４はエミッタの第１のポリシリコン摸７
０．エミッタ層１５付近まで低抵抗化されているので、
ベース′ｒｉ極２４取出のためのコンタクトをエミッタ
の第１のポリシリコン１７０．エミッタ層１５の遠くで
行なっても問題はない。また１選択エピタキシャル成長
法によって分子ｆｉ絶縁膜３０表面に形成されたポリシ
リコンＦｆｉ　６はそのままベース電極２４取出用とし
−Ｃ利用できる。

なお、上記実施例では、ｎｐｎ　トランジスタを製造で
る場合について示したが、この発明はｐｎｐトランジス
タをＴｌＡ造する場合シニも適用することができる。

［発明の効果〕 以上のようにこの発明によれば、選択エピタキシャル成
長法により分離絶縁膜間に素子領域となるエピタキシャ
ルｊ清を形成し、フォトリソグラフィを使用することな
くセルファライン技術によりエミッタ・ベース領域を形
成し、外部ベース畷表面およびベース電極取出用のポリ
シリコン層表面に金属シリサイド膜を形成するので、ベ
ース抵抗の低い、かつ安定な特性の、かつ極めて小さな
寸法のトランジスタを製造することができる半導体装置
の製造方法を得ることができる。

【図面の簡単な説明】

第１図は、この発明の実施例に係るｎｐｎ　トランジス
タの構造を示す断面図である。 第２Ａ図〜第２Ｒ図は、第１図のｎｐｎトランジスタの
製造方法の主要工程段階における状態を示す断面図であ
る。 第３図は、従来の５ＣＯＴ型トランジスタの構造を示す
断面図である。 第４Ａ図〜第４Ｆ図は、第３図の５ＣＯＴ型トランジス
タの製造方法の主要工程段階における状態を示す断面図
である。 第５図は、従来の５ＣＯＴ型トランジスタにおけるエミ
ッタ付近の構造を示す拡大断面図である。 第６図は、従来の５ＣＯＴ型トランジスタにおけろエミ
ッタ付近でコンタクトがマスクの重ね合わせずれを起こ
した場合の構造を示す拡大断面図である。 図において、１は半導体基板、２はフローティング・コ
レクタ層、３はｗＡ縁膜、３０は分離絶縁膜、４はレジ
ストパターン、５はエピタキシャル層、６はポリシリコ
ン層、１４は外部ベース層、１５はエミッタ層、１６は
金属シリサイド膜、７゜７０は第１のポリシリコン膜、
９．９０は第２のポリシリコン膜、１７は第３のポリシ
リコン膜。 １９．１９０は第４のポリシリコン膜、８．８０は第１
のシリコン窒化１１８１．１０．１００は第２のシリコ
ン窒化膜、１８は第３のシリコン窒化膜。 ２０．２００は第４（ｆ）シリ’：３ン”ｌｌ化ＩＩ！
、１１．１１０は第１のシリコン酸化膜、１２は第２の
シリコン酸化膜、１３．１３０は第３のシリコン酸化膜
、２１，２１０は第４のシリコン酸化膜、２２は第５の
シリコン酸化膜、２３は第６のシリコン酸化膜、２４は
ベース電極、２５はエミッタ電極、２６はコレクタ電極
、２７はコレクター、２８はイオン注入層、４５はコン
タクト孔、５６．５７゜５８は段差部である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 第１導電形のシリコン基板表面の所定部に選択的に素子
   間分離用の分離絶縁膜を形成する工程と、前記シリコン
   基板の露出した表面にシリコンのエピタキシャル成長を
   行ない、該シリコン基板表面にエピタキシャル層を、前
   記分離絶縁膜表面にポリシリコン層を形成する工程とを
   備え、 前記エピタキシャル層と前記分離絶縁膜との境界部近傍
   に段差部が形成されて前記エピタキシャル層表面に凹部
   が形成されており、 全表面に、第１導電形の不純物を含む第１のポリシリコ
   ン膜、第１のシリコン窒化膜、第２のポリシリコン膜、
   第２のシリコン窒化膜および第１のシリコン酸化膜をこ
   の順序で形成する工程と、前記第１のシリコン酸化膜を
   全面異方性エッチングし、前記段差部表面に前記第１の
   シリコン酸化膜の一部を残す工程と、 前記残った第１のシリコン酸化膜をマスクとして前記第
   ２のシリコン窒化膜をエッチングにより選択的に除去し
   、該残つた第１のシリコン酸化膜直下に該第２のシリコ
   ン窒化膜の一部を残す工程と、 前記残つた第１のシリコン酸化膜をエッチングにより除
   去する工程と、 前記残った第２のシリコン窒化膜をマスクとして前記第
   ２のポリシリコン膜を熱酸化し、前記凹部の中央部上お
   よび前記分離絶縁膜上で該第２のポリシリコン膜を第２
   のシリコン酸化膜にする工程と、 エッチバックにより前記分離絶縁膜上の前記第２のシリ
   コン酸化膜を除去する工程と、 前記残つた第２のシリコン窒化膜および該残つた第２の
   シリコン窒化膜直下の前記第２のポリシリコン膜をエッ
   チングにより除去する工程と、前記凹部の中央部上の前
   記残つた第２のシリコン酸化膜をマスクとして前記第１
   のシリコン窒化膜および前記第１のポリシリコン膜をエ
   ッチングにより選択的に除去し、該残つた第２のシリコ
   ン酸化膜直下に該第１のシリコン窒化膜の一部および該
   第１のポリシリコン膜の一部を残す工程と、前記残った
   第１のシリコン窒化膜をマスクとして前記残つた第１の
   ポリシリコン膜の露出した表面および前記エピタキシャ
   ル層の露出した表面を熱酸化して第３のシリコン酸化膜
   を形成する工程と、 全表面から第２導電形の不純物を前記エピタキシャル層
   にイオン注入して該エピタキシャル層表面に外部ベース
   層を形成する工程と、 前記残った第１のポリシリコン膜から前記第１導電形の
   不純物を前記外部ベース層に拡散して該外部ベース層表
   面にエミッタ層を形成する工程と、前記残った第１のシ
   リコン窒化膜をマスクとして前記第３のシリコン酸化膜
   を全面異方性エッチングし、前記残つた第１のポリシリ
   コン膜の側壁部に該第３のシリコン酸化膜の一部を残す
   工程と、前記外部ベース層の露出した表面および前記ポ
   リシリコン層の露出した表面に高融点金属を付着させ、
   これらを熱処理して該外部ベース層の表面および該ポリ
   シリコン層の表面に金属シリサイド膜を形成する工程と
   、 全表面に、第３のポリシリコン膜、第３のシリコン窒化
   膜、第４のポリシリコン膜、第４のシリコン窒化膜およ
   び第４のシリコン酸化膜をこの順序で形成する工程と、 前記第４のシリコン酸化膜を全面異方性エッチングし、
   前記第４のシリコン窒化膜表面の前記段差部に対応して
   形成された段差部表面に前記第４のシリコン酸化膜の一
   部を残す工程と、 前記残つた第４のシリコン酸化膜をマスクとして前記第
   ４のシリコン窒化膜をエッチングにより選択的に除去し
   、該残つた第４のシリコン酸化膜直下に該第４のシリコ
   ン窒化膜の一部を残す工程と、 前記残った第４のシリコン酸化膜をエッチングにより除
   去する工程と、 前記残つた第４のシリコン窒化膜をマスクとして前記第
   ４のポリシリコン膜を熱酸化し、前記凹部の中央部上お
   よび前記分離絶縁膜上で該第４のポリシリコン膜を第５
   のシリコン酸化膜にする工程と、 前記残つた第４のシリコン窒化膜および該残つた第４の
   シリコン窒化膜直下の前記第４のポリシリコン膜をエッ
   チングにより除去する工程と、エッチバックにより前記
   分離絶縁膜上の前記第５のシリコン酸化膜を除去する工
   程と、 前記凹部の中央部上の前記残つた第５のシリコン酸化膜
   をマスクとして前記第３のシリコン窒化膜をエッチング
   により選択的に除去し、該残つた第５のシリコン酸化膜
   直下に該第３のシリコン窒化膜の一部を残す工程と、 前記残つた第５のシリコン酸化膜をエッチングにより除
   去する工程と、 前記残つた第３のシリコン窒化膜をマスクとして前記露
   出した第３のポリシリコン膜を熱酸化し、該第３のポリ
   シリコン膜の該残つた第３のシリコン窒化膜直下以外の
   部分を第６のシリコン酸化膜にする工程と、 前記残つた第３のシリコン窒化膜および該残った第３の
   シリコン窒化膜直下の前記第３のポリシリコン膜をエッ
   チングにより除去して前記残った第１のシリコン窒化膜
   に達するコンタクト孔を形成する工程と、 前記コンタクト孔を通して前記残つた第１のシリコン窒
   化膜の一部をエッチングにより除去し前記残つた第１の
   ポリシリコン膜表面の一部を露出させる工程とを備えた
   半導体装置の製造方法。