JPH0654776B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0654776B2 JPH0654776B2 JP60006449A JP644985A JPH0654776B2 JP H0654776 B2 JPH0654776 B2 JP H0654776B2 JP 60006449 A JP60006449 A JP 60006449A JP 644985 A JP644985 A JP 644985A JP H0654776 B2 JPH0654776 B2 JP H0654776B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- base
- polycrystalline silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000605 extraction Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、エミッタと外部ベースとの位置合せを自己整
合的に行ない、かつ外部ベース電極を多結晶シリコンを
用いて取り出すことにより、接合容量およびベース抵抗
の小さいバイポーラ型集積回路を形成することのできる
半導体装置の製造方法に関するものである。
合的に行ない、かつ外部ベース電極を多結晶シリコンを
用いて取り出すことにより、接合容量およびベース抵抗
の小さいバイポーラ型集積回路を形成することのできる
半導体装置の製造方法に関するものである。
従来の技術 バイポーラ型集積回路は、ＭＯＳ型集積回路と比較し
て、その高速性に特徴がある。バイポーラ型集積回路の
動作速度を決定する大きな要因の一つは、いわゆるベー
ス抵抗であり、動作速度を大きくするためにはこのベー
ス抵抗の低減が不可欠である。
て、その高速性に特徴がある。バイポーラ型集積回路の
動作速度を決定する大きな要因の一つは、いわゆるベー
ス抵抗であり、動作速度を大きくするためにはこのベー
ス抵抗の低減が不可欠である。
従来、ベース抵抗低減のための手段として、バイポーラ
型集積回路の製造工程にフォトマスク工程を１回追加し
て、いわゆる外部ベース領域を形成するという方法がよ
く用いられていた。第４図は、従来例のバイポーラ型集
積回路の要部を示す断面図である。コレクタ領域を兼ね
るN-型エピタキシャル成長層１が酸化物分離領域２によ
って分離され、その中にP+型外部ベース領域３、Ｐ型活
性ベス領域４およびN+型エミッタ領域５が形成されてい
る。これらの各領域には、二酸化シリコン膜６に形成さ
れた開口部を通じて電極７により電気的コンタクトがな
されている。コレクタ電極の部分は図示していない。第
４図において、P+型外部ベース領域３と、N+型エミッタ
領域５との位置は、おのおの別個のフォトマスク工程に
より決定される。従って両者の間の距離ｄは、フォトマ
スク上での両者間の距離および工程間のマスク合せずれ
により決定される。（例えば、ジョン・アディス，日経
エレクトロニクス，１９７９年１１月２６日号，No.２
２６，ｐｐ．１７３−１９３） 発明が解決しようとする問題点 上記のような従来のバイポーラ型集積回路では、P+型外
部ベース領域３とN+型エミッタ領域５とが直接接触する
ことによる接合耐圧の低下やリーク電流の増加を防ぐた
め、前記の距離ｄをフォトマスク合せ公差よりも大きく
しておく必要がある。最近では、このｄの値として２μ
ｍ程度とするのが一般的である。ところが、このような
距離を設けると、P+型外部ベース領域３とN+型エミッタ
領域５との間に比較的高抵抗のＰ型活性ベース領域４が
存在するため、ベース抵抗は大きな値となる。
型集積回路の製造工程にフォトマスク工程を１回追加し
て、いわゆる外部ベース領域を形成するという方法がよ
く用いられていた。第４図は、従来例のバイポーラ型集
積回路の要部を示す断面図である。コレクタ領域を兼ね
るN-型エピタキシャル成長層１が酸化物分離領域２によ
って分離され、その中にP+型外部ベース領域３、Ｐ型活
性ベス領域４およびN+型エミッタ領域５が形成されてい
る。これらの各領域には、二酸化シリコン膜６に形成さ
れた開口部を通じて電極７により電気的コンタクトがな
されている。コレクタ電極の部分は図示していない。第
４図において、P+型外部ベース領域３と、N+型エミッタ
領域５との位置は、おのおの別個のフォトマスク工程に
より決定される。従って両者の間の距離ｄは、フォトマ
スク上での両者間の距離および工程間のマスク合せずれ
により決定される。（例えば、ジョン・アディス，日経
エレクトロニクス，１９７９年１１月２６日号，No.２
２６，ｐｐ．１７３−１９３） 発明が解決しようとする問題点 上記のような従来のバイポーラ型集積回路では、P+型外
部ベース領域３とN+型エミッタ領域５とが直接接触する
ことによる接合耐圧の低下やリーク電流の増加を防ぐた
め、前記の距離ｄをフォトマスク合せ公差よりも大きく
しておく必要がある。最近では、このｄの値として２μ
ｍ程度とするのが一般的である。ところが、このような
距離を設けると、P+型外部ベース領域３とN+型エミッタ
領域５との間に比較的高抵抗のＰ型活性ベース領域４が
存在するため、ベース抵抗は大きな値となる。
さらに、第４図の構造においては、P+型外部ベース領域
３の直上に電極７を形成しているため、ベース領域全体
としての面積が大きくなる。これは、併せて、ベース＝
コレクタ間接合容量を増大することになり、トランジス
タの高速性を著しく低下させる。
３の直上に電極７を形成しているため、ベース領域全体
としての面積が大きくなる。これは、併せて、ベース＝
コレクタ間接合容量を増大することになり、トランジス
タの高速性を著しく低下させる。
本発明は上記のような問題点を解決するもので、簡単な
工程によって、外部ベース領域とエミッタ領域とを自己
整合的に形成し、かつ外部ベース電極を厚い、絶縁膜上
に形成した多結晶シリコンを用いて取り出すことによ
り、ベース抵抗およびコレクタ＝ベース間接合容量の小
さい、高速かつ高集積のバイポーラ型集積回路を得るこ
とのできる半導体装置の製造方法を提供するものであ
る。
工程によって、外部ベース領域とエミッタ領域とを自己
整合的に形成し、かつ外部ベース電極を厚い、絶縁膜上
に形成した多結晶シリコンを用いて取り出すことによ
り、ベース抵抗およびコレクタ＝ベース間接合容量の小
さい、高速かつ高集積のバイポーラ型集積回路を得るこ
とのできる半導体装置の製造方法を提供するものであ
る。
問題点を解決するための手段 上記の問題点を解決するための本発明の半導体装置の製
造方法は、半導体基板上のトランジスタ形成予定領域内
に、シリコン窒化膜をマスクとしてＰ型不純物を導入す
る工程と、前記半導体基板全面に多結晶シリコン膜を形
成する工程と、熱処理により前記多結晶シリコン膜中に
前記Ｐ型不純物を拡散させる工程と、前記多結晶シリコ
ン膜のうち、トランジスタのエミッタ形成予定領域上お
よびコレクタ電極取出予定領域上を除く部分にＰ型不純
物を導入する工程と、前記多結晶シリコン膜のうちＰ型
不純物を含まない領域を除去する工程と、前記多結晶シ
リコン膜を熱酸化して二酸化シリコン膜を形成する工程
と、前記二酸化シリコン膜をマスクとして前記窒化シリ
コン膜をエッチングしてエミッタ形成予定領域に開口部
を形成する工程と、前記開口部を通じて活性ベース領域
およびエミッタ領域を形成する工程とからなるものであ
る。
造方法は、半導体基板上のトランジスタ形成予定領域内
に、シリコン窒化膜をマスクとしてＰ型不純物を導入す
る工程と、前記半導体基板全面に多結晶シリコン膜を形
成する工程と、熱処理により前記多結晶シリコン膜中に
前記Ｐ型不純物を拡散させる工程と、前記多結晶シリコ
ン膜のうち、トランジスタのエミッタ形成予定領域上お
よびコレクタ電極取出予定領域上を除く部分にＰ型不純
物を導入する工程と、前記多結晶シリコン膜のうちＰ型
不純物を含まない領域を除去する工程と、前記多結晶シ
リコン膜を熱酸化して二酸化シリコン膜を形成する工程
と、前記二酸化シリコン膜をマスクとして前記窒化シリ
コン膜をエッチングしてエミッタ形成予定領域に開口部
を形成する工程と、前記開口部を通じて活性ベース領域
およびエミッタ領域を形成する工程とからなるものであ
る。
作用 この半導体装置の製造方法によれば、外部ベース領域，
活性ベース領域，およびエミッタ領域が１枚のフォトマ
スクにより自己整合的に形成され、外部ベース領域とエ
ミッタ領域との距離を小さくでき、トランジスタのベー
ス抵抗が低減できる。さらに、ベース電極が厚い酸化膜
上に形成された多結晶シリコン膜を用いて引き出される
ため、コレクタ＝ベース間の接合容量も低減でき、高速
性にすぐれたバイポーラ型集積回路の製造が可能であ
る。
活性ベース領域，およびエミッタ領域が１枚のフォトマ
スクにより自己整合的に形成され、外部ベース領域とエ
ミッタ領域との距離を小さくでき、トランジスタのベー
ス抵抗が低減できる。さらに、ベース電極が厚い酸化膜
上に形成された多結晶シリコン膜を用いて引き出される
ため、コレクタ＝ベース間の接合容量も低減でき、高速
性にすぐれたバイポーラ型集積回路の製造が可能であ
る。
実施例 第１図は本発明の実施によって形成された半導体装置の
要部断面図であり、第２図(a)〜(l)は、本発明の半導体
装置の製造方法で半導体集積回路を製作する一実施例を
示す工程順流れ図である。以下、本発明を、第２図(a)
〜(l)の工程順流れ図により、詳しくのべる。
要部断面図であり、第２図(a)〜(l)は、本発明の半導体
装置の製造方法で半導体集積回路を製作する一実施例を
示す工程順流れ図である。以下、本発明を、第２図(a)
〜(l)の工程順流れ図により、詳しくのべる。
まず、第２図(a)に示すように、Ｐ型シリコン基板１１
上にN+型埋込拡散層１２、N-型エピタキシャル層１３を
順次形成し、分離酸化膜１４により素子分離を行なった
後、エミッタ形成予定領域およびコレクタ電極取出予定
領域上に窒化シリコン膜１５をそれぞれ選択的に形成す
る。この窒化シリコン膜１５の厚さは１００ｎｍ程度が
適当である。
上にN+型埋込拡散層１２、N-型エピタキシャル層１３を
順次形成し、分離酸化膜１４により素子分離を行なった
後、エミッタ形成予定領域およびコレクタ電極取出予定
領域上に窒化シリコン膜１５をそれぞれ選択的に形成す
る。この窒化シリコン膜１５の厚さは１００ｎｍ程度が
適当である。
ついで、第２図(b)に示すように、窒化シリコン膜１５
をマスクとしてN-型エピタキシャル層１３中に１０ｋｅ
Ｖ程度のエネルギーで１０15〜１０16ions/cm2のボロン
（B+）イオンを注入し、ボロンイオン注入層１６を形成
する。イオン注入後、不活性気体中で熱処理を行なって
もよい。
をマスクとしてN-型エピタキシャル層１３中に１０ｋｅ
Ｖ程度のエネルギーで１０15〜１０16ions/cm2のボロン
（B+）イオンを注入し、ボロンイオン注入層１６を形成
する。イオン注入後、不活性気体中で熱処理を行なって
もよい。
次に、第２図(c)に示すように、基板上全面に厚さ２０
０〜５００ｎｍの多結晶シリコン膜１７を形成する。多
結晶シリコン膜の形成は一般に６００℃程度の温度で行
なわれるので、この時ボロンイオン注入層１６中のボロ
ン原子の深さ方向分布形状はほとんど変化しない。
０〜５００ｎｍの多結晶シリコン膜１７を形成する。多
結晶シリコン膜の形成は一般に６００℃程度の温度で行
なわれるので、この時ボロンイオン注入層１６中のボロ
ン原子の深さ方向分布形状はほとんど変化しない。
ついで、不活性気体中で熱処理を施し、ボロンイオン注
入層１６からN-型エピタキシャル層１３および多結晶シ
リコン膜１７中にボロンを拡散させると、第２図(d)に
示すように、N-型エピタキシャル層１３内にはP+型外部
ベース領域１６１が、また多結晶シリコン膜１７内には
P+型多結晶シリコン１７１が、それぞれ形成され、P+型
外部ベース領域１６１上以外の部分の多結晶シリコン膜
１７は、アンドープト（不純物がドープされていない）
多結晶シリコン１７２として残る。この時、エミッタ形
成予定領域の窒化シリコン膜１５ａは拡散マスクとして
働くが、多結晶シリコン膜１７中でのボロン原子の横方
向拡散により、P+型多結晶シリコン１７１は、窒化シリ
コン膜１５ａ上に多少重なって形成される。また第２図
(d)においてはボロン原子は多結晶シリコン膜の表面ま
で到達しているが、これは表面まで到達しなくてもさし
つかえない。
入層１６からN-型エピタキシャル層１３および多結晶シ
リコン膜１７中にボロンを拡散させると、第２図(d)に
示すように、N-型エピタキシャル層１３内にはP+型外部
ベース領域１６１が、また多結晶シリコン膜１７内には
P+型多結晶シリコン１７１が、それぞれ形成され、P+型
外部ベース領域１６１上以外の部分の多結晶シリコン膜
１７は、アンドープト（不純物がドープされていない）
多結晶シリコン１７２として残る。この時、エミッタ形
成予定領域の窒化シリコン膜１５ａは拡散マスクとして
働くが、多結晶シリコン膜１７中でのボロン原子の横方
向拡散により、P+型多結晶シリコン１７１は、窒化シリ
コン膜１５ａ上に多少重なって形成される。また第２図
(d)においてはボロン原子は多結晶シリコン膜の表面ま
で到達しているが、これは表面まで到達しなくてもさし
つかえない。
次に、第２図(e)に示すように、少なくともトランジス
タのエミッタ形成予定領域上およびコレクタ電極取出予
定領域上をフォトレジスト１８で覆って、１０15〜１０
16ions/cm2のB+イオンを注入後、フォトレジスト除去、
熱処理して、P+型多結晶シリコン領域を分離酸化膜１４
上へ拡張し、ベース電極取出領域１７３を形成する。こ
の時、ベース電極取出領域１７３中のボロンは、同領域
の底まで到達していた方がよい。
タのエミッタ形成予定領域上およびコレクタ電極取出予
定領域上をフォトレジスト１８で覆って、１０15〜１０
16ions/cm2のB+イオンを注入後、フォトレジスト除去、
熱処理して、P+型多結晶シリコン領域を分離酸化膜１４
上へ拡張し、ベース電極取出領域１７３を形成する。こ
の時、ベース電極取出領域１７３中のボロンは、同領域
の底まで到達していた方がよい。
次に、上記基板面を例えば、１０〜３０wt％程度の水酸
化カリウム水溶液で処理すると、アンドープト多結晶シ
リコン１７２が選択的にエッチング除去され、第２図
(f)に示すように、ベース電極取出領域１７３は残る。
それは、ボロン（Ｂ）がドープされた多結晶シリコンは
Ｐ型となるので、水酸化カリウム水溶液に不溶となる
が、アンドープト多結晶シリコン部分が溶解することに
よる。したがって、本処理によれば、マスクを用いず
に、すなわちマスクレスで多結晶シリコンの所望領域に
おいて非エッチング部分とエッチング可能部分とを選ぶ
ことができる。この時、前述したように、エミッタ形成
予定領域上の窒化シリコン膜１５ａ上には、ベース電極
取出領域１７３が多少重なった状態で残る。
化カリウム水溶液で処理すると、アンドープト多結晶シ
リコン１７２が選択的にエッチング除去され、第２図
(f)に示すように、ベース電極取出領域１７３は残る。
それは、ボロン（Ｂ）がドープされた多結晶シリコンは
Ｐ型となるので、水酸化カリウム水溶液に不溶となる
が、アンドープト多結晶シリコン部分が溶解することに
よる。したがって、本処理によれば、マスクを用いず
に、すなわちマスクレスで多結晶シリコンの所望領域に
おいて非エッチング部分とエッチング可能部分とを選ぶ
ことができる。この時、前述したように、エミッタ形成
予定領域上の窒化シリコン膜１５ａ上には、ベース電極
取出領域１７３が多少重なった状態で残る。
ついで、上記基板面を酸化性雰囲気中で熱処理して、第
２図(g)に示すように、ベース電極取出領域１７３上に
厚さ１００〜３００ｎｍの二酸化シリコン膜１９を形成
する。この時窒化シリコン膜１５の下は酸化されない。
２図(g)に示すように、ベース電極取出領域１７３上に
厚さ１００〜３００ｎｍの二酸化シリコン膜１９を形成
する。この時窒化シリコン膜１５の下は酸化されない。
次に、熱リン酸によるウェット・エッチングまたはフレ
オン系のガスによるドライ・エッチングなどの方法によ
り、窒化シリコン膜１５を選択的にエッチングすると、
第２図(h)に示すように、二酸化シリコン膜１９の下部
にのみ窒化シリコン膜１５１が残り、エミッタ形成予定
領域２０およびコレクタ電極取出予定領域２１ではN-型
エピタキシャル層１３が露出する。
オン系のガスによるドライ・エッチングなどの方法によ
り、窒化シリコン膜１５を選択的にエッチングすると、
第２図(h)に示すように、二酸化シリコン膜１９の下部
にのみ窒化シリコン膜１５１が残り、エミッタ形成予定
領域２０およびコレクタ電極取出予定領域２１ではN-型
エピタキシャル層１３が露出する。
ついで、第２図(i)に示すように、コレクタ電極取出予
定領域２１上をフォトレジスト２２で覆い、１０14ions
/cm2程度のＢ＋イオンを注入後、フォトレジスト２２を
除去し、不活性気体中で熱処理を施すと、Ｐ型活性ベー
ス領域２３が側部でP+型外部ベース領域１６１と接触し
て一体化形成される。
定領域２１上をフォトレジスト２２で覆い、１０14ions
/cm2程度のＢ＋イオンを注入後、フォトレジスト２２を
除去し、不活性気体中で熱処理を施すと、Ｐ型活性ベー
ス領域２３が側部でP+型外部ベース領域１６１と接触し
て一体化形成される。
次に、第２図(j)に示すように、基板面全面に１０16ion
s/cm2程度の砒素（As+）イオンを注入し、不活性気体中
で熱処理を施すと、N+型エミッタ領域２４およびN+型コ
レクタ電極取出領域２５が形成される。
s/cm2程度の砒素（As+）イオンを注入し、不活性気体中
で熱処理を施すと、N+型エミッタ領域２４およびN+型コ
レクタ電極取出領域２５が形成される。
ついで、通常のフォトマスク工程により、第２図(k)に
示すように、ベース電極取出領域１７３上にベースコン
タクト窓２６を形成し、さらに第２図(l)に示すように
電極２７を形成すれば、ＮＰＮトランジスタが完成す
る。
示すように、ベース電極取出領域１７３上にベースコン
タクト窓２６を形成し、さらに第２図(l)に示すように
電極２７を形成すれば、ＮＰＮトランジスタが完成す
る。
第１図は、上記の工程により完成したＮＰＮトランジス
タの要部断面図である。図形寸法は第４図の従来例装置
の場合と同一にしてある。第１図において、N+型エミッ
タ領域２４とP+型外部ベース領域１６１との間の距離
ｄ′は、第４図中のそれに相当する距離ｄに比して小さ
い。さらに、第４図においてベース領域の長さlBが、コ
ンタクト窓寸法の８倍程度であるのに対して、第１図で
のベース領域の長さｌ′Ｂはコンタクト窓寸法の約４倍
であり、同一寸法のエミッタを用いた場合、従来構造の
1/2程度に縮小できる。
タの要部断面図である。図形寸法は第４図の従来例装置
の場合と同一にしてある。第１図において、N+型エミッ
タ領域２４とP+型外部ベース領域１６１との間の距離
ｄ′は、第４図中のそれに相当する距離ｄに比して小さ
い。さらに、第４図においてベース領域の長さlBが、コ
ンタクト窓寸法の８倍程度であるのに対して、第１図で
のベース領域の長さｌ′Ｂはコンタクト窓寸法の約４倍
であり、同一寸法のエミッタを用いた場合、従来構造の
1/2程度に縮小できる。
さらに、外部ベース領域、活性ベース領域およびエミッ
タ領域の相互の関係について詳しく説明する。第３図
は、第２図(k)に示した途中工程断面図の、エミッタ領
域付近の拡大図である。トランジスタのエミッタ幅Ｗ′
は、シリコン窒化膜１５１のパターン幅（外側）Ｗより
も小さくなっている。いま、多結晶シリコン中のボロン
の横方向拡散長をＬ、二酸化シリコン膜１９の厚さをTo
xとすると、次のような関係が成立する。
タ領域の相互の関係について詳しく説明する。第３図
は、第２図(k)に示した途中工程断面図の、エミッタ領
域付近の拡大図である。トランジスタのエミッタ幅Ｗ′
は、シリコン窒化膜１５１のパターン幅（外側）Ｗより
も小さくなっている。いま、多結晶シリコン中のボロン
の横方向拡散長をＬ、二酸化シリコン膜１９の厚さをTo
xとすると、次のような関係が成立する。
Ｗ′Ｗ−２（Ｌ＋0.55・Tox)……(1) 例えば、Ｗ＝1.5（μｍ），Ｌ＝４００(nm),Tox＝１８
０(nm)とすると、Ｗ′0.5（μｍ）となり、通常の紫
外光によるリソグラフィによって、サブミクロン（１μ
ｍ未満）のエミッタ幅が実現できることがわかる。
０(nm)とすると、Ｗ′0.5（μｍ）となり、通常の紫
外光によるリソグラフィによって、サブミクロン（１μ
ｍ未満）のエミッタ幅が実現できることがわかる。
なお、上記の実施例においては説明の都合上、まず第２
図(d)に示したように多結晶シリコン膜中にボロンを拡
散させた後、第２図(e)に示したようにB+イオンを注入
してベース電極取出領域を形成しているが、これは順序
を逆にして、まずB+イオンを注入し、その後熱処理によ
ってエピタキシャル層から多結晶シリコン膜中にボロン
を拡散させて形成しても同じ結果が得られる。また、エ
ミッタ領域と活性ベース領域との形成順序を逆にして、
エミッタ領域を先に形成してもよい。さらに、コレクタ
電極取出予定領域に、埋込N+拡散層に到達するN+拡散層
を予め形成してコレクタ直列抵抗の低減をはかるなどの
変更を行なってもよい。
図(d)に示したように多結晶シリコン膜中にボロンを拡
散させた後、第２図(e)に示したようにB+イオンを注入
してベース電極取出領域を形成しているが、これは順序
を逆にして、まずB+イオンを注入し、その後熱処理によ
ってエピタキシャル層から多結晶シリコン膜中にボロン
を拡散させて形成しても同じ結果が得られる。また、エ
ミッタ領域と活性ベース領域との形成順序を逆にして、
エミッタ領域を先に形成してもよい。さらに、コレクタ
電極取出予定領域に、埋込N+拡散層に到達するN+拡散層
を予め形成してコレクタ直列抵抗の低減をはかるなどの
変更を行なってもよい。
発明の効果 以上のように本発明の半導体装置の製造方法によれば、
エミッタ領域、活性ベース領域および外部ベース領域の
相互の位置関係が自己整合的に１回のフォトマスク工程
で決定できる。また、エミッタ領域と外部ベース領域と
の間の距離が非常に小さくできるので、トランジスタの
ベース抵抗を低減することができる。さらに、ベース電
極の取出が、厚い分離酸化膜上の多結晶シリコンにより
行なえるので、トランジスタのベース＝コレクタ間接合
容量が低減できる。加えて、光によるリソグラフィを用
いても、サブミクロンオーダのエミッタ幅を得ることが
でき、低ベース抵抗、低接合容量とあわせて、高速動作
に適したバイポーラ型集積回路を製造することができ
る。
エミッタ領域、活性ベース領域および外部ベース領域の
相互の位置関係が自己整合的に１回のフォトマスク工程
で決定できる。また、エミッタ領域と外部ベース領域と
の間の距離が非常に小さくできるので、トランジスタの
ベース抵抗を低減することができる。さらに、ベース電
極の取出が、厚い分離酸化膜上の多結晶シリコンにより
行なえるので、トランジスタのベース＝コレクタ間接合
容量が低減できる。加えて、光によるリソグラフィを用
いても、サブミクロンオーダのエミッタ幅を得ることが
でき、低ベース抵抗、低接合容量とあわせて、高速動作
に適したバイポーラ型集積回路を製造することができ
る。
第１図は本発明の実施例によって形成された半導体装置
の要部断面図、第２図(A)〜(l)は、本発明の半導体装置
の製造方法の一実施例を示す工程順流れ図、第３図は前
記本発明の一実施例の途中工程断面のエミッタ領域付近
拡大図、第４図は従来例装置の要部断面図である。 １，１３……N-型エピタキシャル層、１５，１５１……
窒化シリコン膜、３，１６１……P+型外部ベース領域、
１７１……P+型多結晶シリコン、１７２……アンドープ
ト多結晶シリコン、１７３……ベース電極取出領域、
６，１９……二酸化シリコン膜、４，２３……Ｐ型活性
ベース領域、５，２４……N+型エミッタ領域、２６……
ベースコンタクト窓。
の要部断面図、第２図(A)〜(l)は、本発明の半導体装置
の製造方法の一実施例を示す工程順流れ図、第３図は前
記本発明の一実施例の途中工程断面のエミッタ領域付近
拡大図、第４図は従来例装置の要部断面図である。 １，１３……N-型エピタキシャル層、１５，１５１……
窒化シリコン膜、３，１６１……P+型外部ベース領域、
１７１……P+型多結晶シリコン、１７２……アンドープ
ト多結晶シリコン、１７３……ベース電極取出領域、
６，１９……二酸化シリコン膜、４，２３……Ｐ型活性
ベース領域、５，２４……N+型エミッタ領域、２６……
ベースコンタクト窓。
Claims (1)
- 【請求項１】絶縁膜により囲まれた半導体基板のトラン
ジスタベース形成予定領域内のエミッタ形成予定領域に
選択的に窒化シリコン膜を形成する工程、前記窒化シリ
コン膜をマスクとして前記半導体基板にＰ型不純物を導
入した後、前記半導体基板上全面に多結晶シリコン膜を
形成する工程、前記多結晶シリコン膜中のベース電極取
出予定領域への選択的なＰ型不純物の導入と前記半導体
基板中に導入されたＰ型不純物の熱処理による前記多結
晶シリコン膜中への拡散とによってベース電極取出領域
を形成した後、前記ベース電極取出領域以外の多結晶シ
リコン膜をマスクレスで選択的に除去する工程、酸化性
雰囲気中で熱処理することにより前記ベース電極取出領
域の表面に熱酸化膜を形成する工程、前記熱酸化膜をマ
スクとして前記窒化シリコン膜を選択的に除去してエミ
ッタ形成予定領域に開口部を形成する工程、前記開口部
を通して前記半導体基板中に活性ベース領域とエミッタ
領域を形成する工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006449A JPH0654776B2 (ja) | 1985-01-17 | 1985-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006449A JPH0654776B2 (ja) | 1985-01-17 | 1985-01-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166072A JPS61166072A (ja) | 1986-07-26 |
| JPH0654776B2 true JPH0654776B2 (ja) | 1994-07-20 |
Family
ID=11638728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006449A Expired - Lifetime JPH0654776B2 (ja) | 1985-01-17 | 1985-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654776B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975661A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1985
- 1985-01-17 JP JP60006449A patent/JPH0654776B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166072A (ja) | 1986-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| EP0088922B1 (en) | A method of forming electrodes and wiring strips on a semiconductor device | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPS6226590B2 (ja) | ||
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
| US4717678A (en) | Method of forming self-aligned P contact | |
| US4674173A (en) | Method for fabricating bipolar transistor | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JP3431639B2 (ja) | バイポーラ・トランジスタを形成する方法 | |
| JPH0241170B2 (ja) | ||
| US5721147A (en) | Methods of forming bipolar junction transistors | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JP3005517B2 (ja) | 半導体装置の製造方法 | |
| JPH0654776B2 (ja) | 半導体装置の製造方法 | |
| EP0251927B1 (en) | Bipolar transistor with polysilicon stringer base contact | |
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2500597B2 (ja) | 半導体装置の製造方法 | |
| JP2626300B2 (ja) | 半導体装置の製造方法 | |
| JP2785854B2 (ja) | 半導体装置の製造方法 | |
| JP2606648B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6328067A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) |