JP2956760B2

JP2956760B2 - 半導体装置及びその製造方法

Info

Publication number: JP2956760B2
Application number: JP17472597A
Authority: JP
Inventors: 文彦佐藤
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-10-04
Anticipated expiration: 2017-06-30
Also published as: JPH1126471A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、選択的エピタキシ
ャル成長法を用いた半導体装置及び製造方法に関する。

【０００２】

【従来の技術】この種の従来技術として、選択的エピタ
キシャル成長法で真性ベースを形成するバイポーラトラ
ンジスタについて説明する。図１２に示す従来技術のベ
ース形成方法は、ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ
ｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ１９９４
年８月号、ページ１３７３〜１３７８（題目：A supers
elf-aligned selectively grown SiGe base(SSSB) bip
olar transistor tabricated by cold-wall type UHV/C
VD technology）のＦｉｇ．５に本発明者によって発表
されたものである。

【０００３】ｐ^-型シリコン基板（図示せず）上にはｎ
⁺型埋め込み層（図示せず）が形成され、その上にはｎ
^-型シリコンエピタキシャル層からなるコレクタ層３が
形成されている。コレクタ層３は、素子分離のためのロ
コス酸化膜（図示せず）によって分離され、バイポーラ
トランジスタのコレクタ領域となる。隣接するトランジ
スタを互いに分離しているロコス酸化膜の下には、チャ
ネルストッパ用ｐ⁺型埋め込み層（図示せず）がｐ^-型
シリコン基板内に形成されている。また、コレクタ領域
の抵抗を下げるために、ｎ⁺型コレクタ引出し領域（図
示せず）が、ｎ⁺型埋め込み層と隣接するように形成さ
れる。以上によってシリコン基体が構成される。

【０００４】このシリコン基体の表面は、シリコン酸化
膜６で覆われている。シリコン酸化膜６には、コレクタ
層３の一部を露出する、ベース形成のための開口１０１
と、コレクタ引出し領域を露出する開口（図示せず）と
が形成されている。また、シリコン酸化膜６には、ｐ⁺⁺
型ベース電極用ポリシリコン膜７が選択的に形成されて
いる。ｐ⁺⁺型ベース電極用ポリシリコン膜７は開口１０
１の端部から開口の内側に向かって水平方向にせり出し
た構造となっている。ｐ⁺⁺型ベース電極用ポリシリコン
膜７のせり出した部分の下面は、むき出しであり、何も
被覆されていない状態である。しかし、このｐ⁺⁺型ベー
ス電極用ポリシリコン膜７の側面及び上面はシリコン窒
化膜９によって覆われている。また、コレクタ引出し領
域のための上には、コレクタ電極用ポリシリコン膜（図
示せず）が形成されている。この状態が図１２〔ｂ〕で
ある。

【０００５】ここで前述のひさし状の構造に対して選択
的エピタキシャル成長法によって真性ベースを形成す
る。その形成条件については「発明の実施の形態」の欄
で後述する。この選択的エピタキシャル成長によって、
ひさし状の開口１０１内のコレクタ層３上に平坦なｐ型
単結晶シリコン膜からなるベース層１０が形成され、同
時にｐ⁺⁺型ベース電極用ポリシリコン膜７の露出した下
面には、ｐ型ポリシリコン膜１１が形成される。この状
態が図１２〔ｃ〕である。

【０００６】さらに、引き続き選択的エピタキシャル成
長を続ける。すなわち、ベース層１０とｐ型ポリシリコ
ン膜１１との膜厚が厚くなって行き、両者が接続するま
で成長を続ける。これらの接続に余裕を持たせるために
少し厚めに成長させる。結果としてｐ型ポリシリコン膜
１１と接続している領域のベース層１０の厚さは、その
中央領域よりも薄くなっている。この状態が図１２
〔ｄ〕であり、ｐ型単結晶シリコン膜からなるベース層
１０は真性ベースとして使える。

【０００７】このとき、ベース層１０とｐ型ポリシリコ
ン膜１１との接続状態は、直接確認できないので、断面
形状として確認する必要がある。すなわち、トランジス
タ部分をへき開し、走査型電子顕微鏡（ＳＥＭ）によっ
て選択的エピタキシャル成長状態を観察する。観察のた
めにへき開されたウエハーは、当然のことながら、捨て
てしまうことになる。この段階でのＳＥＭによるへき開
断面の観察は、あくまでウエハー間の成長バラツキの範
囲内で、へき開していない他のウエハーの選択的エピタ
キシャル成長の状態を保証するものである。したがっ
て、へき開していないウエハーにおいてベース層１０が
ｐ型ポリシリコン膜１１を介してｐ⁺⁺型ベース電極用ポ
リシリコン膜７に接続しているかどうかは、トランジス
タができ上がるまでわからないことになる。

【０００８】

【発明が解決しようとする課題】従来技術における第１
の問題点は、トランジスタの製造工程における最終段階
になるまで、エピタキシャル成長された真性ベースがベ
ース電極用ポリシリコンと接続しているかどうかわから
ないということである。その理由は、従来知られている
トランジスタの製造方法を用いたとき、エピタキシャル
成長法によってベースが形成された直後では、測定器に
直接に接続された針をウエハー上に接触させて、電気測
定できないことにある。

【０００９】第２の問題点は、エピタキシャル成長法に
よってベースを形成した直後に、ベースとベース電極用
ポリシリコンとの接続を確認するには、そのウエハーを
割って断面を観察する必要があった。その理由は、第１
の問題点の理由と同じである。

【００１０】

【発明の目的】先に述べた従来技術の問題に対して、本
発明は次の２つを目的とする。．ウエハーを割って断
面を観察する必要をなくすことで、割ることによるコス
ト増加を抑制する。．トランジスタが完成する直前に
なるまでベースがベース電極用ポリシリコンと接続して
いるかどうかわからないために、いざ測定できるように
なった段階になるまで接続不良に気付かない、というこ
とを避ける。

【００１１】

【課題を解決するための手段】本発明に係る半導体装置
は、第一の半導体層の上面と、この第一の半導体層上に
ひさし形状にせり出した第二の半導体層の下面とが、選
択的エピタキシャル成長法により互いに接続された構造
を有するものであり、前記第一の半導体層に接続された
半導体層からなる又は前記第一の半導体層そのものから
なる第一の探針用パッドと、前記第二の半導体層に接続
された半導体層からなる又は前記第二の半導体層そのも
のからなる第二の探針用パッドとを備えている。

【００１２】第一の探針用パッドと第二の探針用パッド
とに、それぞれプローブ針を接触させて導通を確認す
る。導通があれば、第一の半導体層と第二の半導体層と
が接続されている。導通がなければ、第一の半導体層と
第二の半導体層とが接続されていない。これにより、ウ
エハーを割って断面を観察することなく、第一の半導体
層と第二の半導体層とが接続されているか否かを知るこ
とができる。

【００１３】また、第一の半導体層と第二の半導体層と
が選択的エピタキシャル成長法により互いに接続された
構造を有するものであり、前記第一の半導体層に接続さ
れた導電層からなる又は前記第一の半導体層そのものか
らなる第一の探針用パッドと、前記第二の半導体層に接
続された導電層からなる又は前記第二の半導体層そのも
のからなる第二の探針用パッドとを備え、更に、前記選
択的エピタキシャル成長法によって前記第一の半導体層
を成長させる面と、前記選択的エピタキシャル成長法に
よって前記第二の半導体層を成長させる面との、当該選
択的エピタキシャル成長法を施す前における間隔が異な
る複数の構造を備えたものとしてもよい。

【００１４】第一の探針用パッドと第二の探針用パッド
とに、それぞれプローブ針を接触させて導通を確認す
る。ある間隔以上の構造では導通があり、ある間隔以下
の構造では導通がないという結果が得られたとする。こ
れにより、選択的エピタキシャル成長法によって、第一
の半導体層及び第二の半導体層がどのくらい成長したか
を知ることができる。

【００１５】より具体的な例を述べれば、本発明に係る
半導体装置は、単結晶シリコンからなるバイポーラトラ
ンジスタのベースの上面と、このベース上にひさし形状
にせり出したポリシリコンからなるベース電極の下面と
が、選択的エピタキシャル成長法により互いに接続され
た構造を有するものであり、前記ベースそのものからな
る第一の探針用パッドと、前記ベース電極が絶縁膜上に
延設されてなる第二の探針用パッドとを備えている。

【００１６】本発明に係る半導体装置の製造方法は、本
発明に係る半導体装置を製造する方法であって、次の工
程を有している。．単結晶シリコン基板に形成された
ロコス酸化膜及びコレクタ層上に、シリコン酸化膜を形
成する工程。．このシリコン酸化膜上にポリシリコン
膜を形成する工程。．このポリシリコン膜上にシリコ
ン窒化膜を形成する工程。．前記コレクタ層上の前記
シリコン窒化膜の一部に第一の開口を穿設するととも
に、前記ロコス酸化膜上の前記シリコン窒化膜の一部に
第二の開口を穿設する工程。．前記第一の開口下の前
記ポリシリコン膜及び前記シリコン酸化膜を前記コレク
タ層が露出するまで除去する工程。．前記第一及び第
二の開口に露出しているポリシリコン膜と前記第一の開
口に露出しているコレクタ層とに対して選択的エピタキ
シャル成長法を用いて、当該ポリシリコン膜にポリシリ
コンを成長させるとともに当該コレクタ層に単結晶シリ
コンを成長させることにより、当該第一の開口に前記第
一の探針用パッドを形成するとともに当該第二の開口に
前記第二の探針用パッドを形成する工程。

【００１７】比較のために、従来の半導体装置の製造方
法の工程を列挙する。．単結晶シリコン基板に形成さ
れたロコス酸化膜及びコレクタ層上に、シリコン酸化膜
を形成する工程。．このシリコン酸化膜上にポリシリ
コン膜を形成する工程。．このポリシリコン膜上にシ
リコン窒化膜を形成する工程。．前記コレクタ層上の
前記シリコン窒化膜の一部に第一の開口を穿設する工
程。．前記第一の開口下の前記ポリシリコン膜及び前
記シリコン酸化膜を前記コレクタ層が露出するまで除去
する工程。．前記第一の開口に露出しているポリシリ
コン膜と前記コレクタ層とに対して選択的エピタキシャ
ル成長法を用いて、当該ポリシリコン膜にポリシリコン
を成長させるとともに当該コレクタ層に単結晶シリコン
を成長させる工程。

【００１８】このように、本発明の半導体装置の製造方
法は、従来と同じ工程数である。なぜなら、本発明にお
ける第二の開口は工程．において第一の開口と同時に
穿設し、本発明における第二の開口のポリシリコンは工
程．において第一の開口のポリシリコンと同時に成長
させるからである。

【００１９】換言すると、本発明に係る半導体装置及び
その製造方法では、ベース電極として用いるポリシリコ
ン膜に測定用の開口を形成する。しかも、特別に工程を
増加させることがない。本発明を用いると、エピタキシ
ャルベースが電極と接続しているかどうかの確認をする
とき、ウエハーを割って確認する必要がない。

【００２０】

【発明の実施の形態】図１及び図２は本発明に係る半導
体装置の第１実施形態を示し、図１は選択的エピタキシ
ャル成長法によってベースを形成した後の縦断面図であ
り、図２は選択的エピタキシャル成長法によってベース
を形成する前の縦断面図である。

【００２１】ｐ^-型シリコン基板１の表面に、ｎ⁺型埋
め込み層２ａ、チャネルストッパ用ｐ⁺型埋め込み層２
ｂが形成されている。それらの上にｎ^-型シリコンエピ
タキシャル層からなるコレクタ層３がある。コレクタ層
３はロコス酸化膜４によって島状に分離されている。ｎ
⁺型コレクタ引き出し領域５は、将来的にベース及びエ
ミッタが形成されないコレクタ領域であり、高濃度に不
純物がドープされている。ロコス酸化膜４等の上には更
にシリコン酸化膜６が形成されている。シリコン酸化膜
６には次の３種類の開口が穿設されている。

【００２２】第１番目の開口１０１はコレクタ層３の真
上に形成されている。開口１０１に真性ベースが形成さ
れる。第２番目の開口１０２はｎ⁺型コレクタ引き出し
領域５の真上に形成されている。開口１０２上に将来的
にコレクタ電極が形成される。第３番目の開口１０３が
本発明の特徴であり、ロコス酸化膜４上に形成される。
しかも、その形状は幅がサブミクロン（たとえば０．５
μｍ程度）であり、紙面と平行方向に複数本形成されて
いる。この複数本の開口を総称して開口１０３と呼ぶ。

【００２３】このシリコン酸化膜６上にｐ⁺⁺型ベース電
極用ポリシリコン膜７がある。このｐ⁺⁺型ベース電極用
ポリシリコン膜７は開口１０１の内側へと、せり出した
形で、ひさし形状をなす。また、開口１０３内にも、ｐ
⁺⁺型ベース電極用ポリシリコン膜７が埋設されている。
開口１０２上にはｎ⁺⁺型コレクタ電極用ポリシリコン膜
８がある。そして、これらのｐ⁺⁺型ベース電極用ポリシ
リコン膜７及びｎ⁺⁺型コレクタ電極用ポリシリコン膜８
は、開口１０１の内側にせり出したひさし形状のｐ⁺⁺型
ベース電極用ポリシリコン膜７の下面及び開口１０３上
のｐ⁺⁺型ベース電極用ポリシリコン膜７の表面を除い
て、シリコン窒化膜９で覆われている。この状態が図２
である。

【００２４】次に選択的エピタキシャル成長法によって
結晶成長を行う。このとき、開口１０１内のコレクタ層
３の上にｐ型単結晶シリコンであるベース層１０、開口
１０１にひさし状にせり出したｐ⁺⁺型ベース電極用ポリ
シリコン膜７の下面にｐ型ポリシリコン膜１１がそれぞ
れ形成される。これら両者が接続すると思われるだけの
時間をかけて結晶成長させる。このとき同時に、開口１
０３のベース電極用ポリシリコン膜７の上にｐ型ポリシ
リコン膜１２が形成される。この状態が図１である。

【００２５】この段階、すなわち図１の状態で、選択的
に形成したベース層１０がｐ型ポリシリコン膜１１を介
してｐ⁺⁺型ベース電極用ポリシリコン膜７と接続してい
るかどうかを確認する。すなわち、開口１０１として探
針できる程に大きな領域、たとえば８０μｍ×８０μｍ
の大きさとする。また、開口１０３の長手方向の寸法も
同様に８０μｍ程度有し、サブミクロン幅の溝の並びも
数１０本（たとえば溝の幅＝０．５μｍ、溝の間隔＝
０．５μｍで８０本）存在すれば、開口１０３の領域
は、やはり８０μｍ×８０μｍ程度となり、ここにも直
接探針することができる。つまり、開口１０１上のベー
ス層１０と開口１０３上のｐ型ポリシリコン膜１２との
間の導通を簡単に確認することができる。しかも、この
チェックのためのパターン作成は、通常に回路内部で使
用するトランジスタを作成するための工程に対して何ら
工程を付加させることなく可能である。このチェックパ
ターンを用いることで、ベース層１０の成長膜厚が薄く
なってしまい、ｐ⁺⁺型ベース電極用ポリシリコン膜７の
下面に成長したｐ型ポリシリコン膜１１とベース層１０
とが接続していない場合を即座に上述の電気測定によっ
て判定できる。

【００２６】次に本発明の第１実施形態の説明に用いた
図１の状態を製造する工程を図３〜図７を参照して説明
する。

【００２７】まず図３を参照されたい。抵抗率１０〜２
０Ω・ｃｍの（１００）面方位のｐ^-型シリコン基板１
全面を厚さ６０００オングストローム酸化しこの酸化膜
上に通常のリソグラフィー工程によってフォトレジスト
をパターニングし、このフォトレジストをマスクにＳｉ
Ｏ₂膜をＨＦ系エッチング液によって選択的にエッチン
グしフォトレジストの無い領域のＳｉＯ₂膜を除去した
後、フォトレジストを除去する。次工程でのイオン注入
によって発生するダメージを軽減させるため及び次工程
以降のリソグラフィー工程での位置合わせ用のパターン
形成のために、前記ＳｉＯ₂パターニングが施されたｐ
^-型シリコン基板１を５００オングストローム程度酸化
する。次に、Ａｓをイオン注入して前述の約６０００オ
ングストロームのＳｉＯ₂膜が除去された領域のみに選
択的にｎ⁺埋め込み層２ａを形成する。イオン注入条件
の一例としては７０ｋｅＶ、５×１０¹⁵ｃｍ^-2であり注
入後の熱処理としては１１００℃３時間を施しイオン注
入時のダメージ除去及び、コレクタ抵抗を低減させるた
めに注入されたヒ素を拡散させる。そして表面のＳｉＯ
₂膜をＨＥ系エッチング液によって全面除去する。本工
程はイオン注入技術を用いたが高濃度のヒ素を含む塗布
膜から熱処理によって拡散しても同様のｎ⁺型埋め込み
層２ａを形成できるし、不純物としてはアンチモンＳｂ
を用いることもある。次に素子分離用として形成するロ
コス酸化膜４の下面のｐ^-型シリコン基板１が反転層を
形成しない様にするために、チャネルストッパ用ｐ⁺型
埋め込み層２ｂを形成する。形成条件の一例としては、
表面を約４００オングストローム酸化後、リソグラフィ
ー工程にて、所望外領域に、フォトレジストを残しこの
フォトレジストをマスクとしてボロンをイオン注入す
る。注入条件の一例としては１１０ｋｅＶかつ１×１０
¹⁴ｃｍ^-2であり熱処理としては１０００℃窒素雰囲気中
で１時間である。次に表面の酸化膜をＨＦ系のエッチン
グ液によって全面除去後、ｎ^-型シリコンエピタキシャ
ル層からなるコレクタ層３を成長させる。原料ガスとし
てはＳｉＨ₄又はＳｉ₂Ｈ₂Ｃｌ₂を用い、成長温度は
１０００℃〜１１００℃である。ドーピングガスとして
はＰＨ₃が用いられる。このようにして、１×１０¹⁶ｃ
ｍ^-3以下の濃度領域の厚さが０．７ミクロン、表面から
埋め込み層への遷移領域までが平均的濃度がｎ型で約１
×１０¹⁶ｃｍ^-3のエピタキシャル層を得る。次に表面に
５００オングストロームのＳｉＯ₂膜を形成し、次にＬ
ＰＣＶＤ法によりシリコン窒化膜を約１０００オングス
トローム堆積させる。条件としては７００〜９００℃で
ＳｉＨ₂Ｃｌ₂＋ＮＨ₃のガス反応を用いる。次にリソ
グラフィー工程によりパターニングし、このレジストを
マスク材として、シリコン窒化膜をドライエッチングに
よって除去する。シリコン窒化膜下の約５００オングス
トロームのＳｉＯ₂膜の表面１００〜２００オングスト
ローム程度が除去される時点でドライエッチングを終了
させれば、下地にダメージを与えることなくシリコン窒
化膜を完全に除去できる。そのフォトレジストを除去す
る。先にパターニングしたシリコン窒化膜をマスク材と
して選択的酸化を行いロコス酸化膜４を形成する。ロコ
ス酸化膜４の形成条件の一例としては１０００℃スチー
ム中４時間で約８０００オングストロームの酸化膜が形
成される。次に、酸化の際のマスク材として用いたシリ
コン窒化膜を、熱した（約１３０℃）リン酸Ｈ₃ＰＯ₄
中につけることで完全に除去する。次に通常のＬＰＣＶ
Ｄ法によってシリコン酸化膜６を表面に堆積させる。そ
の厚さは６００オングストローム〜２０００オングスト
ローム程度が適当である。ここでは１１００オングスト
ロームとした。この状態が図３である。

【００２８】次に図４を参照して、トランジスタ各部分
の平面的位置関係を説明する。ロコス酸化膜４の端４’
がある。また将来的に開口が形成されるときのフォトリ
ソグラフィーによるパターニングの位置が示されてい
る。すなわち、コレクタ・コンタクト用の開口１０２
と、ベース・スリットコンタクト用の開口１０３ａとは
同一時のフォトリソグラフィー工程によって開口され
る。またエピタキシャル・ベース用の開口１０１ｂとベ
ース・コンタクト用の開口１０３ｂとは同一時のフォト
リソグラフィー工程によって開口される。また以下の説
明に際して縦断面図としてベース・スリットコンタクト
用の開口１０３ａを含むＡ−Ａ’の断面図（図５
〔ａ〕、図６〔ａ〕、図７〔ａ〕）とベース・スリット
コンタクト用の開口１０３ｂを含まないＢ−Ｂ’の断面
図（図５〔ｂ〕、図６〔ｂ〕、図７〔ｂ〕）とがある。

【００２９】次に図５〔ａ〕及び図５〔ｂ〕を参照す
る。通常のフォトリソグラフィー及びドライエッチング
によってコレクタ・コンタクト用の開口１０２及びベー
ス・スリットコンタクト用の開口１０３ａを形成する。
図５〔ａ〕は図４のＡ−Ａ’線縦断面図であり、図５
〔ｂ〕は図４のＢ−Ｂ’線縦断面図である。シリコン酸
化膜６のドライエッチングに際し、シリコンはあまりエ
ッチングされないのでコレクタ・コンタクト用の開口１
０２においては、シリコン酸化膜６だけが除去できる。
他方、ベース・スリットコンタクト用の開口１０３ａに
おいてはロコス酸化膜４も削られる。この削られる深さ
は、あまり大きくないことが望ましい。その理由は、フ
ォトレジストが付いている状態のままで燐をイオン注入
するからである。注入する深さとしては、ベース・スリ
ットコンタクト用の開口１０３ａの領域のロコス酸化膜
４を突き抜けて、ｐ^-型シリコン基板１へ燐が注入され
ない加速エネルギーとする。ドーズ量としてはアニール
によって結晶欠陥が除去できる範囲内で、できるだけ多
量にイオン注入する。これらを考慮した注入条件の一例
としては７０ｋｅＶかつ５×１０¹⁵ｃｍ^-2である。次に
フォトレジストを除去した後、１０００℃かつ３０分間
の熱処理を行い、イオン注入により発生した結晶欠陥を
回復させる。このイオン注入、熱処理によってコレクタ
引き出し領域５が形成された。

【００３０】次に図６〔ａ〕及び図６〔ｂ〕を参照され
たい。ｐ⁺⁺型ベース電極用ポリシリコン膜７及びｎ⁺⁺型
コレクタ電極用ポリシリコン膜８が形成された状態につ
いて、図４のＡ−Ａ’線縦断面図が図６〔ａ〕であり、
図４のＢ−Ｂ’線縦断面図が図６〔ｂ〕である。図５に
引き続き、無添加ポリシリコン膜を通常のＬＰＣＶＤ法
によって堆積させる。その膜厚は図４におけるベース・
スリットコンタクト用の開口１０３ａのスリット幅の１
／２以上である必要がある。たとえば、ベース・スリッ
トコンタクト用の開口１０３ａの一つは０．５μｍ×８
０μｍであり、これが０．５μｍの間隔をおいて８０本
配置されているとする。このとき、無添加ポリシリコン
膜の膜厚としては０．２５μｍすなわち２５００オング
ストローム以上必要である。ここでは膜厚３０００オン
グストロームとして説明を続ける。次に通常のフォトリ
ソグラフィーによってｐ⁺⁺型ベース電極用ポリシリコン
膜７として残される領域を開口し、そこにボロンを３０
ｋｅＶかつ５×１０¹⁵ｃｍ^-2の条件でイオン注入しフォ
トレジストを除去する。更に再びフォトリソグラフィー
によってｎ⁺⁺型コレクタ電極用ポリシリコン膜８として
残す領域のみを開口し、そこに燐を５０ｋｅＶかつ５×
１０¹⁵ｃｍ^-2の条件でイオン注入し、フォトレジストを
除去する。熱処理（たとえば９００℃かつ３０分）によ
り注入不純物を活性化する。更にフォトリソグラフィー
とドライエッチングとの組み合わせによってｐ⁺⁺型ベー
ス電極用ポリシリコン膜７とｎ⁺⁺型コレクタ電極用ポリ
シリコン膜８とが形成された。

【００３１】次に図７〔ａ〕及び図７〔ｂ〕を参照され
たい。次に図４におけるエピタキシャル・ベース用の開
口１０１ｂとベース・コンタクト用の開口１０３ｂとを
フォトリソグラフィーによってパターニングし、絶縁
膜、ポリシリコンのドライエッチングを行う。この状態
が図７〔ａ〕（図４のＡ−Ａ’における断面）と図７
〔ｂ〕（図４のＢ−Ｂ’における断面）である。引き続
きシリコン窒化膜９をＬＰＣＶＤ法で堆積し、ドライエ
ッチングによるエッチ・バックで開口１０１ｂ，１０３
ｂの側面にシリコン窒化膜９の側壁を形成する。更にＨ
Ｆ系のエッチング液を用いて開口１０１ｂにおけるシリ
コン酸化膜６を除去し、コレクタ層３を露出させる。こ
のようにして図１の構造が形成できた。

【００３２】次に、本発明の第２実施形態について図面
を参照して説明する。第２実施形態は、第１実施形態で
説明したチェック・パターンに比べて作成のための工程
数が若干増加する。しかし、ベース層１０の厚さが所望
の範囲内であるかどうかを確認することができる、とい
う特長を有する。

【００３３】図８及び９が本発明の第２実施形態となる
チェック・パターンの縦断面図である。本実施形態にお
ける第１実施形態と比べて異なる点は、コレクタ層３と
ｐ⁺⁺型ベース電極用ポリシリコン膜７との間に存在する
シリコン酸化膜６ａ，６ｂが互いに異なる膜厚となって
いることである。ここでは、仮にシリコン酸化膜６ｂの
膜厚の方がシリコン酸化膜６ａの膜厚よりも厚いとして
説明する。バイポーラ・トランジスタにおける真性ベー
ス層の形成は特性を決定する上で一番重要な工程であ
る。すなわちベース中の「不純物濃度」とその「厚さ」
とはｈＦＥ（電流増幅率）、ＢＶＣＥＯ（ベース解放コ
レクタ・エミッタ間耐圧）、ＢＶＣＢＯ（コレクタ・ベ
ース間耐圧）、ＢＶＥＢＯ（エミッタ・ベース間耐
圧）、ｆＴ（遮断周波数）、等の電気的特性に大きな影
響を与える。そこで、本実施形態において、シリコン酸
化膜が薄い領域（すなわち６ａ）では、真性ベース層１
０ａがベース電極用ポリシリコン膜７と接続されるが、
シリコン酸化膜厚が厚い領域（すなわち６ｂ）では、真
性ベース層１０ｂがｐ⁺⁺型ベース電極用ポリシリコン膜
７と接続していない、と言う状態であれば、真性ベース
のエピタキシャル層の膜厚がある範囲内になっているこ
とを確認できる。

【００３４】ここで図９について説明する。抵抗率が１
０〜１５Ω・ｃｍのｐ^-型シリコン基板１の表面の一部
に、ｎ⁺型埋め込み層２ａとチャネルストッパー用ｐ⁺
型埋め込み層２ｂとが表面からの不純物拡散によって形
成されている。これらｐ^-シリコン基板１、ｎ⁺型埋め
込み層２ａ及びチャネルストッパー用ｐ⁺型埋め込み層
２ｂの表面には、エピタキシャル成長法によって形成さ
れたｎ^-型シリコンエピタキシャル層からなるコレクタ
層３が存在する。そして、コレクタ層３がロコス酸化膜
４によって島状に分離されることにより、トランジスタ
間は電気的に分離されている。ロコス酸化膜４によって
囲まれたコレクタ層３のうち、コレクタ電極が将来形成
される部分は、高濃度に不純物が添加されたｎ⁺型コレ
クタ引き出し領域５がある。これらコレクタ層３、ロコ
ス酸化膜４及びコレクタ引き出し領域５の上にはシリコ
ン酸化膜６がある。シリコン酸化膜６には４つの開口が
形成されている。コレクタ引き出し領域５上に形成され
た開口１０２と、ロコス酸化膜４上に形成された開口１
０３とは第１実施形態と同じである。第２実施形態で
は、更にコレクタ層３上に２種の開口１０１，１０４が
存在し、各々の開口部１０１，１０４のシリコン酸化膜
６ａ，６ｂの膜厚が異なっている。（ここでは膜厚が６
ａの方が６ｂよりも厚いとして記述する。）コレクタ引
き出し領域５上の開口１０２付近を除いて、シリコン酸
化膜６ａ，６ｂ上にはｐ⁺⁺型ベース電極用ポリシリコン
膜７が存在する。特に、開口１０１，１０４におけるｐ
⁺⁺型ベース電極用ポリシリコン膜７が開口１０１，１０
４の内側にせり出して、ひさし形状となっている点は、
第１実施形態と同じである。また開口１０２において、
ｎ⁺型コレクタ引き出し領域５と接してｎ⁺⁺型コレクタ
電極用ポリシリコン膜８が存在する。そして、開口１０
１，１０４における、コレクタ層３の表面、シリコン酸
化膜６ａ，６ｂの側面、ｐ⁺⁺型ベース電極用ポリシリコ
ン膜７の下面及び開口１０３におけるｐ⁺⁺型ベース電極
用ポリシリコン膜７を除いて、表面は全てシリコン窒化
膜９によって被覆されている。この状態が図９である。

【００３５】次に、この構造に対して選択的エピタキシ
ャル成長を行う。選択的とは、シリコン酸化膜、シリコ
ン窒化膜上には何も堆積しないが、結晶上には結晶が
（すなわち単結晶上には単結晶が、多結晶上には多結晶
が）成長することである。ここでひさし形状となってい
る開口１０１，１０４におけるコレクタ層３上における
単結晶成長速度と、ｐ⁺⁺型ベース電極用ポリシリコン膜
７下面における多結晶成長速度とは一般に異なる。この
成長速度比は、成長条件（原料ガス、成長時圧力、温度
等）や、成長する結晶の種類によって決まるものであ
る。ここでは第１実施形態と同様にコールドウォール型
ＵＨＶ／ＣＶＤ装置を用いて成長温度６０５℃、原料ガ
スとしてジシラン（Ｓｉ₂Ｈ₆）を用いてシリコン結晶
を成長させるとする。この条件下での選択成長の場合、
上述の単結晶と多結晶との成長速度比は、ほぼ“１”で
ある（実際には多結晶成長速度は、単結晶のそれよりも
若干遅い）。単結晶成長速度／多結晶成長速度＝約６／
５として以下の記述をすすめる。エピタキシャル成長法
で形成されるベース層の膜厚のバラツキが大きいとする
と、そのバラツキにともなってトランジスタの特性のバ
ラツキも大きくなってしまう。ここでは仮にベース層の
膜厚として５００オングストローム〜６００オングスト
ロームの間が許容される範囲とする。上述の６：５の成
長速度比を用いると、コレクタ層３上にシリコンエピタ
キシャル層からなるベース層１０ａが５００オングスト
ローム成長する間に、ｐ⁺⁺型ベース電極用ポリシリコン
膜７の下面にはｐ型ポリシリコン膜１１ａが約４１７オ
ングストローム成長する。従って、シリコン酸化膜６ａ
の厚さが約９１７オングストローム以下であれば、ベー
ス層１０ａとｐ型ポリシリコン膜１１ａとは接続する。
また、同様にコレクタ層３上にシリコンエピタキシャル
層からなるベース層１０ｂが６００オングストローム成
長する間に、ｐ⁺⁺型ベース電極用ポリシリコン膜７の下
面に、ｐ型ポリシリコン膜１１ｂが５００オングストロ
ーム堆積する。従って、シリコン酸化膜６ｂが６００オ
ングストローム以上の膜厚となった時に、ｐ型ポリシリ
コン膜１１ｂと接続する。つまり、第２実施形態として
開口１０１におけるシリコン酸化膜６ａとして９１７オ
ングストローム、開口１０４におけるシリコン酸化膜６
ｂとして１１００オングストロームとすることで、．
開口１０１，１０３に測定用の針を接触させて導通が確
認され、他方、開口１０４，１０３に針を接触させて導
通がなければ、エピタキシャル層の膜厚は５００オング
ストロームから６００オングストロームの間にあると判
断できる。．開口１０１，１０３の間及び開口１０
４，１０３の間の両方ともに導通が確認されれば、エピ
タキシャル層の膜厚のバラツキは大きい方で６００オン
グストロームを越えていることがわかる。．また、開
口１０１，１０３の間及び開口１０４，１０３の間のど
ちらも導通していなければ、エピタキシャル層の膜厚は
５００オングストロームよりも薄いと判断される。

【００３６】次に第３実施形態を示す。図１０及び１１
を参照されたい。本実施形態では、開口１０１，１０４
がひさし構造とはなっていない。しかし、図１０から明
らかな様にエピタキシャル層の膜厚の違いによって、電
極との接続が変わることは第２実施形態と同じである。

【００３７】なお、本発明ではシリコンをエピタキシャ
ル成長する場合を説明したが、他の材料、例えばＳｉＧ
ｅをエピタキシャル成長させる場合にも適用可能なこと
は言うまでもない。

【００３８】

【発明の効果】本発明に係る半導体装置によれば、第一
の半導体層につながる第一の探針用パッドと、第二の半
導体層につながる第二の探針用パッドとを備えているの
で、第一の探針用パッドと第二の探針用パッドとにそれ
ぞれプローブ針を接触させて導通を確認することによ
り、ウエハーを割って断面を観察することなく、第一の
半導体層と第二の半導体層との接続を確認することがで
きる。

【００３９】また、選択的エピタキシャル成長法によっ
て第一の半導体層を成長させる面と、選択的エピタキシ
ャル成長法によって第二の半導体層を成長させる面と
の、選択的エピタキシャル成長法を施す前における間隔
が異なる複数の構造を備えた場合は、各構造の第一の探
針用パッドと第二の探針用パッドとにそれぞれプローブ
針を接触させて導通を確認することにより、選択的エピ
タキシャル成長法による成長の度合いを測定することが
できる。

【００４０】本発明に係る半導体装置の製造方法によれ
ば、第二の開口を第一の開口と同時に穿設し、第二の開
口のポリシリコンを第一の開口のポリシリコンと同時に
成長させることにより、工程数を増やすことなく、本発
明に係る半導体装置を製造できる。また、本発明に係る
半導体装置の製造方法によれば、ロコス酸化膜上に第二
の開口を形成するので、専有面積を増やすことなく、本
発明に係る半導体装置を製造できる。

【００４１】換言すると、本発明は次の第１及び第２の
効果を奏する。

【００４２】第１の効果は、特別に工程を増加させるこ
となく、選択的エピタキシャル成長法で形成するベース
がベース電極ポリシリコン膜と接続していることをウエ
ハーを破壊することなくエピタキシャル成長直後に確認
できる。その理由は、ベース電極ポリシリコン膜の下に
ある絶縁膜に溝を形成しておくことで、ベース電極ポリ
シリコン膜をドライエッチングしてもこの溝に埋設され
た型でポリシリコンが残るので、直接に針をあてて測定
できるからである。

【００４３】第２の効果は、ベース電極ポリシリコン膜
と、シリコン・コレクタ層との間の絶縁膜の厚さを複数
通りに準備することで、エピタキシャル成長されたベー
ス層のウエハー面内のバラツキをウエハーを破壊するこ
となく測定できる。その理由は、異なる膜厚の絶縁膜に
よって離れているベース電極用ポリシリコン膜とコレク
タ層との間が種々の間隔となっているからである。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示し、選択的エピタキ
シャル成長法によってベースを形成した後の縦断面図で
ある。

【図２】本発明の第１実施形態を示し、選択的エピタキ
シャル成長法によってベースを形成する前の縦断面図で
ある。

【図３】本発明の第１実施形態における製造工程を示す
縦断面図である。

【図４】本発明の第１実施形態における製造工程を示す
平面図である。

【図５】本発明の第１実施形態における製造工程を示
し、図５〔ａ〕は図４におけるＡ−Ａ’線縦断面図、図
５〔ｂ〕は図４におけるＢ−Ｂ’線縦断面図である。

【図６】本発明の第１実施形態における製造工程を示
し、図６〔ａ〕は図４におけるＡ−Ａ’線縦断面図、図
６〔ｂ〕は図４におけるＢ−Ｂ’線縦断面図である。

【図７】本発明の第１実施形態における製造工程を示
し、図７〔ａ〕は図４におけるＡ−Ａ’線縦断面図、図
７〔ｂ〕は図４におけるＢ−Ｂ’線縦断面図である。

【図８】本発明の第２実施形態を示し、選択的エピタキ
シャル成長法によってベースを形成した後の縦断面図で
ある。

【図９】本発明の第２実施形態を示し、選択的エピタキ
シャル成長法によってベースを形成する前の縦断面図で
ある。

【図１０】本発明の第３実施形態を示し、選択的エピタ
キシャル成長法によってベースを形成した後の縦断面図
である。

【図１１】本発明の第３実施形態を示し、選択的エピタ
キシャル成長法によってベースを形成する前の縦断面図
である。

【図１２】従来技術における製造工程を示す縦断面図で
あり、図１２〔ａ〕、図１２〔ｂ〕、図１２〔ｃ〕、図
１２〔ｄ〕の順に工程が進行する。

【符号の説明】

１ｐ^-型シリコン基板２ａｎ⁺型埋め込み層２ｂチャネルストッパ用ｐ⁺型埋め込み層３ｎ^-型シリコンエピタキシャル層からなるコレクタ
層４ロコス酸化膜５ｎ⁺型コレクタ引き出し領域６シリコン酸化膜６ａシリコン酸化膜６ｂシリコン酸化膜７ｐ⁺⁺型ベース電極用ポリシリコン膜８ｎ⁺⁺型コレクタ電極用ポリシリコン膜９シリコン窒化膜１０エピタキシャル成長された真性ベース層１０ａエピタキシャル成長された真性ベース層１０ｂエピタキシャル成長された真性ベース層１１ｐ型ポリシリコン膜１１ａｐ型ポリシリコン膜１１ｂｐ型ポリシリコン膜１２ｐ型ポリシリコン膜１０１開口１０１ｂベース・エピタキシャル用の開口１０２コレクタ・コンタクト用の開口１０３開口１０３ａベース・スリットコンタクト用の開口１０３ｂベース・コンタクト用の開口１０４開口

Claims

(57)【特許請求の範囲】

【請求項１】第一の半導体層の上面と、この第一の半
導体層上にひさし形状にせり出した第二の半導体層の下
面とが、選択的エピタキシャル成長法により互いに接続
された構造を有する半導体装置において、前記第一の半導体層に接続された半導体層からなる又は
前記第一の半導体層そのものからなる第一の探針用パッ
ドと、前記第二の半導体層に接続された半導体層からな
る又は前記第二の半導体層そのものからなる第二の探針
用パッドとを備えたことを特徴とする半導体装置。
【請求項２】第一の半導体層と第二の半導体層とが
選択的エピタキシャル成長法により互いに接続された構
造を有する半導体装置において、前記第一の半導体層に接続された導電層からなる又は前
記第一の半導体層そのものからなる第一の探針用パッド
と、前記第二の半導体層に接続された導電層からなる又
は前記第二の半導体層そのものからなる第二の探針用パ
ッドとを備え、更に、前記選択的エピタキシャル成長法
によって前記第一の半導体層を成長させる面と、前記選
択的エピタキシャル成長法によって前記第二の半導体層
を成長させる面との、当該選択的エピタキシャル成長法
を施す前における間隔が異なる複数の構造を備えたこと
を特徴とする半導体装置。
【請求項３】単結晶シリコンからなるバイポーラトラ
ンジスタのベースの上面と、このベース上にひさし形状
にせり出したポリシリコンからなるベース電極の下面と
が、選択的エピタキシャル成長法により互いに接続され
た構造を有する半導体装置において、前記ベースそのものからなる第一の探針用パッドと、前
記ベース電極が絶縁膜上に延設されてなる第二の探針用
パッドとを備えたことを特徴とする半導体装置。
【請求項４】単結晶シリコンからなるバイポーラトラ
ンジスタのベースとポリシリコンからなるベース電極と
が選択的エピタキシャル成長法により互いに接続された
構造を有する半導体装置において、前記ベースそのものからなる第一の探針用パッドと、前
記ベース電極が絶縁膜上に延設されてなる第二の探針用
パッドとを備え、更に、前記選択的エピタキシャル成長法によって前記ベ
ースを成長させる面と、前記選択的エピタキシャル成長
法によって前記ベース電極を成長させる面との、当該選
択的エピタキシャル成長法を施す前における間隔が異な
る複数の構造を備えたことを特徴とする半導体装置。
【請求項５】請求項３又は４記載の半導体装置を製造
する方法であって、単結晶シリコン基板に形成されたロコス酸化膜及びコレ
クタ層上にシリコン酸化膜を形成し、このシリコン酸化膜上にポリシリコン膜を形成し、このポリシリコン膜上にシリコン窒化膜を形成し、前記コレクタ層上の前記シリコン窒化膜の一部に第一の
開口を穿設するとともに前記ロコス酸化膜上の前記シリ
コン窒化膜の一部に第二の開口を穿設し、前記第一の開口下の前記ポリシリコン膜及び前記シリコ
ン酸化膜を前記コレクタ層が露出するまで除去し、前記第一及び第二の開口に露出しているポリシリコン膜
と前記第一の開口に露出しているコレクタ層とに対して
選択的エピタキシャル成長法を用いて、当該ポリシリコ
ン膜にポリシリコンを成長させるとともに当該コレクタ
層に単結晶シリコンを成長させることにより、当該第一
の開口に前記第一の探針用パッドを形成するとともに当
該第二の開口に前記第二の探針用パッドを形成する、ことを特徴とする半導体装置の製造方法。
【請求項６】エピタキシャル成長法で、トランジスタ
として動作させる一部領域が形成され、この工程におい
てエピタキシャル層が、電極として使われる領域と接続
されるトランジスタを有し、エピタキシャル成長の際、素子分離領域上の電極の一部
が露出していることを特徴とする半導体装置。
【請求項７】前記請求項６記載の半導体装置におい
て、素子分離領域上に形成された、サブミクロン幅のス
リット溝に埋設された電極を有することを特徴とする半
導体装置。
【請求項８】前記請求項６又は７記載の半導体装置に
おいて、電極とエピタキシャル成長層の下地との間隔が
複数通りあることを特徴とする半導体装置。
【請求項９】回路に使用されるトランジスタ以外に、
請求項６，７又は８記載のトランジスタをチェック用と
して有することを特徴とする半導体装置。
【請求項１０】請求項６，７，８又は９記載の半導体
装置を用いて、エピタキシャル成長直後にエピタキシャ
ル層と電極との接続とを確認することを特徴とする半導
体装置の製造方法。
【請求項１１】請求項８記載の半導体装置において、
複数の前記トランジスタを測定することで、エピタキシ
ャル層の膜厚を見積もることを特徴とする半導体装置の
製造方法。