JPH0476923A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特にバイポー
ラトランジスタを含む半導体装置の製造方法に関する。

〔従来の技術〕

従来、ベース抵抗及びその接合容量を低減して高速のバ
イポーラトランジスタ（以降単にトランジスタと称す）
を実現するために、ベース電極となる多結晶シリコン膜
を拡散源としてグラフトベース領域を自己整合的に形成
したトランジスタが提案されている。第２図（ａ）〜（
ｇ）は、従来のこの種の半導体装置の製造方法を説明す
るための工程順断面図である。

先ず、第２図（ａ）に示すように、表面にＮ＋型の埋込
層（図示せず）を備えたＰ型のシリコン基体７く表面は
＜１１１＞面とする）上に、Ｎ型のエピタキシャル層１
を形成した半導体基板を準備し、このエピタキシャル層
１を素子分離絶縁領域２で絶縁分離してコレクタ領域を
構成する。このコレクタ領域の上に第１の絶縁膜３、Ｐ
型の不純物を含有した第１の多結晶シリコン膜４及び第
２の絶縁膜として窒化シリコン膜６−１．酸化シリコン
［１１６−２，窒化シリコン膜６−３層膜を順次形成し
た後、第２図（ｂ）に示すように第２の絶縁膜に第１の
窓８を開孔する。ここで第１の絶縁膜３の厚さは、後述
の庇のアスペクト比を考慮して、約１５０ｎｍ　〜３０
０ｎｍ必要とされる６又第１の多結晶シリコン膜４の厚
さもベース引き出し抵抗を下げる必要から２５０〜４０
０ｎｍが望ましく、同様の理由でＰ型の不純物の濃度も
ｌＣｆ１Ｉ２当たり３〜５Ｘ１０１５程度のホロンのイ
オン注入で形成される。また絶縁膜の厚さは、絶縁性を
考慮して第１の多結晶シリコン膜４の厚さ程度が望まし
い厚さとなる。

次に、第２図（ｃ）に示すように、第２の絶縁膜（６−
１〜６−３）をマスクとして、第１の多結晶シリコン膜
４をエツチングする。さらに、全面に絶縁膜を形成し、
かつ該絶縁膜を少なく共、第１の窓８側面の部分が残る
ように異方性エツチングにより除去し、第１の側壁絶縁
ｗＡ１９を形成する。

次に、第２図（ｄ）に示すように、第２の絶縁膜と第１
の側壁絶縁１１１９をマスクとして等方性ウェットエツ
チングにより、第１の絶縁膜３を工ツチングンして、第
１の多結晶シリコン膜４の下部が一部露出するまでサイ
ドエツチングを行ない庇を形成する０次に、第２の多結
晶シリコン１０を約１５０〜３００ｎｍ程度の厚さに形
成し前記庇を埋設する。次に、第１の多結晶シリコン４
中の不純物を第２の多結晶シリコン膜１０を通してエピ
タキシャル層１中に拡散しグラフトベース領域１４を形
成する０次に濃度差を利用したエツチングにより不純物
の拡散されていない第２の多結晶シリコン１０を除去す
る。

次に、第２図（ｅ）に示すように、熱処理を行ない、グ
ラフトベース領域１４をより深くにまで形成するととも
に、酸化シリコン１！２０を形成し、第２図（ｆ）に示
すように、エピタキシャル層表面に不純物を導入して、
グラフトベース領域１、４　ａに接続したＰ型のベース
領域１３を形成し、全面に絶縁膜を形成しかつ、異方性
エツチングにより窓側面部にのみ第２の側壁絶縁膜２１
として残す。このようにして形成された第２の窓１６を
、第２図（ｇ）に示すように、第３の多結晶シリコン膜
１７で覆い、この第３の多結晶シリコン膜１７を通して
不純物を導入してＮ型のエミッタ領域１８を形成する。

〔発明が解決しようとする課題〕

上述した従来のトランジスタの製造方法では、まず第１
に第２の多結晶シリコン膜を選択的に除去する際に、不
純物濃度差及び単結晶シリコンの面方位によるエツチン
グレートの差を利用しているために、第１の多結晶シリ
コン膜から第２の多結晶シリコン膜へ導入される不純物
量のバラツキ、第２の多結晶シリコン膜内の不純物拡散
速度のバラツキ、熱処理温度のバラツキの影響又はエッ
チャントの状態によるエツチングレートのバラツキ等に
より、本来自己整合的に精度良く形成されるべきグラフ
トベース領域−エミッタ領域間の距離がバラツく原因と
なっていた。又、基板としては、＜１１１＞面を主面に
持つ基板を使用しなければならないため、ＭＯＳ型の素
子を同一基板に形成するには制約が有る。加えて、エッ
チャントとして、ヒドラジンを用いた場合、引火性及び
発ガン性も報告されており、使用には厳重な管理を必要
としていた。

第２の開題点としては、エミッタが微細化によりサブミ
クロンの大きさとなった際に第１の絶縁膜、第１の多結
晶シリコン膜、第２の絶縁膜の合計膜厚と比べ、第２の
窓がほぼ同一サイズ又はそれ以下となった場合、第３の
多結晶シリコン膜からの不純物が十分に基板面に到達せ
ず、必要な電流増幅率を得られないという欠点が生じる
。第２の窓が小さくなると、第２図（ｇ）に示したよう
に、第３の多結晶シリコン膜がエピタキシャル層表面に
均一に被着されなくなるなどの理由による。

この対策としては、第２の窓のアスペクト比を改善すれ
ばよく、上述の合計膜厚を薄くすることが有効であるが
、そのために例えば、第１の絶縁膜を薄くした場合、第
１の窓を形成するときその部分の第１の絶縁膜も多少エ
ツチングされ、その後に第１の側壁絶縁膜をつけるので
、結果的に庇の入口が中に比べて狭くなり第２のポリシ
リコン膜の埋設がうまく出来ず“す”が入る事になる。

また、第１の多結晶シリコン膜を薄くするとベース引き
出し抵抗が増大するため、この方法では限界がある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板表面の第
１導電型のエピタキシャル層上に、第１の絶縁膜、第２
導電型の不純物を含有する第１の多結晶シリコン膜と高
融点金属シリサイド膜からなる導ｔ＊及び第２の絶縁膜
を順次形成する工程と、異方性エツチングによって、前
記第２の絶縁膜及び導電膜を選択的に除去して、第１の
窓を開孔する工程と、前記第１の窓部に露出した前記第
１の絶縁膜をエツチングし前記導電膜下にサイドエツチ
ングによる庇を形成する工程と、全面に第２の多結晶シ
リコン膜を前記圧が埋設される厚さに形成する工程と、
熱酸化とエツチングにより前記庇部以外の前記第２の多
結晶シリコン膜を除去する工程と、前記第１の多結晶シ
リコン膜に含有されている不純物を前記第２の多結晶シ
リコン膜を通して、前記エピタキシャル層に導入して、
第２導電型のグラフトベース領域を形成する工程と、前
記第１の窓内のエピタキシャル層に不純物を導入して、
前記グラフトベース領域に接続した第２導電型のベース
領域を形成する工程と、全面に第３の絶縁膜を形成し、
かつ該第３の絶縁膜を少なくとも前記第１の窓側面の部
分が残るように異方性エツチングにより除去して、前記
第１の窓の内側に第２の窓を開孔する工程と、この第２
の窓を第３の多結晶シリコン膜で覆い、この第３の多結
晶シリコン膜を通して前記ベース領域の表面に不純物を
導入してエミッタ領域を形成する工程を含むというもの
である。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｉ）は、本発明の一実施例の工程順断
面図である。

先ず、第１図（ａ）に示すように、Ｐ型のシリコン基体
１０７にＮ＋型の埋込層（図示せず）を形成し、この上
に０．５μ〜１．０μｍの厚さにＮ型のエピタキシャル
層１０１を成長した半導体基板を準備する。そして、Ｐ
型のシリコン基体１１２に達する深さの素子分離絶縁領
域１０２で素子間分離を行ない、跋たエピタキシャル層
１０１に表面から前述のＮ＋型の埋込層に達するＮ＋型
のコレクタ引出領域（図示せず）を形成する。

また素子分離絶縁領域１０２で囲われたエピタキシャル
層１０１（素子形成領域）全面に第１の絶縁膜１０３を
形成する。第１の絶縁膜は例えば熱酸化により、２０〜
６０ｎｍ程度の薄い酸化膜を形成する。更に、Ｐ型の不
純物を含有する第１の多結晶シリコンＩｌｌ　０４と高
融点金属シリサイド膜１０５からなる導電膜を素子形成
領域上に形成する。また、第１の多結晶シリコン膜、高
融点金属シリサイド膜の導電膜はコレクタ引出領域上に
も形成し、この多結晶シリコン膜をコレクタ引出し電極
として形成する（コレクタ部は図示せず）。

第１の多結晶シリコン膜としては、グラフトベ−ス部の
不純物拡散源として必要な不純物量を含有する必要があ
る。ただしベース引出し抵抗は、上層の高融点金属シリ
サイド層の層抵抗が支配的となる。従って、多結晶シリ
コン膜へのボロンのドーピングは、例えばイオン注入法
により１×１０１３／ｃｍ”〜５　Ｘ　１０　”／　Ｃ
１１２程度にするのが望ましい。不純物濃度を高くしす
ぎると、後述する第２の多結晶シリコン膜を熱酸化する
際に、真性ベース形成予定域に迄不純物が拡散されてし
まう恐れがあるため、注意が必要である。導電膜の膜厚
は１００〜２０　Ｏｎ、　ｍとする９次、に、全面に第
２の絶縁膜１０６を形成する０本実施例では、第２の絶
縁膜として１００〜２００ｎｍ厚さの窒化シリコン膜を
形成している。

次に、第１図（ｂ）に示すように、第２の絶縁膜１０６
、高融点シリサイド膜１０５、第１の多結晶シリコン膜
１０４を異方性エツチングにより順次選択的に除去して
第１の窓ｌＯ８を開孔する。

次に、第１図（ｃ）に示すように、第１の多結晶シリコ
ン１０３の下部に位置する第１の絶縁膜を等方性ウェッ
トエツチングにより、適量サイドエツチングする。サイ
ドエツチング量によりべ〒ス取り出し部分の幅ｄが決定
される。この庇の部分のたて横の比ｄ／ｈ　（ｈは第１
の絶縁膜の厚さ）が４以上となると第２の多結晶シリコ
ン膜での庇部分の埋設が困難となるので、ｈ＝５０ｎｍ
の場合には、ｄ＝１５０ｎｍ程度が望ましい。

次に第１図（ｄ）に示すように、第２の多結晶シリコン
膜１１０をサイドエツチングで除去された庇部分を埋設
する様全面に形成する。第２の多結晶シリコン膜１１０
の厚さは、１／２ｄ〜ｄの範囲で形成されるのが望まし
いｈ＝５０ｎｍの場合には、約３０ｎｍ形成する。

次に、第１図（ｅ）に示すように、熱酸化により、庇部
分以外の第２の多結晶シリコン膜１１０を熱酸化！１１
１に変換する。第２の多結晶シリコン１１１１０の厚さ
が３０ｎｍならば９００℃のスチーム酸化で約１５程度
度で酸化層に変換出来る（第１の多結晶シリコン膜に含
有する不純物濃度は、この酸化条件で真性ベース予定領
域に悪影響を及ぼさない濃度に制限する事は、前述した
通りである）。

次に変換された熱酸化膜を第１図（ｆ）に示すように、
ウェットエツチングにより除去する。

次に第１図（ｇ）に示すように、熱酸化法により、酸化
シリコンＭ１１２　（２０〜８０ｎｍ）を形成した後、
ボロンイオン注入を行なってベース領域１１３を形成す
る０次にアニールを行なうと同時に、第１の多結晶シリ
コン膜に含有する不純物を第２の多結晶シリコン膜１１
０ａを通してエピタキシャル層１０１内に拡散しグラフ
トベース領域１１４を形成する。

次に第１図（ｈ）に示す様に、第３の絶縁膜１１５を形
成した後、異方性ドライエッチによるエッチバック法に
より開口の側面に側壁を形成するとともに、エミッタコ
ンタクトとして第２の窓１１６を開孔する。この側壁の
厚さによってグラフトベース領域−エミッタ領域間の距
離が決定される。

次に第１図（ｉ）に示すように、全面に第３の多結晶シ
リコン膜１１７　（１５０〜３００ｎｍ）を形成する。

次に、第３の多結晶シリコン膜を通してＮ型の不純物を
イオン注入法等により導入してエミッタ領域１１８を形
成する。

以上ＮＰＮトランジスタを形成する場合を説明したが、
不純物の型を逆にすればＰＮＰ　トランジスタを形成で
きることは明らかである。

又、本発明の製造方法においては、第２の多結晶シリコ
ン膜の不要な部分を除去する際に、不純物濃度差を利用
していない為、コレクタ形成工程、第１多結晶シリコン
への不純物ドーブ工程、ベース形成工程、エミッタ形成
工程を分離すれば容易に高性能を有するＮＰＮ）ランジ
スタとＰＮＰトランジスタを同一基板に形成可能である
。

又、図示はしないが第１図（ｇ）の工程でベース不純物
導入前または後に高エネルギーでベースとは異なる型の
不純物を開口部分にイオン注入により導入すればさらに
、高ｆＴのＴｒが得られる事は、従来製法と同様である
事もつけ加える。

従来例においては、濃度差を利用したエツチングにより
第２の多結晶シリコン膜の不純物の拡散されていない部
分を除去するのであるが、そのためには事前に第１の側
壁絶縁膜を形成し第１の多結晶シリコン膜側面部からの
不純物拡散を防止する必要があった。

この第１の側壁絶縁膜の厚さ分だけ単純に庇の横比が悪
化する事とそれに加えて第１の窓形成の際の第１の多結
晶シリコン膜のエツチングのオーバーエツチングにより
第１の絶縁膜が膜減りする分圧の入口が奥に比べて狭く
なるためこれも庇のたて横比を実質的に悪化させる事に
なる。従って従来例では、第１の絶縁膜を薄くするとか
困難であった。

本発明では、濃度差を利用してエツチングしないので、
上述の様に第１の側壁絶縁膜を形成して、側面を保護す
る必要がなく、それに伴なう上述の如き庇のたて横比の
悪化もないので、第１の絶縁膜の厚さは、従来例より薄
くすることが可能となる。

本発明は、第１の絶縁膜を薄くしても庇の埋設が容易と
なるので、第２の多結晶シリコン腹を薄くできる点、さ
らに第２の多結晶シリコン膜が薄くできる為に不純物濃
度差を利用した選択エツチングンを用いなくても、庇の
下部以外の第２の多結晶シリコンを除去出来る点、第１
の多結晶シリコン膜及び高融点シリサイドの積層膜をベ
ース電極引き出し用に使用した事により、ベース引き出
し抵抗の低抵抗化を図ると同時に導！腹の薄膜化が可能
となる点、又、第１の多結晶シリコン膜に含有する不純
物の濃度を大幅に下げられるため、庇の下部以外の第２
の多結晶シリコンを除去する際に熱酸化とエツチングに
より除去を行なっても、不純物の拡散が問題とならない
レベルまで抑制できる点で従来技術と相違している。第
１の絶縁膜、導電膜、第２の絶縁膜の合計膜厚が本実施
例では従来より約１／３程度に薄く出来るため、エミッ
タ開口寸法の微細化時にエミッタ領域形成時の不純物ド
ーピングが容易となる。

即ち、従来例では、合計膜厚が約０．９μｍ近く有り、
かつ側壁による開口寸法の微小が片側的０．３μｍ程度
有り、又開口部からのグラフトベース領域までの拡がり
が片側的０５μｍ程度有った為、アスペクト比を考慮す
るとエミッタ最小開口寸法は、１．２μｍＸ１．２μｍ
程度が限界であり、この場合の実エミッタ寸法は約０６
μｍＸＯ，６μｍ、ベース寸法は約２．２μｍＸ２．２
μｍであった。

本発明によれば、第１の絶縁膜、導電膜、第２の絶縁膜
の合計膜厚は、０．３μｍ程度まで薄くする事が可能で
、側壁による開口寸法の縮小は片側０．１５μｍ程度、
又開口からグラフトベース領域までの拡がりが片側的０
，１５μｍ程度に減少出来る。従って、アスペクト比を
考慮してもエミッタ開口寸法は、０．６μｍ×０．６μ
ｍ程度が可能となり、この場合の実エミッタ寸法は、約
０．３μｍＸＱ、３μｍ、ベース寸法は約０．９μｍＸ
０．９μｍに減少する。上述の従来例と比較すれば４工
ミツタ面積で１７４、ベース面積で１７６に縮小できる
。これにより、微小面積のベース領域及びエミッタ領域
を形成することが可能なり、ベース及びエミッタ領域の
面積を縮小して接合容量及びベース抵抗を低減でき、か
つ一方では、しゃ断層波数等高周波特性の向上を達成し
たトランジスタを製造することができる。

また、基板面を直接シ１ノコンエッチングのためのりア
クティブイオンエツチング等にさらす必要もないため、
ベースの再結合電流の増加等によるトランジスタ特性の
劣化の恐れもない。

また、第２の多結晶シリコン膜の不要部分を除去する際
に、ヒドラジン等の有害な薬品を使用する必要がないた
め、生産が容易となる。また、同様に第２の多結晶シリ
コン等の不要部分を除去する際に、不純物濃度差、面方
位差を利用しないので、ベース不純物がＰ型２Ｎ型どち
らでも良く、比較的低濃度の不純物量で良い、又主面が
＜１００＞、＜１１１＞、＜５１１＞いずれの場合でも
問題なく作成できる。

〔発明の効果〕

以上説明したように本発明は、エビタキシャル層上に第
１の絶縁膜、第１の多結晶シリコン膜と高融点金属シリ
サイド膜からなる導電膜、第２の絶縁膜を被着したのち
開孔を設け、その間孔部で第１の絶縁膜をサイドエツチ
ングして庇を形成し、第２の多結晶シリコン膜を成長さ
せてその庇部を埋め込むことにより、第１の絶縁膜の厚
さ及び第２の多結晶シリコン膜の厚さを従来より薄くす
ることができる。そのため第２の多結晶シリコン膜をエ
ツチングして、第１の多結晶シリコン膜の不純物をエピ
タキシャル層へ拡散させてグラフトベース領域を形成す
るための部分を残す加工が容易となり、従来例のように
不純物濃度差及びエピタキシャル層表面の面方位による
エツチングレートの差を利用する必要がなくなる８従っ
てグラフトベース領域−エミッタ領域間の距離がバラツ
ク原因の一つが除去される。又、第１の多結晶シリコン
膜と高融点シリサイド膜の積層ｌ１Ｋ（導電膜）でベー
ス電極の引き出しを行なうことになるので、この導電膜
の薄膜化が可能となるばかりでなく第１の多結晶シリコ
ン膜のドーピングを軽くすることができる。従ってエミ
ッタ領域を形成するため第３の多結晶シリコン膜を被着
するとき問題となる第２の窓のアスペクト比を改善でき
る。

以上の結果、エミッタ領域及びベース領域の面積、従っ
て接合容量が小さく、ベース抵抗の小さな高周波特性の
改善されたバイポーラトランジスタを再現性よく形成す
ることができるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の一実施例の工程順断面
図、第２図＜ａ）〜（ｇ）は従来例の工程順断面図であ
る。 １．１０１・・・エピタキシャル層、２，１０２・・素
子分離領域、３，１０３・・・第１の絶縁膜、４゜１０
４・・・第１の多結晶シリコン膜、１０５・・高融点金
属シリサイド膜、６−１・・窒化シリコン膜、６−２・
・・酸化シリコン膜、６−３・・・窒化シリコン膜、１
０６・・・第２の絶縁膜、７．１０７・・・シリコン基
体、８，１０８・・・第１の窓、１０９・・・庇、１０
．１１０，１１０ａ・・・第２の多結晶シリコン膜、１
１１．１ｌｌａ・・・熱酸化膜、１１２・・・酸化シリ
コン膜＋　１３，１１３・・・ベース領域、１４゜１４
ａ、１１４・・・グラフトベース領域、１１５・・・第
３の絶縁膜、１１６・・・第２の窓、１１７・・・第３
の多結晶シリコン膜、１１８・・・エミッタ領域、１１
９・・第１の側壁絶縁膜、２０・・・酸化シリコン膜、
２１・・・第２の側壁絶縁膜。

Claims (1)

【特許請求の範囲】
1. 　半導体基板表面の第１導電型のエピタキシャル層上に
   、第１の絶縁膜、第２導電型の不純物を含有する第１の
   多結晶シリコン膜と高融点金属シリサイド膜からなる導
   電膜及び第２の絶縁膜を順次形成する工程と、異方性エ
   ッチングによって、前記第２の絶縁膜及び導電膜を選択
   的に除去して、第１の窓を開孔する工程と、前記第１の
   窓部に露出した前記第１の絶縁膜をエッチングし前記導
   電膜下にサイドエッチングによる庇を形成する工程と、
   全面に第２の多結晶シリコン膜を前記庇が埋設される厚
   さに形成する工程と、熱酸化とエッチングにより前記庇
   部以外の前記第２の多結晶シリコン膜を除去する工程と
   、前記第１の多結晶シリコン膜に含有されている不純物
   を前記第２の多結晶シリコン膜を通して、前記エピタキ
   シャル層に導入して、第２導電型のグラフトベース領域
   を形成する工程と、前記第１の窓内のエピタキシャル層
   に不純物を導入して、前記グラフトベース領域・に接続
   した第２導電型のベース領域を形成する工程と、全面に
   第３の絶縁膜を形成し、かつ該第３の絶縁膜を少なくと
   も前記第１の窓側面の部分が残るように異方性エッチン
   グにより除去して、前記第１の窓の内側に第２の窓を開
   孔する工程と、この第２の窓を第３の多結晶シリコン膜
   で覆い、この第３の多結晶シリコン膜を通して前記ベー
   ス領域の表面に不純物を導入してエミッタ領域を形成す
   る工程を含むことを特徴とする半導体装置の製造方法。