JPWO2014002353A1 - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法 Download PDF

Info

Publication number
JPWO2014002353A1
JPWO2014002353A1 JP2014522379A JP2014522379A JPWO2014002353A1 JP WO2014002353 A1 JPWO2014002353 A1 JP WO2014002353A1 JP 2014522379 A JP2014522379 A JP 2014522379A JP 2014522379 A JP2014522379 A JP 2014522379A JP WO2014002353 A1 JPWO2014002353 A1 JP WO2014002353A1
Authority
JP
Japan
Prior art keywords
electrode
solid
polysilicon
boron
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014522379A
Other languages
English (en)
Inventor
純 鈴木
純 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014002353A1 publication Critical patent/JPWO2014002353A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

固体撮像素子は、不純物領域１０２が形成された基板１０１と、基板１０１上に形成された絶縁膜１０３と、絶縁膜１０３を貫通し、不純物領域１０２と接合するコンタクト電極１０４とを備える。コンタクト電極１０４は、絶縁膜１０３内に埋め込まれた電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有するとともに、ボロンを含むポリシリコンからなり、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、電極上部１１４の少なくとも表面部にはシリサイド１０５が形成される。

Description

本明細書に記載された技術は、コンタクト領域を備えた固体撮像素子、及びその製造方法に関する。
ディジタルスチルカメラなどに搭載されている固体撮像素子、例えば、ＣＭＯＳセンサやＣＣＤセンサは、複数のフォトダイオードが２次元状に配置された撮像領域を備えている。
近年、多画素化・微細化に伴って画素サイズが小さくなっており、フォトダイオードの面積も小さくなる傾向にある。フォトダイオードの面積が小さくなってくると、１画素当たりの飽和信号量の低下、あるいは開口率・集光効率の低下などによる感度低下など、センサ特性の低下が問題となる。
固体撮像素子は、半導体基板上に形成されたフォトダイオード等の光電変換部と、光電変換部で生成された信号電荷を転送するための電荷転送電極を有する電荷転送部と、電荷転送部によって転送された信号電荷を電圧信号に変換して出力する信号出力部とを備えている。
信号出力部として、例えばフローティングディフュージョンアンプが用いられる。当該フローティングディフュージョンアンプは、素子分離領域などが設けられたシリコン基板上に形成され、第１電極材料からなるアンプゲート電極と、フローティングディフュージョンに接し、第２電極材料からなるコンタクト電極とを有している。この第１電極材料及び第２電極材料としては、ポリシリコンやアモルファスシリコンであって、リン等のＮ型不純物が高濃度にドープされたものが用いられる。このような構成を有する固体撮像素子では、コンタクト電極を形成した後のプロセスで加わる熱により、コンタクト電極中の不純物がシリコン基板側へと拡散してフローティングディフュージョンに影響を与える場合がある。
特許文献１には、フローティングディフュージョンへの不純物拡散の影響を低減するための技術が記載されている。特許文献１に記載の固体撮像素子では、フローティングディフュージョンが形成された半導体基板上に、ゲート絶縁膜、リンやヒ素等のＮ型の不純物が高濃度にドープされた第１電極材料膜とリンやヒ素等のＮ型不純物が低濃度にドープされた第２電極材料膜とが積層されている。ゲート絶縁膜にはフローティングディフュージョン上に位置する開口が設けられており、第２電極材料膜は当該開口内でフローティングディフュージョンに接している。当該固体撮像素子では、第２電極材料膜に含まれる不純物の濃度を下げることにより、第２電極材料膜中の不純物がフローティングディフュージョンに与える影響が低減されるとともに、フローティングディフュージョンを構成する不純物拡散層が拡大するのが抑えられている。
また、多画素化・微細化に伴って飽和電荷量及び感度特性が低下するにつれ、ノイズの低減が重要となる。ノイズの要因として、フォトダイオードやフローティングディフュージョン等、画素領域内の拡散領域における結晶欠陥や、金属汚染が挙げられる。特に画素領域内のゲート電極やソース／ドレイン領域にシリサイドを形成した場合、シリサイドの形成に使用された金属がフォトダイオードやフローティングディフュージョン等の拡散領域に拡散し、白キズなどのノイズが生じる場合がある。このような問題を解決するために、画素領域内ではシリサイドを形成しない固体撮像素子が一般的となっている（例えば、特許文献２などを参照）。
また、近年、光利用効率を上げるために基板上方に有機光電変換層を積層した構造の固体撮像素子も開発されている（例えば、特許文献３などを参照）。
特開２００９−１７０８０３号公報 特開２００６−２４５５４０号公報 特開２００９−１３００９０号公報
しかし、上記従来の固体撮像素子で用いられている、リンやヒ素等のＮ型の不純物をドープしたポリシリコンは、金属に比べ抵抗値が高いため、従来の固体撮像素子では電荷の転送速度を十分上げることができない。さらに、特許文献１に記載の構成では、基板表面に形成されたフローティングディフュージョンへの不純物拡散を抑える目的で、ポリシリコンにドープする不純物量を低減する構成としているので、電荷の転送速度の高速化はより一層望めない。ここで、抵抗値を低減するため、ポリシリコンをシリサイド化することが考えられる。しかし、リンやヒ素等のＮ型不純物を導入したポリシリコンはグレインサイズが大きいことから、ポリシリコンをシリサイド化すると、結晶粒界に沿ってシリサイド反応が進み、基板表面までシリサイドが到達し、基板表面の拡散領域が金属で汚染されてしまう。特に、電荷蓄積部等の拡散領域が金属で汚染されるとノイズが発生することとなる。
また、抵抗の低い金属を電極材料として用いる場合、電荷の転送速度を上げることはできるが、画素領域内の拡散領域と金属電極との接触面において合金化反応が起こり、結晶欠陥が発生しやすくなる。このため、金属を電極材料として用いることは、前述の、シリサイド化したポリシリコンを電極材料とする場合と同様にノイズの原因となるため、好ましくない。
さらに、有機固体撮像素子においては、電荷蓄積部と金属電極との接触面での結晶欠陥を起因としたノイズが、特に問題となる。有機固体撮像素子では、信号を発生させる光電変換層と電荷蓄積部とが電気的に接続しているので、電荷蓄積部におけるノイズは信号電荷とともに蓄積され、センサ特性に大きく影響する。
本発明は、上記課題に鑑み、ノイズの低減が図られた固体撮像素子及びその製造方法を提供することを目的とする。
上記目的を達成するために、本開示の一実施形態に係る固体撮像素子は、次の構成を採用する。
すなわち、本開示の一実施形態に係る固体撮像素子は、不純物領域が形成された基板と、前記基板上に形成された絶縁膜と、前記絶縁膜を貫通し、前記不純物領域と接合するコンタクト電極とを備えている。また、前記コンタクト電極は、前記絶縁膜内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するとともに、ボロンを含むポリシリコンからなり、前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、前記電極上部の少なくとも表面部にはシリサイドが形成されている。
このような構成とすることで、電荷の転送速度の速い低抵抗なコンタクト電極を得ることができる。また、シリサイドに含まれる金属がコンタクト電極を介して不純物領域を汚染しにくくなっているので、固体撮像素子の特性の劣化が抑えられている。
また、本開示の一実施形態に係る固体撮像素子の製造方法は、基板上に不純物領域を形成する工程と、前記基板上に前記不純物領域を覆う絶縁膜を形成する工程と、前記絶縁膜に前記不純物領域を露出するコンタクトホールを形成する工程と、前記コンタクトホールを埋め込み、前記絶縁膜上にボロンを含むアモルファスシリコンを堆積する工程と、前記アモルファスシリコンを不活性ガスの雰囲気下で熱処理し、グレインサイズの最大値が２ｎｍ以上且つ３０ｎｍ以下のボロン含有ポリシリコンとする工程と、前記ボロン含有ポリシリコンをパターニングして、前記コンタクトホール内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するコンタクト電極を形成する工程と、前記電極上部の少なくとも表面部にシリサイドを形成する工程とを備えている。
この方法によれば、不純物領域に接続し、電極上部の表面部がシリサイド化された低抵抗なコンタクト電極を、不純物領域の金属汚染等を抑えつつ、形成することができる。
本開示の一実施形態に係る固体撮像素子及びその製造方法によれば、画素領域の不純物領域に接続される低抵抗なコンタクト電極を、不純物領域の金属汚染を防ぎつつ設けることができる。その結果、画素信号を転送する際の高速化を図りつつ、出力画像のノイズを低減することが可能となる。
図１は、本開示の一実施形態に係る固体撮像素子の概略構成を示す平面図である。 図２は、図１に示す固体撮像素子のII-II線における断面図である。 図３は、本開示の一実施形態に係る固体撮像素子における、電荷蓄積部付近の構造を拡大して示す断面図である。 図４（ａ）〜（ｆ）は、本開示の一実施形態に係る固体撮像素子の製造方法を示す断面図である。 図５は、ボロンを含有するアモルファスシリコンの成膜速度と成膜温度との関係を示す図である。 図６（ａ）は、ボロン含有アモルファスシリコン用の成膜装置の一例を示す概略図であり、（ｂ）は当該成膜装置内のノズル構造を示す図である。 図７は、図６に示す成膜装置を用いた場合の基板の位置と堆積されるポリシリコン膜厚との関係を示す図である。 図８は、ボロンを含むアモルファスシリコンの熱処理温度と熱処理後におけるボロン含有ポリシリコンの抵抗率との関係を示す図である。 図９（ａ）は、ポリシリコンのグレインサイズと抵抗率との関係を概略的に示す図であり、（ｂ）は、ポリシリコンのドーパント濃度と抵抗率との関係を概略的に示す図であり、（ｃ）は、ポリシリコンのボロン濃度と抵抗率との関係を概略的に示す図であり、（ｄ）は、各熱処理温度での、ポリシリコンのボロン濃度と抵抗率との関係を測定した結果を示す図である。 図１０（ａ）は、バッチ式の熱処理装置の一例を示す図であり、（ｂ）は、ボロン含有ポリシリコンを形成するための熱処理での加熱プロファイルの一例を示す図である。 図１１（ａ）、（ｂ）は、熱処理における昇温速度とシリコンの結晶化との関係を模式的に示した図である。 図１２（ａ）は、グレインサイズの最大値が約１００ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してポリシリコン上部の表面にシリサイドを形成した場合のバックサイドＳＩＭＳの結果を示す図であり、（ｂ）は、グレインサイズの最大値が約１０ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してシリサイドした場合のバックサイドＳＩＭＳの結果を示す図である。
以下、本開示の一実施形態に係る固体撮像素子について、図面に基づいて詳細に説明する。
−固体撮像素子の概要−
本開示の一実施形態に係る固体撮像素子は、入射光を光電変換して画像を形成するための素子であり、例えばディジタルスチルカメラ、ビデオカメラ、携帯電話等、種々の撮像装置及びこれを備えた電子機器に用いられる。
また、以下で詳述するコンタクト電極の構成によれば、当該コンタクト電極と不純物領域（拡散領域）との接触部分での結晶欠陥を低減しつつ、光電変換層と不純物領域との間の電気抵抗の増大を抑えうる。また、光電変換層は有機半導体材料で構成されていてもよい。
本実施形態に係る固体撮像素子は、半導体集積回路用のプロセス、有機固体撮像素子用の公知の製造プロセスを適宜組み合わせて製造することができる。基本的には、フォトリソグラフィ及びエッチングによるパターン形成、イオン注入及び熱処理による拡散領域形成、スパッタやchemical vapor deposition（ＣＶＤ）による素子形成材料の配置、非パターン部の材料の除去、熱処理などの反復操作による。また、有機固体撮像素子の場合は、有機光電変換層や透明電極を形成するプロセス及び操作等が加わる。
固体撮像素子は、光電変換部／電荷転送部／読み出し部／電極／配線あるいは電荷蓄積部などの部位を、基板内又は基板上方に具備している。
電荷転送部や読み出し部は、電荷の移動度が高い半導体材料で構成される。その中でも微細化技術が進んでいることと、低コストであることとからシリコンで構成されていることが好ましい。電荷転送／読み出しの方式は数多くあるが、いずれの方式を採用してもよく、好ましくはＣＭＯＳ方式あるいはcharge coupled device（ＣＣＤ）方式が用いられる。これらのうち、ＣＭＯＳ方式の方が高速読み出しが可能であること、画素信号の加算処理が可能なこと、部分読み出しが可能なこと、消費電力が小さいことなどの点で好ましいことが多い。
有機固体撮像素子の場合、互いに吸収波長の相異なる３種の光電変換層を基板上方に積層し、各光電変換層とこれに対応する電荷蓄積部とを電気配線で接続することができる。この場合も、半導体基板上にＭＩＳトランジスタが各撮像画素単位に形成された構成や、ＣＣＤを有する構成を適宜用いることができる。
例えば、有機固体撮像素子の場合には、光電変換層に接触する電極のうち半導体基板側にある画素電極、さらに画素電極に接続する配線の材料には、何れの金属を用いてもよく、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、あるいはこれらの合金を用いることが好ましい。光電変換層に接触する電極のうち、光電変換層を挟んで画素電極の反対側にある対向電極についても、何れの金属で構成されていてもよいが、特に光の透過性が高い酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）で構成されていれば好ましい。
この他に、入射光を例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分けるカラーフィルタや、入射光を集光するためのマイクロレンズ等を設けることができる。
以下では、本開示の一実施形態に係る固体撮像素子について、図面を参酌しながら説明する。なお、以下で説明する実施形態は、本発明の構成及びそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
−固体撮像素子の概略構成−
図１は、本開示の一実施形態に係る固体撮像素子の概略構成を示す平面図であり、図２は、図１に示す固体撮像素子のII-II線における断面図である。
図１に示すように、本実施形態に係る固体撮像素子１は、複数の撮像画素が二次元状に配置された撮像画素領域１ａと、個々の撮像画素から読み出された信号を処理するロジック回路が形成された周辺回路領域１ｂとから構成されている。信号は、撮像画素領域１ａから周辺回路領域１ｂへと読み出され、素子の外部に出力される。図１の右側に拡大して示すように、固体撮像素子１における撮像画素領域１ａでは、複数の色に対応する撮像画素１０が２次元配列されている。各撮像画素１０には、それぞれ対応する色のカラーフィルタが設けられている。
図２に示すように、本実施形態の固体撮像素子１は、基板１０１と、基板１０１上に形成された層間絶縁層２０１と、層間絶縁層２０１上に形成された光電変換層３０１と、光電変換層３０１の上下に互いに対向して設けられた画素電極３０２及び対向電極３０３と、対向電極３０３上に形成されたカラーフィルタ３０４と、カラーフィルタ３０４上に形成されたトップレンズ３０５とを備えている。
画素電極３０２、カラーフィルタ３０４及びマイクロレンズ３０５は撮像画素１０ごとに設けられている。カラーフィルタ３０４は、図１右図に示すように、例えばベイヤー配列を構成していてもよい。
また、本実施形態の固体撮像素子は、基板１０１の上部にそれぞれ形成された読み出し部１０７及び電荷蓄積部１０２と、読み出し部１０７と電荷蓄積部１０２との間に位置する基板１０１上にゲート絶縁膜（図示せず）を挟んで設けられたゲート電極１０６と、基板１０１上の読み出し部１０７及び電荷蓄積部１０２を覆い、ゲート電極１０６上に亘って形成された絶縁膜１０３と、一部が絶縁膜１０３を貫通し、電荷蓄積部１０２に接合するコンタクト電極１０４と、層間絶縁層２０１を貫通し、コンタクト電極１０４又はゲート電極１０６に接合する金属コンタクト２０２と、金属コンタクト２０２上に接続された配線２０３と、層間絶縁層２０１を貫通し、配線２０３とこれに対応する画素電極３０２とを接続する上部コンタクト２０４とを備えている。
コンタクト電極１０４は、ボロンを含むポリシリコン（ボロンドープドポリシリコン）からなり、絶縁膜１０３のコンタクトホール内に埋め込まれた下部（後述の電極下部）と、絶縁膜１０３から突き出た上部（後述の電極上部）とを有している。当該電極上部は、その表面部、すなわち上面部及び側面部に形成されたシリサイド１０５を有している。その一方で、電極下部、及び電極下部と電荷蓄積部１０２との間にはシリサイドが形成されていない。なお、コンタクト電極１０４上に金属コンタクト２０２が設けられていることにより配線２０３とコンタクト電極１０４との間の抵抗は低減されており、シリサイド１０５が設けられていることで、コンタクト電極１０４と金属コンタクト２０２との接触抵抗が低減されている。
シリサイド１０５の材料としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）などの材料が好ましい。なお、図２に示すコンタクト電極１０４は、シリサイド１０５も含めてコンタクト電極１０４とする。以降の記載についても同様である。
絶縁膜１０３は、シリコン酸化膜やシリコン窒化膜等の絶縁体、又はこれらの絶縁体の積層膜からなり、コンタクト電極１０４が電荷蓄積部１０２まで貫通するコンタクトホールを有している。絶縁膜１０３は、金属コンタクト２０２とゲート電極１０６との接合領域とを除いてゲート電極１０６の側面及び上面、及び基板１０１の上面上に設けられている。
基板１０１としては、半導体基板等が好ましく用いられ、例えばＮ型の単結晶シリコンからなる基板が用いられる。また、読み出し部１０７と電荷蓄積部１０２とは、共に基板１０１に形成された例えばＰ型の不純物領域であって、図１に示すＸ方向に間を空けて設けられている。
図２に示す例では、読み出し部１０７、電荷蓄積部１０２及びゲート電極１０６は、ゲート電極１０６への電圧印加によって動作が制御されるＭＩＳトランジスタを構成する。当該ＭＩＳトランジスタは撮像画素１０ごとに設けられていてもよい。図示しないが、ゲート電極１０６の両側面上には絶縁体からなるサイドウォールスペーサが形成されている。サイドウォールスペーサは、例えばシリコン酸化物又はシリコン窒化物、あるいはシリコン酸化膜とシリコン窒化膜の積層膜等で構成される。ゲート電極１０６の構成材料としては導電体が用いられるが、例えば不純物を含むポリシリコンが構成材料として好ましく用いられる。
なお、読み出し部１０７と電荷蓄積部１０２とは、イオン注入及び熱拡散により形成された拡散領域であってもよいし、ＣＶＤ等によって形成された領域であってもよい。
また、図示していないが、基板１０１の表層部分には上述のＭＩＳトランジスタ以外のトランジスタのソース・ドレイン等、導電性不純物を含む不純物領域（あるいは拡散領域）が形成されており、それら不純物領域にも絶縁膜１０３に形成されたコンタクトホールに一部が埋め込まれた金属コンタクト２０２、あるいはボロンを含むポリシリコンからなるコンタクト電極が接触している。
上述した対向電極３０３の上のカラーフィルタ３０４は、各撮像画素１０に応じた波長の光を透過するフィルタである。各カラーフィルタ３０４上には各々透明樹脂等からなるマイクロレンズ３０５が形成されている。図１及び図２では加色法を採用した場合の赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタ３０４が示されているが、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）のカラーフィルタを用い、減色法を採用することもできる。
画素電極３０２の上に形成される光電変換層３０１は、例えば銅フタロシアニンと、可視領域においてブロードな吸収を有するフラーレンとを同一チャンバー内で同時に蒸着（フラッシュ蒸着等）して混合層を形成することで作製される。光電変換層３０１では、Ｒ、Ｇ、Ｂの各カラーフィルタ３０４を透過した光をそれぞれ吸収し、光電変換により撮像画素１０ごとに電荷が生成される。
光電変換層３０１の上に形成される対向電極３０３は、真空蒸着により形成される。信号入射光は、対向電極３０３を透過して光電変換層３０１に入射するため、対向電極３０３には光の透過性が高いＩＴＯ等を用いるのが好ましい。
電荷蓄積部１０２は、光電変換層３０１で生成された信号電荷を蓄積するための部位であり、読み出し部１０７は、ゲート電極１０６への電圧の印加により、読み出された電荷を読み出すための部位である。電荷蓄積部１０２から信号電荷を取り出す場合には、所定の電圧をゲート電極１０６に印加してＭＩＳトランジスタをオン状態にし、読み出し部１０７、及び読み出し部１０７に接続された信号線へと信号を伝達させる。
また、図２には示していないが、電荷蓄積部１０２以外にもウエルなどのＰ型あるいはＮ型の領域が形成されている他、読み出された信号電荷（信号電圧）を外部に出力するための回路となるトランジスタ、コンタクトや配線などが形成されている。
なお、電荷蓄積部１０２からの信号の転送は上述のようにトランジスタを用いて行ってもよいが、ＣＣＤを用いて行うことも可能である。
配線２０３、金属コンタクト２０２、上部コンタクト２０４及びコンタクト電極１０４は、画素電極３０２から電荷蓄積部１０２への信号電荷の移動や、信号電圧の伝達などの経路としての役割を果たす。電荷蓄積部１０２にコンタクト電極１０４を介して接続している金属コンタクト２０２やゲート電極１０６に接続している金属コンタクト２０２の材料としては、例えばタングステンが好ましく、画素電極３０２に接続している上部コンタクト２０４の材料としては、例えばアルミニウムが好ましい。
配線２０３は一層のみ設けられていてもよいが、複数層設けられていてもよく、固体撮像素子の種類や回路構成等により適宜設定できる。
画素電極３０２の材料としては例えばアルミニウムが好ましく用いられる。この場合、層間絶縁層２０１上にアルミニウムをスパッタリング法等を用いて堆積し、当該アルミニウムの上にレジストにより所望の平面形状パターンを形成する。その後、ドライエッチングにより四辺形状等、所望の平面形状を有する画素電極３０２が形成される。以上のプロセスは公知のＣＭＯＳプロセス等を適宜用いて行われる。
なお、図２に示す例では、複数色のカラーフィルタ３０４を設けるとともに、撮像画素１０間で同じ構成の光電変換層３０１を設けているが、カラーフィルタを設けずにＲ、Ｇ、Ｂの各色の光を選択的に吸収するような光電変換層を層間絶縁層２０１上に積層したような構成をとってもよい。
−固体撮像素子におけるコンタクト電極の詳細構造−
図３は、本開示の一実施形態に係る固体撮像素子における、電荷蓄積部付近の構造を拡大して示す断面図である。
同図に示すように、コンタクト電極１０４は、基板１０１上部に形成された拡散領域等の不純物領域に直接接続されている。図３では、拡散領域の例として電荷蓄積部１０２を示している。ここで、拡散領域とは、基板に対してイオン注入による不純物の導入及び熱処理による拡散を行なった領域を言い、信号電荷の蓄積や読み出しを行なうための電荷蓄積部や読み出し部、トランジスタのソース／ドレイン領域等を含む。なお、図３での電荷蓄積部１０２の形状は、図２に示す電荷蓄積部１０２の形状と異なっているが、図２と同様にゲート電極１０６の方向に延びた形状をとってもよい。
読み出し部１０７及び電荷蓄積部１０２にはボロンやインジウム等のIII族（１３族）不純物が拡散されており、コンタクト電極１０４と同じＰ型の導電性を示す。電荷蓄積部１０２の平面形状は特に限定されないが、例えば四辺形状である。なお、コンタクト電極１０４の平面形状も特に限定されず、四辺形状や円形等であってもよい。
図３に示すように、コンタクト電極１０４は、絶縁膜１０３に設けられたコンタクトホール１２０に埋め込まれ、ボロンを含むポリシリコンにより構成され、電荷蓄積部１０２に接合する電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有している。電極下部１１０と電極上部１１４は便宜上分けて記載しているが、実際には一体で形成されており、電極下部１１０と電極上部１１４とが分離して形成されているわけではない。
電極上部１１４の周縁部は、絶縁膜１０３上に位置している。言い換えると、電極上部１１４は、絶縁膜１０３におけるコンタクトホール周辺部に乗り上げて形成されており、従って電極上部１１４の端部は、絶縁膜１０３の上方に位置する。即ち、コンタクト電極１０４の断面は、図２に示すように略Ｔ字形状をしている。電極上部１１４がこのような形状をとっていることにより、絶縁膜１０３の上面から突き出た電極上部１１４のみに確実にシリサイド１０５を形成することができる。また、電極上部１１４の平面面積が電極下部１１０の平面面積よりも大きくなっているので、コンタクト電極に直接接続する金属コンタクト２０２を形成する際のアラインメントずれの許容量を大きくすることが可能となっている。
電極上部１１４は、ボロンを含むポリシリコンにより構成された部分１１２と、少なくとも電極上部１１４の表面部に位置するシリサイド１０５とを有している。なお、シリサイド１０５が電極上部１１４の表面部のみに設けられていれば電荷蓄積部１０２の金属汚染を防ぐ観点からは好ましいが、シリサイド１０５が電極上部１１４の大部分に設けられていてもよい。シリサイド１０５は、白金を１〜１０％程度含有したニッケルシリサイドで構成されていれば好ましいが、コバルトシリサイドやチタンシリサイドで構成されていてもよい。
また、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍであれば好ましい。ポリシリコンのグレインサイズの最大値は、より好ましくは５ｎｍ以上且つ２０ｎｍ以下である。ここで、ポリシリコンのグレインサイズは透過電子顕微鏡（ＴＥＭ）やＸ線回折法（ＸＲＤ）を用いた方法により測定することが可能である。ここでいうポリシリコンのグレインサイズの最大値とは、シリコン結晶の最大径を意味するものとする。
ポリシリコンのグレインサイズの最大値が上述の範囲内であれば、電極上部１１４の表面を確実にシリサイド化することができるとともに、シリサイドが電荷蓄積部１０２表面まで到達することがないため、電荷蓄積部１０２における金属汚染を効果的に低減することができる。
また、コンタクト電極１０４を構成するポリシリコンのグレインサイズの最大値は、コンタクト電極１０４の高さの約１／５０以上且つ１／５以下である、と規定することもできる。ここで言うコンタクト電極１０４の高さとは、コンタクト電極１０４と電荷蓄積部１０２との接触面から、シリサイド化された部分も含めたコンタクト電極１０４上面までの最大高さであると規定する。
また、コンタクト電極１０４を構成するポリシリコンのボロン濃度は、約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下となっている。あるいは、コンタクト電極１０４を構成するポリシリコンのボロン濃度は、約１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下と規定することもできる。ここで用いられるボロン濃度の測定方法としては、蛍光Ｘ線濃度測定（ＸＲＦ）、核反応分析法（ＮＲＡ）が好ましく、２次イオン質量分析（ＳＩＭＳ）やラザフォード後方散乱分光法（ＲＢＳ）は好ましくない。これは、ＳＩＭＳでは、コンタクト電極１０４のボロン濃度が高いため、十分な測定精度を得るのが難しく、ＲＢＳでは、ボロンのような軽い元素の測定が難しいからである。
コンタクト電極１０４中のボロン濃度を上述の範囲にすることにより、製造時にコンタクト電極１０４中のポリシリコンのグレインサイズを適切な範囲にしてシリサイドによる電荷蓄積部１０２の汚染を低減することができるとともに、コンタクト電極１０４の電気抵抗を十分に低減することが可能となる。
−固体撮像素子の製造方法−
上述のコンタクト電極１０４の製造方法を主体として、本実施形態の固体撮像素子の製造方法を説明する。
図４（ａ）〜（ｆ）は、本開示の一実施形態に係る固体撮像素子の製造方法を示す断面図である。
まず、図４（ａ）に示す工程では、Ｎ型半導体で構成されるか、もしくはＮ型拡散領域が形成された基板１０１の上面上にレジストを形成した後、リソグラフィにより当該レジストをパターニングして所定のパターンを有するレジストマスクを形成する。次いで、基板１０１の所定領域にボロンやインジウム等のIII族（１３族）不純物をイオン注入して不純物拡散層を形成する。その後、レジストを除去し、不純物拡散層を活性化させる熱処理を加え、電荷蓄積部１０２を形成する。
また、注入する不純物種や注入エネルギー、熱処理等を所望の条件にして、電荷蓄積部１０２の形成と同様のプロセスを繰り返し、図１に示す撮像画素領域１ａに読み出し部や、トランジスタのソース／ドレイン領域等を形成するとともに、図１に示す周辺回路領域１ｂにおいてもソース／ドレイン領域等の、デバイスに合わせた所望の拡散領域を形成する。
この時、図示しないが、基板１０１上部には、shallow trench isolation（ＳＴＩ）と呼ばれる分離層がシリコン酸化物により構成されていてもよく、Ｖ族（１５族）の不純物をイオン注入して分離層を形成してもよい。また、ゲート絶縁膜、ゲート電極も公知のプロセスによって基板１０１上に形成する。
次に、図４（ｂ）に示す工程では、所望の拡散領域、ゲート電極等が形成された基板１０１上に例えばシリコン酸化物等からなる絶縁膜１０３を厚さ５０ｎｍ程度に形成した後、リソグラフィによりレジスト（図示せず）をパターニングする。次いで、当該レジストパターンをレジストマスクとしてドライエッチングを行い、電荷蓄積部１０２を露出する直径約３０ｎｍ以上且つ３００ｎｍ以下程度の範囲のコンタクトホール１２０を開口する。
コンタクトホール１２０の直径が約５０ｎｍより小さくなると、この後の工程で形成されるコンタクト電極と電荷蓄積部１０２との界面抵抗が上昇する傾向にある。また、コンタクトホール１２０の方法が約１００ｎｍより大きくなると絶縁膜１０３のドライエッチングの際、電荷蓄積部１０２にプラズマダメージにより結晶欠陥が発生する。そのため、絶縁膜１０３に形成するコンタクトホール１２０の直径は、約５０ｎｍ以上且つ１００ｎｍ以下の大きさであることが好ましい。
次に、図４（ｃ）に示す工程では、ボロンを含有するアモルファスシリコン１０４ａを、コンタクトホール１２０に埋め込むように、ＣＶＤ法等により堆積する。本工程では、絶縁膜１０３上における膜厚が約５０ｎｍ以上且つ１００ｎｍ以下の範囲の所望の膜厚となるようにアモルファスシリコン１０４ａを形成する。
なお、ボロンを含有するアモルファスシリコン１０４ａを成膜する前に、コンタクトホール１２０底部に露出する電荷蓄積部１０２上に形成されたポリマー残渣や自然酸化膜を除去するためにフッ化水素酸を用いて洗浄した後、アンモニアと過酸化水素水を用いて、再度、電荷蓄積部１０２上に化学酸化膜を形成することが、固体撮像素子の特性上好ましい。
本工程において、アモルファスシリコン１０４ａを成膜するためのシリコンソースガスとしては、シラン（ＳｉＨ4）が好ましく、他に、ジシラン（Ｓｉ2Ｈ6）やトリシラン（Ｓｉ3Ｈ8）やジクロロシラン（ＳｉＨ2Ｃｌ2）などを用いてもよい。ボロンソースガスとしては、三塩化ホウ素（ＢＣｌ3）が好ましく用いられる。シランと三塩化ホウ素とを反応させると塩化水素（ＨＣｌ）が発生するので、ボロンを含有するアモルファスシリコン１０４ａの成長が促進される。
図５は、ボロンを含有するアモルファスシリコンの成膜速度と成膜温度との関係を示す図である。同図に示すように、ボロンソースとしてジボラン（Ｂ2Ｈ6）を使った場合、ジボランがシランと同じ水素化合物であるため、成長反応を促進しにくい。この場合、図５において「＋」印に示すように、成膜速度（デポレート）は、０．１ｎｍ／ｍｉｎ以下（成膜温度：４２０℃）程度となる。また、シランと三塩化ホウ素を用いると、図５中「◆」印で示すように、成膜速度は４２０℃で２．４ｎｍ／ｍｉｎ程度まで向上できる。従って、本実施形態では、シランと三塩化ホウ素をソースガスとしてボロンを含むアモルファスシリコンを形成する。
この場合、目標堆積膜厚が５０ｎｍ〜１００ｎｍとすると、成膜時間が長くなるので、成膜装置としては、スループットを考慮して、枚葉式装置ではなくバッチ式装置が好ましく用いられる。
図６（ａ）は、ボロン含有アモルファスシリコン用の成膜装置の一例を示す概略図であり、（ｂ）は当該成膜装置内のノズル構造を示す図である。図６（ａ）に示す成膜装置は、バッチ式装置であって、反応炉４０２と、反応炉４０２内で複数のウェハ状の基板１０１を設置できるウェハボート４０３とを備えている。
アモルファスシリコン１０４ａを基板１０１上に堆積する際には、抵抗加熱ヒータ４０１によって加熱された反応炉４０２内のウェハボート４０３に基板１０１を設置し、減圧下で、ノズル４０５からシランを、ノズル４０６から三塩化ホウ素をそれぞれ供給する。
三塩化ホウ素とシランは、各々単管ノズル４０７を多段階に連ねた多段階ノズル（ノズル４０５、４０６）を用いて供給されることで、基板１０１を保持するウェハボート４０３の位置に関わらず、基板１０１上に所望の膜厚のアモルファスシリコン１０４ａを形成ことが可能となる。また、各基板１０１に対して平行な方向に三塩化ホウ素を供給できる多孔ノズル４０８を用いることも膜厚の均一性を向上させるのに有効である。
反応炉４０２内の温度は、約４００℃以上且つ４３０℃以下程度とし、反応炉４０２内の圧力は、好ましくは約４０Ｐａ以上且つ８０Ｐａ以下とする。さらに好ましくは、反応炉４０２内の温度を約４２０℃とし、圧力を約６０Ｐａとする。
図７は、図６に示す成膜装置を用いた場合の基板の位置と堆積されるポリシリコン膜厚との関係を示す図である。ここでは、上述の成膜装置において、シランを多段階ノズル４０５から供給し、三塩化ホウ素をボトムのノズル４０６ａからのみガス流量を変えて供給した時に形成されるボロン含有アモルファスシリコン１０４ａの膜厚を、トップ、センター、ボトム領域のそれぞれについてプロットしている。
図７に示すように、成膜装置内では、シランと三塩化ホウ素とが反応して、塩化水素を生じることで膜の形成が促進されるため、ボトムから供給する三塩化ホウ素のガス流量を低下させると、トップ領域に保持された基板１０１上のポリシリコン膜厚が低下する。このため、三塩化ホウ素の供給は、図６（ａ）、（ｂ）に示す多段階ノズル（ノズル４０６）又は多孔ノズル４０８を用いて行われることが好ましい。
ボロンを含むアモルファスシリコン１０４ａ中のボロン濃度は、次工程の熱処理にてアモルファスシリコン１０４ａをポリシリコンに変化させる際に、約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下になるように設定する。
ここで、アモルファスシリコン１０４ａ中のボロン濃度は熱処理を経てもほとんど変わらず、そのままポリシリコン中のボロン濃度として維持される。すなわち、ボロンを含むアモルファスシリコン１０４ａ中のボロン濃度が約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下となるように成膜条件を決定すれば、熱処理後のポリシリコン中のボロン濃度も約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下の範囲となる。例えば、アモルファスシリコン１０４ａ中のボロン濃度を４．５ａｔｏｍｉｃ％にするためには、シランを多段階のノズル４０５から各々１５０ｓｃｃｍ（＝ｍＬ／ｍｉｎ）で供給し、三塩化ホウ素を多段階のノズル４０６から各々２ｓｃｃｍ（＝ｍＬ／ｍｉｎ）で供給する。
次に、図４（ｄ）に示す工程では、ボロンを含むアモルファスシリコン１０４ａを熱処理によって結晶化させ、ボロン含有ポリシリコン１０４ｂを形成する。ここで、ボロン含有ポリシリコン１０４ｂ中のグレインサイズの最大値は、約２ｎｍ以上３０ｎｍ以下の範囲となる。また、ボロン含有ポリシリコン１０４ｂ中のグレインサイズの最大値は、ボロン含有ポリシリコン１０４ｂの膜厚、すなわちボロン含有ポリシリコン１０４ｂと電荷蓄積部１０２との接触面からボロン含有ポリシリコン１０４ｂの上面までの最大高さの約１／５０以上且つ１／５以下となる。
図８は、ボロンを含むアモルファスシリコン１０４ａの熱処理温度と熱処理後におけるボロン含有ポリシリコン１０４ｂの抵抗率との関係を示す図である。同図では、上述の成膜装置を用いて４２０℃で形成されたアモルファスシリコン１０４ａについて測定した結果を示す。
図８に示す結果から、ボロン濃度が１．０ａｔｏｍｉｃ％の場合（○）は、ボロン濃度が低いため、２５００〜３７００μΩ・ｃｍの抵抗率を示し、６００℃程度の熱処理で抵抗率の最小値：２５００μΩ・ｃｍを取ると考えられる。また、ボロン濃度が２．５ａｔｏｍｉｃ％の場合（□）も、２０００〜２５００μΩ・ｃｍの抵抗率を示し、同様に６００℃付近で最小値２０００μΩ・ｃｍを取ると考えられる。ボロン濃度が４．５ａｔｏｍｉｃ％の場合（△）は１８００〜２４００μΩ・ｃｍの抵抗率を示し、７００±５０℃の付近で最小値１８００μΩ・ｃｍを取る。
ボロンをポリシリコンにイオン注入して熱処理した場合、高温にすればするほど、活性化率が向上し、抵抗は低下する。これに対し、ボロンを含むアモルファスシリコンを熱処理してボロン含有ポリシリコンにした場合、この熱処理の温度を高温にするほど抵抗が上昇する。また、ボロンを含むアモルファスシリコンの成膜温度が４２０℃である場合、熱処理温度を６００℃以下に低下させると、４２０℃に漸近するように抵抗率が上昇すると考えられる。
また、ボロン濃度が７．０ａｔｏｍｉｃ％の場合（◇）、２４００〜３７００μΩ・ｃｍの抵抗率を示し、７５０℃付近に抵抗率の最小値をもつ。これは、図８に示すボロン濃度が１．０〜４．５ａｔｏｍｉｃ％の場合の熱処理温度依存性と異なり、ボロン濃度が高いゆえに、熱処理の際に結晶成長が阻害されているためと考えられる。つまり、ボロンを含むアモルファスシリコンを熱処理して得られたボロン含有ポリシリコンの抵抗率は、アモルファスシリコン中のボロン濃度と熱処理後に形成されたポリシリコンのグレインサイズとに大きく影響される。
図９（ａ）は、ポリシリコンのグレインサイズと抵抗率との関係を概略的に示す図であり、（ｂ）は、ポリシリコンのドーパント濃度と抵抗率との関係を概略的に示す図であり、（ｃ）は、ポリシリコンのボロン濃度と抵抗率との関係を概略的に示す図である。また、図９（ｄ）は、熱処理温度を６５０℃（◇）、７５０℃（□）、８５０℃（△）とした場合におけるポリシリコンのボロン濃度と抵抗率との関係を測定した結果を示す図である。
一般的に、ポリシリコンの抵抗率は、図９（ａ）に示すように、結晶のグレインサイズが小さくなると上昇し、図９（ｂ）に示すように、不純物濃度が小さくなると上昇する。しかし、ボロン含有アモルファスシリコンを熱処理してボロン含有ポリシリコンとする場合、アモルファスシリコン中のボロン濃度が高いと、ボロンがシリコンの結晶化を阻害するため小さなグレインサイズの結晶となり、ボロン濃度が低いと結晶成長が阻害されにくくなるため、大きなグレインが成長する。そのため、図９（ｃ）に示すように、６００℃〜９００℃の間で熱処理温度を一定にした場合、ボロン濃度に対するポリシリコンの抵抗率は、単調増加あるいは単調減少とはならずに、ある範囲のボロン濃度に対して最小値をとるような曲線となる。
また、図９（ｄ）に示す結果から、熱処理温度によらず、ボロン濃度が約３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下の範囲でポリシリコンの抵抗率は概ね最小値をとることが分かる。ボロンを含むポリシリコンからなるコンタクト電極は、金属材料からなるコンタクト電極より抵抗が高く、デバイスの動作遅延を生じやすいので、できる限り抵抗率が低いことが求められる。そこで、ボロン濃度が約３ａｔｏｍｉｃ％以上５ａｔｏｍｉｃ％以下の範囲に設定することで、ポリシリコンからなるコンタクト電極としては、概ね最小の抵抗率を得ることができる。
また、図８、図９（ｄ）に示す結果から、抵抗率を最小レベルにするのに適した熱処理温度帯は、約６５０℃以上７５０℃以下の範囲であることが分かる。この際に、例えば、熱処理時間は約５分〜３０分の範囲とし、炉内は窒素等の不活性ガス雰囲気にして、昇温速度は約５℃／ｍｉｎ以上且つ１０℃／ｍｉｎ以下の範囲にて、ボロンを含むアモルファスシリコンに熱処理を加える。このような熱処理により、抵抗率が約１８００μΩ・ｃｍ以上且つ２０００μΩ・ｃｍ以下のボロン含有ポリシリコンを得ることができる。
この熱処理によれば、ボロンを含むアモルファスシリコンからボロン含有ポリシリコンを形成するとともに、電荷蓄積部１０２の結晶欠陥を回復させることもできる。ランプアニール装置に代表される枚葉式熱処理装置を用いることもできるが、その場合、アモルファスシリコン１０４ａのポリシリコン化は可能であるものの、電荷蓄積部１０２の結晶回復が不十分となる可能性がある。そのため、熱処理には図１０（ａ）に示すようなバッチ式の熱処理装置を用いることが好ましい。ここで、図１０（ａ）に示す熱処理装置は、加熱室８０２と、加熱室８０２内に配置され、複数のウェハ状の基板１０１を設置できるウェハボート８０３と、加熱室８０２を加熱するヒータ８０１とを備えている。
このようなバッチ式の熱処理装置は、生産性の低下を来すことなく十分な熱処理時間を確保することができる点で電荷蓄積部の結晶回復に適しており、結晶欠陥に由来する暗電流を低減できる。なお、この熱処理は、窒素雰囲気に限らずアルゴン等の不活性ガス雰囲気下で行われることにより、ポリシリコンの形成及び電荷蓄積部の結晶回復が可能である。
図１０（ｂ）はボロン含有ポリシリコン１０４ｂを形成するための熱処理での加熱プロファイルの一例を示す図である。ここでは、待機温度７００℃、昇温速度８℃／ｍｉｎ、熱処理温度７５０℃、熱処理時間１０分である場合の、炉内センター部分の内部熱電対の温度トレースログを示す。
ところで、図９（ｄ）に示す結果では、６５０℃、７５０℃での熱処理より、高温熱処理である８５０℃で熱処理した方が抵抗率が高くなっている。それぞれの処理温度で得られたボロン含有ポリシリコンのグレインサイズをＴＥＭで確認したところ、６５０℃での熱処理に比べて、８５０℃での熱処理を加えた方がボロン含有ポリシリコンのグレインサイズは小さかった。このことから、８５０℃の熱処理ではポリシリコンのグレインサイズが小さくなることで、ボロン含有ポリシリコンの抵抗率が高くなったと理解できる。
図１１（ａ）、（ｂ）は、熱処理における昇温速度とシリコンの結晶化との関係を模式的に示した図である。図１１（ａ）に示すように、熱処理の際、急激に高温に昇温されるとアモルファスシリコン中に結晶核が多数発生し、各々の結晶核を元に結晶成長が進むためグレインサイズが小さくなる。逆に、図１１（ｂ）に示すように、緩やかに昇温させた場合、結晶核の発生が抑制されるため、ポリシリコンのグレインサイズが大きくなる傾向にある。図９（ａ）に示したとおり、グレインサイズが小さい場合、ポリシリコンの抵抗率は大きくなるため、低抵抗率のポリシリコンを得るためには、グレインサイズが大きくなる緩やかな昇温が望ましい。
特に、グレインサイズの最大値が約２ｎｍより小さい場合は、アモルファスに近くなるので固体撮像素子の動作に支障を来すほど抵抗値が大きくなる。そのため、グレインサイズの最大値が約２ｎｍ以上、好ましくは５ｎｍ以上となるように熱処理温度、昇温速度を設定する。また、ボロン含有ポリシリコン１０４ｂの膜厚に対してグレインサイズの最大値が約１／５０以上の大きさとなるようにする。
以上で説明した熱処理の後、図４（ｅ）に示す工程で、リソグラフィによってレジストをパターニングした後、レジストパターンをマスクとして用いたドライエッチングにより、ボロン含有ポリシリコンからなるコンタクト電極１０４ｃを形成する。コンタクト電極１０４は、コンタクトホール１２０内に埋め込まれた電極下部１１０と、絶縁膜１０３の上面から突き出た電極上部１１４とを有している。電極上部１１４は、絶縁膜１０３のうちコンタクトホール１２０の周囲に位置する部分の上面を覆っている。
なお、図示しないが、本工程において、コンタクトホール１２０の周囲からゲート電極上に亘る絶縁膜１０３を残しておくことにより、後の工程で絶縁膜１０３をシリサイドブロック層として用いることができる。言い換えれば、後にシリサイドを形成しないソース／ドレイン領域やゲート電極の形成された撮像画素領域ではシリサイドブロック層となる絶縁膜１０３を残し、ゲート電極やソース／ドレイン領域にシリサイドを形成する周辺回路領域等では絶縁膜を除去するようにすれば、後で所望の部位のみにシリサイドを形成することができる。
次に、図４（ｆ）に示す工程で、Ｎｉ、好ましくはＰｔを約５％以上且つ１０％以下の範囲で含有するＮｉを堆積させた後、熱処理を加え、コンタクト電極１０４ｃの電極上部１１４の表面部にＮｉを含むシリサイド１０５を形成することにより、当該シリサイド１０５を含むコンタクト電極１０４を形成する。シリサイド１０５により、コンタクト電極１０４とこれに接続される金属コンタクト等との接触抵抗を大幅に低減することができる。
なお、この後に公知の方法により層間絶縁層２０１や金属コンタクト２０２、及び配線２０３等を形成することで、本実施形態の固体撮像素子が作製できる（図２参照）。
上述のシリサイド形成工程において、ボロン含有ポリシリコンのグレインサイズの最大値が約３０ｎｍより大きい場合、あるいは、ポリシリコン膜厚（コンタクト電極１０４の高さ）に比較して大きいグレインサイズ（膜厚の約１／５より大きいグレインサイズ）を持つコンタクト電極１０４が形成されていると、結晶粒界がシリサイド１０５から電荷蓄積部１０２まで突き抜けることがある。この場合、シリサイド１０５中のＮｉは電荷蓄積部１０２まで拡散し、暗電流を生じさせる。このため、図４（ｄ）に示す熱処理では、ボロン含有ポリシリコン１０４ｂのグレインサイズの最大値が約３０ｎｍより小さくなる、あるいは、ボロン含有ポリシリコン１０４ｂの膜厚（高さ）に対して約１／５以下になるよう、熱処理温度、昇温速度を設定することが好ましい。より好ましくは、グレインサイズの最大値が約２０ｎｍ以下となるように熱処理条件を設定する。
図１２（ａ）は、グレインサイズの最大値が約１００ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してポリシリコン上部の表面にシリサイドを形成した場合のバックサイドＳＩＭＳの結果を示す図である。ここでは、シリコン基板上に下地ＳｉＯ2膜、ポリシリコン層、シリサイド層（ＮｉＰｔＳｉ層）が下から順に形成された測定用デバイスを作製して測定を行った。
Ｎｉが拡散していなければ、シリコン基板中で観察されるＮｉ濃度は、バックグラウンドである１×１０18ａｔｏｍｓ／ｃｍ3以下になるが、ポリシリコン層中のＮｉ濃度は３×１０19ａｔｏｍｓ／ｃｍ3以上あることから、Ｎｉは、ポリシリコン層中から下地ＳｉＯ2層まで拡散していることが分かる。
図１２（ｂ）は、グレインサイズの最大値が約１０ｎｍであるポリシリコン層を膜厚８０ｎｍで形成してシリサイドした場合のバックサイドＳＩＭＳの結果を示す図である。同図に示す結果から、Ｎｉ拡散は、ポリシリコン層の底部まで拡散することなく、ポリシリコン層の表面部で拡散が止まっていることが分かった。このようにＮｉの拡散はポリシリコン層で止まっており、ポリシリコン層中のＮｉ濃度は、シリサイド近傍を除き、シリコン基板中のＮｉ濃度と同様に１×１０18ａｔｏｍｓ／ｃｍ3程度なので、下地ＳｉＯ2層までのＮｉ拡散はほぼ無いといえる。
以上のように、本実施形態の固体撮像素子では、金属汚染が原因となる暗電流などの固体撮像素子特有の課題を解決する目的で、タングステンやチタンを用いた金属コンタクトと比較して抵抗率は上昇するのにも関わらず、ポリシリコンからなるコンタクト電極を設ける。このとき、ポリシリコンからなるコンタクト電極の抵抗をできる限り下げる目的で、コンタクト電極を構成するポリシリコンのグレインサイズを大きくすること、及びコンタクト電極上部の表面部のみをシリサイド化することができる。
しかし、グレインサイズが、ある程度の大きさを越える、あるいは、ポリシリコン電極の膜厚に比較してある範囲以上に大きくなると、結晶粒界に沿ってシリサイドが拡散し、電荷蓄積部が金属汚染を受ける。この金属汚染を防止するためには、ポリシリコンのグレインサイズを小さくして、シリサイド拡散を防止することが有効である。つまり、ポリシリコンからなるコンタクト電極１０４の低抵抗化と、電荷蓄積部１０２へのシリサイド拡散の防止は、トレードオフの関係にある。
これらに対して、シランと三塩化ホウ素を用いてボロン濃度が３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下のボロン含有アモルファスシリコンを堆積した後、６５０℃以上且つ７５０℃以下の範囲で熱処理を行ない、アモルファスシリコンをポリシリコン化することで、所望範囲のグレインサイズからなるボロン含有ポリシリコンを形成することができる。その結果、低抵抗で、且つ電荷蓄積部の金属汚染が十分に抑えられたコンタクト電極を形成することができる。
また、アモルファスシリコンのボロン濃度が３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下で、ボロン含有ポリシリコンを形成する際の熱処理温度が６５０℃以上且つ７５０℃以下としていることにより、コンタクト電極１０４に含まれるボロンのほとんどはシリコン結晶中に取り込まれて活性化されるので、電荷蓄積部１０２への拡散を効果的に抑えることができる。また、微量のボロンが電荷蓄積部１０２の表層部に拡散したとしても、電荷蓄積部１０２の機能に影響はない。
なお、本実施形態では、有機固体撮像素子の電荷蓄積部１０２に接続するコンタクト電極１０４について説明したが、当該コンタクト電極１０４は、電荷蓄積部１０２以外の不純物領域（拡散領域）に接続するコンタクト電極として用いることもできる。例えば、上述のコンタクト電極は、ＣＭＯＳセンサの撮像画素領域における読み出し部などに適用することができる。また、有機固体撮像素子やＣＭＯＳセンサを構成するトランジスタにおける、ソース／ドレイン領域に接続するコンタクト電極としても有用である。特に金属汚染を嫌う撮像画素領域内の拡散領域であれば、撮像画素領域内に金属汚染することなく低抵抗なコンタクト電極として用いることができるため、ノイズが低減され高画質を実現できる固体撮像素子を得ることができることとなる。
なお、以上で説明した固体撮像素子及びその製造方法は本発明の一実施形態であり、各部位の形状、サイズ、構成材料、あるいは製造条件等は本発明の趣旨を逸脱しない範囲で適宜変更可能である。
本開示の一実施形態に係る固体撮像素子は、ディジタルスチルカメラやディジタルムービカメラ等の撮像装置、及び撮像装置を備えた種々の電子機器に利用される。
１ 固体撮像素子
１ａ 撮像画素領域
１ｂ 周辺回路領域
１０ 撮像画素
１０１ 基板
１０２ 電荷蓄積部
１０３ 絶縁膜
１０４ コンタクト電極
１０４ａ アモルファスシリコン
１０４ｂ ボロン含有ポリシリコン
１０４ｃ コンタクト電極
１０５ シリサイド
１０６ ゲート電極
１０７ 読み出し部
１１０ 電極下部
１１２ 部分
１１４ 電極上部
１２０ コンタクトホール
２０１ 層間絶縁層
２０２ 金属コンタクト
２０３ 配線
２０４ 上部コンタクト
３０１ 光電変換層
３０２ 画素電極
３０３ 対向電極
３０４ カラーフィルタ
３０５ トップレンズ
３０５ マイクロレンズ
４０１ 抵抗加熱ヒータ
４０２ 反応炉
４０３ ウェハボート
４０５、４０６ ノズル
４０６ａ ノズル
４０７ 単管ノズル
４０８ 多孔ノズル
８０１ ヒータ
８０２ 加熱室

Claims (17)

  1. 不純物領域が形成された基板と、前記基板上に形成された絶縁膜と、前記絶縁膜を貫通し、前記不純物領域と接合するコンタクト電極とを備え、
    前記コンタクト電極は、前記絶縁膜内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するとともに、ボロンを含むポリシリコンからなり、
    前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は２ｎｍ以上且つ３０ｎｍ以下であり、
    前記電極上部の少なくとも表面部にはシリサイドが形成されている固体撮像素子。
  2. 請求項１に記載の固体撮像素子において、
    前記不純物領域は、拡散領域である。
  3. 請求項２に記載の固体撮像素子において、
    前記拡散領域は、電荷蓄積部である。
  4. 請求項１〜３のうちいずれか１項に記載の固体撮像素子において、
    前記電極上部の周縁部は、前記絶縁膜上に位置する。
  5. 請求項１〜４のうちいずれか１項に記載の固体撮像素子において、
    前記コンタクト電極を構成するポリシリコンのグレインサイズの最大値は、前記コンタクト電極の高さの１／５０以上且つ１／５以下である。
  6. 請求項１〜５のうちいずれか１項に記載の固体撮像装置において、
    前記電極上部に接合する金属コンタクトをさらに備える。
  7. 請求項１〜６のうちいずれか１項に記載の固体撮像装置において、
    前記コンタクト電極を構成するポリシリコンのボロン濃度は、３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下である。
  8. 請求項１〜７のうちいずれか１項に記載の固体撮像装置において、
    前記コンタクト電極を構成するポリシリコンのボロン濃度は、１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下である。
  9. 請求項１〜８のうちいずれか１項に記載の固体撮像装置において、
    前記シリサイドは、ニッケルシリサイド、コバルトシリサイド、又はチタンシリサイドである。
  10. 請求項１〜９のうちいずれか１項に記載の固体撮像装置において、
    前記コンタクト電極を構成するポリシリコンの抵抗率は１８００μΩ・ｃｍ以上且つ２０００μΩ・ｃｍ以下である。
  11. 基板上に不純物領域を形成する工程と、
    前記基板上に前記不純物領域を覆う絶縁膜を形成する工程と、
    前記絶縁膜に前記不純物領域を露出するコンタクトホールを形成する工程と、
    前記コンタクトホールを埋め込み、前記絶縁膜上にボロンを含むアモルファスシリコンを堆積する工程と、
    前記アモルファスシリコンを不活性ガスの雰囲気下で熱処理し、グレインサイズの最大値が２ｎｍ以上且つ３０ｎｍ以下のボロン含有ポリシリコンとする工程と、
    前記ボロン含有ポリシリコンをパターニングして、前記コンタクトホール内に埋め込まれた電極下部と、前記絶縁膜の上面から突き出た電極上部とを有するコンタクト電極を形成する工程と、
    前記電極上部の少なくとも表面部にシリサイドを形成する工程とを備えている固体撮像素子の製造方法。
  12. 請求項１１に記載の固体撮像素子の製造方法において、
    前記ボロン含有ポリシリコンを形成するための前記熱処理を行う温度は、６５０℃以上かつ７５０℃以下である。
  13. 請求項１１又は１２に記載の固体撮像素子の製造方法において、
    前記ボロン含有ポリシリコンを形成するための前記熱処理には、バッチ式の熱処理装置が用いられる。
  14. 請求項１１〜１３のうちいずれか１項に記載の固体撮像素子の製造方法において、
    前記不純物領域は、電荷蓄積部である。
  15. 請求項１１〜１４のうちいずれか１項に記載の固体撮像素子の製造方法において、
    前記シリサイドの形成後に、前記電極上部に接合する金属コンタクトを形成する工程をさらに備える。
  16. 請求項１１〜１５のうちいずれか１項に記載の固体撮像素子の製造方法において、
    前記アモルファスシリコンのボロン濃度は、３ａｔｏｍｉｃ％以上且つ５ａｔｏｍｉｃ％以下である。
  17. 請求項１１〜１６のうちいずれか１項に記載の固体撮像素子の製造方法において、
    前記アモルファスシリコンのボロン濃度は、１．５×１０21ａｔｏｍｓ／ｃｍ3以上且つ２．５×１０21ａｔｏｍｓ／ｃｍ3以下である。
JP2014522379A 2012-06-27 2013-04-22 固体撮像素子及びその製造方法 Pending JPWO2014002353A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012143970 2012-06-27
JP2012143970 2012-06-27
PCT/JP2013/002700 WO2014002353A1 (ja) 2012-06-27 2013-04-22 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2014002353A1 true JPWO2014002353A1 (ja) 2016-05-30

Family

ID=49782558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014522379A Pending JPWO2014002353A1 (ja) 2012-06-27 2013-04-22 固体撮像素子及びその製造方法

Country Status (3)

Country Link
US (1) US20150054113A1 (ja)
JP (1) JPWO2014002353A1 (ja)
WO (1) WO2014002353A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304283B2 (en) * 2014-05-22 2016-04-05 Texas Instruments Incorporated Bond-pad integration scheme for improved moisture barrier and electrical contact
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
US9620150B2 (en) * 2014-11-11 2017-04-11 Seagate Technology Llc Devices including an amorphous gas barrier layer
US9552833B2 (en) * 2014-11-11 2017-01-24 Seagate Technology Llc Devices including a multilayer gas barrier layer
JP2017136241A (ja) * 2016-02-04 2017-08-10 株式会社ブイ・テクノロジー Ｘ線撮像素子の製造方法
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP6689936B2 (ja) * 2018-10-15 2020-04-28 パナソニック株式会社 撮像装置の製造方法
US11562773B2 (en) * 2019-09-27 2023-01-24 Micron Technology, Inc. Metal-containing structures, and methods of treating metal-containing material to increase grain size and/or reduce contaminant concentration
CN111987117A (zh) * 2020-09-01 2020-11-24 中国电子科技集团公司第四十四研究所 Ccd图像传感器的输出节点结构及其制作工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329332B2 (ja) * 1990-08-31 2002-09-30 ソニー株式会社 半導体装置の製法
JPH04150017A (ja) * 1990-10-12 1992-05-22 Toshiba Corp 半導体装置の製造方法
JP3181357B2 (ja) * 1991-08-19 2001-07-03 株式会社東芝 半導体薄膜の形成方法および半導体装置の製造方法
JPH05109649A (ja) * 1991-10-15 1993-04-30 Nec Corp 半導体装置の製造方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
JP2679647B2 (ja) * 1994-09-28 1997-11-19 日本電気株式会社 半導体装置
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP5259189B2 (ja) * 2005-10-03 2013-08-07 シャープ株式会社 シリコン系薄膜光電変換装置の製造方法
JP5380305B2 (ja) * 2007-01-18 2014-01-08 株式会社テラセミコン 半導体素子の製造方法
KR100942961B1 (ko) * 2007-10-24 2010-02-17 주식회사 하이닉스반도체 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP2013065604A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014002353A1 (ja) 2014-01-03
US20150054113A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
WO2014002353A1 (ja) 固体撮像素子及びその製造方法
US11545513B2 (en) Image sensor having improved full well capacity and related method of formation
JP5558916B2 (ja) 光電変換装置の製造方法
TWI435443B (zh) 固態攝像裝置及其製造方法
US9202842B2 (en) Method for manufacturing photoelectric conversion device
JP2008300446A (ja) 固体撮像素子、固体撮像素子の製造方法及び撮像装置
JP6305030B2 (ja) 光電変換装置の製造方法
JP2013084753A (ja) 半導体装置の製造方法
US20230343883A1 (en) Full well capacity for image sensor
EP3407392A1 (en) Light receiving element, method for manufacturing light receiving element, image pickup element, and electronic apparatus
JP7076971B2 (ja) 撮像装置およびその製造方法ならびに機器
US7795069B2 (en) Image sensor and method for manufacturing the same
US11721774B2 (en) Full well capacity for image sensor
JP2011204916A (ja) 固体撮像装置およびその製造方法
US20130234214A1 (en) Solid-state imaging device and method of manufacturing the same
KR100885494B1 (ko) 커패시터를 갖는 이미지 소자의 제조방법 및 그에 의해제조된 이미지 소자
JP5890863B2 (ja) 光電変換装置の製造方法
JP2004335804A (ja) 固体撮像素子およびその製造方法
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
JP4225836B2 (ja) 固体撮像素子の製造方法
JP2014127514A (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
WO2013018308A1 (ja) 固体撮像装置の製造方法
KR100670539B1 (ko) 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법
JP2004335800A (ja) 固体撮像素子の製造方法
JP2001189286A (ja) 固体撮像素子及びその製造方法