JP4225836B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4225836B2 JP4225836B2 JP2003155396A JP2003155396A JP4225836B2 JP 4225836 B2 JP4225836 B2 JP 4225836B2 JP 2003155396 A JP2003155396 A JP 2003155396A JP 2003155396 A JP2003155396 A JP 2003155396A JP 4225836 B2 JP4225836 B2 JP 4225836B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- opening
- resist
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子の製造方法にかかり、特に単層電極CCD(電荷転送素子)構造をもつ固体撮像素子の形成に関する。
【0002】
【従来の技術】
エリアセンサ等に用いられるCCDを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【0003】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【0004】
従来、単層構造の電荷転送電極を用いた固体撮像素子では、2層構造の電荷転送電極を用いる場合に比べて、電極間でのオーバラップ部分がなくなり、いわゆるオーバラップレスによる転送効率の低下を補うため、電極形成後に、その電極をマスクとして電極間のギャップ(開口)にイオン注入(I/I)処理を行っている。このときフォトダイオード部についてはレジストで被覆されているが、電荷転送電極形成部ではこのレジストは開口しており、実際は電極をマスクとしてイオン注入を行うことになる(特許文献1参照)。
このように、電極をマスクとしてイオン注入を行っているため、イオンの突き抜けを防ぎ得るような電極の厚さあるいは材料を用いる必要があり、電極材料あるいは厚さに制限があった。
【0005】
また、特許文献2では、電極パターンを形成した後、さらにレジストパターンを形成し、このレジストパターンをマスクとしてイオン注入を行う技術が提案されている。
この構造ではレジストパターンをマスクとして用いているため、電極材料あるいは厚さに依存することなくイオン注入の突き抜けを防止することはできる。しかしながら、電極間の狭いギャップの形成を電極の側壁に形成したサイドウォールで補っているため、工程が複雑でギャップ幅の制御性が悪いという問題があった。
【0006】
【特許文献1】
特開平11−168206号公報(図10、[0092]、[0096])
【特許文献2】
特開平9−64333号公報(図8、[0004])
【0007】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、電極間領域へのイオン注入を効率よく、高精度に実現することができず、高精度に狭ギャップ化を行うことが困難であり、高速かつ高精度の電荷転送特性を得ることが出来ないという問題があった。また、サイドウォールを用いた狭ギャップの形成は、ばらつきが生じ易く、高精度化が困難であるという問題があった。
【0008】
本発明は前記実情に鑑みてなされたもので、狭ギャップ化が可能で、高速かつ高精度の電荷転送特性を有する単層構造の電荷転送電極を用いた固体撮像素子を生産性よく形成することを目的とする。
特に、転送効率の向上をはかるための電極間領域へのイオン注入を効率よく、高精度に実現することを目的とする。
【0009】
【課題を解決するための手段】
そこで本発明では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された、半導体基板表面に、シリコン系導電性膜を形成する工程と、前記シリコン系導電性膜上にレジスト膜を形成する工程と、フォトリソグラフィにより前記レジスト膜をパターニングし、電極間領域に相当するレジスト膜を除去し、第1の開口を形成する工程と、前記第1の開口に有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記第1の開口のサイズを縮小し、微細開口を形成する工程と、前記微細開口を形成したレジスト膜をマスクとして、前記シリコン系導電性膜をエッチングし、電極を形成する工程と、前記レジスト膜をマスクとして、電極間領域に露呈する前記半導体基板表面にイオン注入を行う工程と、前記電極間領域に絶縁膜を充填し、電極間絶縁膜を形成する工程と、を含み、前記光電変換部を形成する工程が、前記電極間絶縁膜を形成する工程後に、前記半導体基板表面をレジストで被覆し、光電変換形成領域のレジストに第2の開口を形成する工程と、前記第2の開口を形成したレジストをマスクとして前記シリコン系導電性膜をエッチング除去する工程と、前記第2の開口を形成したレジストをマスクとしてイオン注入を行う工程とを含むことを特徴とする。
【0010】
かかる構成によれば、フォトリソグラフィによりレジスト膜に開口を形成した後、有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記開口のサイズを縮小することにより、解像限界を超えた微細幅の微細開口を形成することができる。また、このレジスト膜をマスクとしてエッチングを行うことにより、高い寸法精度で微細間隙をもつ電荷転送電極を形成することが可能となる。またこの熱硬化層は、レジスト中の酸成分で塗布された有機材料が熱硬化する点に着目してなされたもので、この幅を高精度に制御することが可能となる。また、光電変換特性が高精度に制御された固体撮像素子を形成することが可能となる。さらに、レジストをマスクとして光電変換部形成領域の前記シリコン系導電性膜をパターニングした後、このレジストをそのまま残して、これをマスクとして、イオン注入を行うようにしているため、工数が低減され、微細で位置ずれもなく高精度に寸法制御のなされた光電変換素子を形成することができる。
【0011】
そしてさらに、この方法では、電極をマスクとしてイオン注入を行うのではなく、電極のパターニングに用いたレジスト膜をマスクとして微細開口に露呈する半導体基板表面にイオン注入を行うことができるため、電極材料の膜厚や材料を、イオン注入のマスクとして使用可能かどうかの判断で形成する必要がない。従って電極の選択に自由度が得られ、製造が容易となる上、特性の向上のみを考慮して電極材料を選択することができる。
【0012】
また、前記第1の開口を形成する工程は、開口幅0.2〜0.5μmの開口を形成する工程である。
【0013】
本発明は、電極間領域が微細である場合に、作業性よく高精度の固体撮像素子を形成することができ、特に有効である。開口幅を上記範囲に選び、この開口幅を縮減することによって従来得ることのできなかった0.1μm以下の開口幅を効率よくかつ再現性よく得ることができる。
【0014】
また、前記微細開口は、前記第1の開口を0.05〜0.20μmに縮減することによって形成されることにより、解像限界を超えた微細ギャップ(微細開口)幅が形成でき、高精度で信頼性の高い固体撮像素子を提供することができる。このように微細幅のギャップを形成する場合には、従来の方法では形成不可能であるが、この方法によれば容易に微細化に対応可能である。
【0015】
望ましくは、前記微細開口を形成する工程は、前記レジスト膜の酸成分によって前記有機材料を熱硬化させ、前記第1の開口の側壁にレジスト膜を形成する工程であることにより、高精度に幅の制御が可能となる。
また、前記レジスト膜を形成する工程は、膜厚0.5〜1.4μm程度となるように形成することにより、高精度で信頼性の高い固体撮像素子を形成することができる。
【0016】
さらに、前記第1の開口を形成する工程では、電極間のギャップのみを開口することにより、電極間ギャップへのイオン注入に際し、光電変換部に不純物が注入されて不純物濃度を制御するのが困難となるのを防止することができる。
【0020】
望ましくは、前記電極間絶縁膜を形成する工程は、CVD法により絶縁膜を形成する工程を含むことにより、電極間距離が小さくても絶縁耐圧に優れた半導体装置を形成することが可能となる。
【0023】
さらに、電極形成のためのマスクとしてのレジスト膜の形成に先だち、酸化シリコン膜と窒化シリコン膜の2層膜を形成しておき、これをマスクとしてシリコン系導電性膜をパターニングするようにしてもよい。窒化シリコン膜を用いることにより、シリコン系導電性膜とのエッチング選択比を十分にとることができる。
【0024】
また、前記電極上に金属膜を形成する工程とを含むことにより、電極の低抵抗化をはかることができ、高速駆動が可能となる。
【0025】
また、熱処理により前記電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することにより、電極の更なる低抵抗化をはかることができる上、短絡不良もなく、信頼性の高い固体撮像素子電極を形成することが可能となる。
【0026】
また、シリコン系導電性膜は電極間絶縁膜の上縁よりも十分に低い位置までエッチングしておくことにより、シリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【0027】
また、シリサイド化後、シリサイド化されなかった金属膜をエッチング除去することにより、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【0028】
また、シリコン系導電性膜を形成する工程は、多結晶シリコン膜を成膜する工程と、成膜のなされた多結晶シリコン膜に不純物を添加する工程とを含むことを特徴とする。
【0029】
また、シリコン系導電性膜を形成する工程は、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むことを特徴とする。これにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【0030】
また、上記金属シリサイド膜としては、チタンシリサイドを用いるようにすれば、より低抵抗化をはかることが可能となる。
【0031】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【0032】
また、金属シリサイド膜としては、ニッケル、パラジウム、プラチナ、タンタルのシリサイドとしてもよい。
【0033】
加えて、金属シリサイド層の上部にチタン、コバルト、ニッケル、パラジウム、プラチナ、タンタルあるいはこれらの窒化物、合金、化合物、複合物を付加するようにし、下層の凝集による高抵抗化を防止することも可能である。
【0034】
さらにまた、周辺回路領域など、シリサイドを形成しない領域は金属膜の形成に先立ちレジストで被覆保護しておくようにすればよい。
【0035】
またこの金属膜を選択的に除去した後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【0036】
なおこのシリサイド化のための熱処理は、窒素雰囲気中で690から800℃に加熱するのがよい。
【0037】
また、シリサイド化されずに残った金属膜を除去した後、800℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
このように、690から800℃程度の低温下でシリサイド化し、800℃以上で加熱することにより、低抵抗で短絡不良のおそれのない電荷転送電極を形成することができる。690℃に満たないと,十分にシリサイド化できず、800℃を越えると凝集が生じ、かえって抵抗が上昇するという不都合がある。
【0038】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
図1乃至図3に、本発明の第1の実施の形態の固体撮像素子の製造方法を示す。
【0039】
この固体撮像素子の製造方法は、図1乃至3にその電極形成工程を示すように、フォトリソグラフィによりレジスト膜に開口を形成した後、有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記開口のサイズを縮小し、微細開口を形成することにより、解像限界を超えた微細幅の微細開口を形成し、このレジスト膜をマスクとしてエッチングを行うことにより、高精度の寸法精度で微細間隙をもつ電荷転送電極を形成するとともに、このレジスト膜をマスクとして電荷転送領域のイオン注入を行うようにしたものである。またこの熱硬化層は、レジスト中の酸成分で塗布された有機材料が熱硬化することによって、自己整合的に形成されるものである。
【0040】
なおここで、半導体基板1としては低効率5.0〜9.5Ωcmのn型シリコン基板を用い、ゲート酸化膜は、酸化シリコン膜2aと窒化シリコン膜2bと酸化シリコン膜2cとの3層構造膜で構成される。
【0041】
なお、図4および図5に全体の概要説明図を示すように、シリコン基板1には、複数のフォトダイオード30が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部40が、フォトダイオード30の間に蛇行形状を呈するように形成される。
【0042】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル31は、図4では図示していないが、電荷転送部40が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【0043】
なお、図4においては、電極間絶縁膜3の内、フォトダイオード領域と電荷転送部40との境界近傍に形成されるものの記載を省略してある。
【0044】
図5に示すように、シリコン基板1内には、フォトダイオード30、電荷転送チャネル31、チャネルストップ領域32、電荷読み出し領域33が形成され、シリコン基板1表面には、ゲート酸化膜2が形成される。ゲート酸化膜2表面には、酸化シリコン膜からなる電極間絶縁膜6と電荷転送電極(電極3)が形成される。
【0045】
電荷転送部40は、上述したとおりであるが、図5に示すように、電荷転送部40の電荷転送電極上面には層間絶縁膜70が形成される。71は遮光膜、72はP−TEOSからなる絶縁膜、74はBPSG膜からなる平坦化層である。
【0046】
固体撮像素子の上方には、フォトダイオード30部分を除いて遮光膜71が設けられ、さらにカラーフィルタ50、マイクロレンズ60が設けられる。また、カラーフィルタ50とマイクロレンズ60との間は、絶縁性の透明樹脂等からなる平坦化層61が充填される。電荷転送部40および電極間絶縁膜6を除いて通例のものと同様であるので説明を省略する。また、図4では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【0047】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、n型のシリコン基板1表面に、膜厚15nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
【0048】
続いて、図1(a)に示すように、このゲート酸化膜2上に、SiH4を反応性ガスとして用いた減圧CVD法により、膜厚0.4μmの第1層多結晶シリコン膜を形成する。このときの基板温度は600〜700℃とする。この後POCl3とN2とO2との混合ガス雰囲気中で900℃の熱処理を行い多結晶シリコン膜3をドーピングする(リン酸処理)。
【0049】
続いて、そしてこの上層にポジレジストを厚さ0.5〜1.4μmとなるように塗布する。
【0050】
そして、図1(b)に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、開口幅g1=0.2μmのレジストパターンR1を形成する。
【0051】
この後、図1(c)に示すように、有機材料であるRELACS上層膜(商標名AZ−R200と)を形成し、75〜120℃の熱処理を行い、ホールパターン縮小プロセス(RELACS)により、狭ギャップ形成膜REを形成し、開口幅g2=0.10μmとなるようにする。
【0052】
この後、図1(d)に示すように、この狭ギャップ形成膜REを付加してなるレジストパターンR1をマスクとして、HBrとO2との混合ガスを用いた反応性イオンエッチングにより、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして多結晶シリコン膜3を選択的にエッチング除去し、電極を形成する。ここでは高密度プラズマなどのエッチング装置を用いるのが望ましい。
【0053】
続いて、このレジストパターンR1および狭ギャップ形成膜REをマスクとして、転送効率を補うためのイオン注入を行う。ここではボロンを20〜100KeV、1×1010〜1×1013/cm2でイオン注入する。
そして、アッシングによりレジストパターンR1および狭ギャップ形成膜REを除去する(図2(a))。
こののち、減圧CVD法により、電極のパターンの表面に膜厚80nmの酸化シリコン膜からなる電極間絶縁膜6を形成する(図2(b))。
【0054】
次にレジストを塗布し、フォトリソグラフィにより光電変換部であるフォトダイオード形成領域に開口を有するレジストパターンR2を形成する(図2(c))。
【0055】
そしてこのレジストパターンR2をマスクとして、HBrとO2との混合ガスを用いた反応性イオンエッチングにより、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして多結晶シリコン膜3を選択的にエッチング除去し、フォトダイオード形成領域を開口する。(図2(d))。
【0056】
次に、図3(a)に示すように、このレジストパターンR2をそのまま残し、これをマスクとしてフォトダイオードのpn接合を形成するためのイオン注入を行い、図3(b)に示すように、基板1との間にpn接合を形成する拡散領域4を形成する。このpn接合によって光電変換部が形成される。
そして図3(c)に示すように、電極3の側壁酸化を行い、電極3の側壁にも酸化シリコン膜を形成する。
この後図3(d)に示すように、窒化シリコン膜2bをエッチング除去し、単層電極構造の固体撮像素子が形成される。
なおこの電極間絶縁膜6の幅は、レジストパターンR1の開口にRELACS技術を用いて付加した微細幅の開口により、解像限界を超えて電極間領域を小さくした単層構造の電極を形成することができ、またこのレジストパターンR1をマスクとしてイオン注入を行うようにしているため、位置ずれもなく、高精度のイオン注入を行うことができる。
この酸化シリコン膜は減圧CVD法によって形成したが、熱酸化膜あるいは熱酸化膜とCVD法によって形成した酸化シリコン膜との積層構造体でもよい。
【0057】
そしてこの上層に遮光膜71、膜厚100nmのP−TEOS膜72を形成した後、膜厚700nmのBPSG膜73を形成し、850℃でリフローし平坦化する。このようにして絶縁膜70を得る。この後、カラーフィルタ50、平坦化層61、マイクロレンズ60などを形成して、図4および5に示すような固体撮像素子を得る。
【0058】
かかる構成によれば、高い寸法精度で微細間隙をもつ電荷転送電極を形成することができ、高感度で信頼性の高い固体撮像素子を提供することが可能となる。
【0059】
また、図2(b)に示した電極間絶縁膜6の形成は、CVD法によって形成したが、熱酸化によって表面に緻密な酸化膜を形成した後CVD法によって形成してもよい。
さらにまた、耐圧向上のために遮光膜71の形成に先立ち、電極間絶縁膜6の上層および基板表面を覆うようにCVD法による酸化シリコン膜を追加形成しても良い。
【0060】
(第2の実施の形態)
なお、この電極の上層にチタン膜などの金属膜を形成しても良い。ここでチタン膜などの金属膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【0061】
すなわち、図3(c)に示したように電極間絶縁膜6で囲まれた電極を形成した後、まず図6(a)に示すように、光電変換部の表面をレジストパターンR3で被覆する。
そして、図6(b)に示すように、異方性エッチングにより平坦部の酸化シリコン膜をエッチング除去し、電極間絶縁膜6の上端よりも電極表面が低くなるようにする。
続いて、スパッタリングによりチタン薄膜を形成したのち650〜760℃90秒のRTA(急速熱処理)を行い、電極の多結晶シリコン膜とチタン膜との界面に同時にチタンシリサイドを形成する。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は760℃が最適である。
【0062】
ここでp+多結晶シリコンに比べ、シリサイド化反応が遅いn+多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して760℃又はそれ以上の温度で加熱することができる。
【0063】
このとき多結晶シリコンとチタンとの反応は電極上でのみ起こり電極間絶縁膜で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。
【0064】
この後、アンモニアと過酸化水素水の混合液を用いたSC−1処理を行い、未反応のチタン膜を除去し、800℃90秒のアニール工程を経てチタンシリサイドの低抵抗化をはかり、図6(c)に示すように、ドープト多結晶シリコン膜3とこれらの上層に形成されたチタンシリサイド8との2層構造の電荷転送電極が形成される。
【0065】
この方法によれば、電荷転送電極を構成する多結晶シリコン膜の側壁に側壁絶縁膜を形成し、この側壁絶縁膜から露呈する多結晶シリコン膜の表面にチタンシリサイド膜を形成しているため、低抵抗の電荷転送電極を得ることができる。また側壁絶縁膜の存在により耐圧不良や短絡が生じることはない。従って微細で信頼性の高い固体撮像素子を得ることが可能となる。
【0066】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【0067】
また前記実施の形態では、シリコン系導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。
【0068】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、フォトリソグラフィにより形成されたレジスト膜の開口に、有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成して、前記開口のサイズを縮小し、解像限界を超えた微細開口を形成して、このレジスト膜をマスクとしてエッチングを行うことにより、高精度の寸法精度で微細間隙をもつ電荷転送電極を形成するとともに、このレジスト膜をマスクとして電荷転送領域のイオン注入を行うことにより、高精度で信頼性の高い電荷転送素子を微細ピッチで作業性良く形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図2】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図3】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図4】本発明の実施の形態の固体撮像素子を示す平面図である。
【図5】本発明の実施の形態の固体撮像素子を示す断面概要図である。
【図6】本発明の第2の実施の形態の固体撮像素子の製造工程の一部を示す図である。
【符号の説明】
1 シリコン基板
2 ゲート酸化膜
3 電荷転送電極(多結晶シリコン膜)
6 電極間絶縁膜
8 チタンシリサイド膜
30 フォトダイオード部
40 電荷転送部
50 カラーフィルタ
60 マイクロレンズ
70 絶縁膜
Claims (8)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
ゲート酸化膜の形成された、半導体基板表面に、シリコン系導電性膜を形成する工程と、
前記シリコン系導電性膜上にレジスト膜を形成する工程と、
フォトリソグラフィにより前記レジスト膜をパターニングし、電極間領域に相当するレジスト膜を除去し、第1の開口を形成する工程と、
前記第1の開口に有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記第1の開口のサイズを縮小し、微細開口を形成する工程と、
前記微細開口を形成したレジスト膜をマスクとして、前記シリコン系導電性膜をエッチングし、電極を形成する工程と、
前記レジスト膜をマスクとして、電極間領域に露呈する前記半導体基板表面にイオン注入を行う工程と、
前記電極間領域に絶縁膜を充填し、電極間絶縁膜を形成する工程と、を含み、
前記光電変換部を形成する工程が、
前記電極間絶縁膜を形成する工程後に、前記半導体基板表面をレジストで被覆し、光電変換形成領域のレジストに第2の開口を形成する工程と、
前記第2の開口を形成したレジストをマスクとして前記シリコン系導電性膜をエッチング除去する工程と、
前記第2の開口を形成したレジストをマスクとしてイオン注入を行う工程とを含むことを特徴とする固体撮像素子の製造方法。 - 前記第1の開口を形成する工程は、開口幅0.2〜0.5μmの開口を形成する工程であることを特徴とする請求項1に記載の固体撮像素子の製造方法。
- 前記微細開口を形成する工程は、前記第1の開口を開口幅0.05〜0.20μmとなるように縮減する工程であることを特徴とする請求項2に記載の固体撮像素子の製造方法。
- 前記微細開口を形成する工程は、前記レジスト膜の酸成分によって前記有機材料を熱硬化させ、前記第1の開口の側壁にレジスト膜を形成し、前記第1の開口を縮減する工程であることを特徴とする請求項1乃至3のいずれかに記載の固体撮像素子の製造方法。
- 前記レジスト膜を形成する工程は、膜厚0.5〜1.4μm程度となるようにレジストを形成する工程であることを特徴とする請求項1乃至4のいずれかに記載の固体撮像素子の製造方法。
- 前記第1の開口を形成する工程は、電極間のギャップのみを開口する工程であることを特徴とする請求項1乃至5のいずれかに記載の固体撮像素子の製造方法。
- 前記電極間絶縁膜を形成する工程は、CVD法により絶縁膜を形成する工程を含むことを特徴とする請求項1に記載の固体撮像素子の製造方法。
- 前記光電変換部を形成する工程におけるイオン注入を行う工程は、pn接合を形成する工程を含むことを特徴とする請求項1乃至7のいずれかに記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155396A JP4225836B2 (ja) | 2003-05-30 | 2003-05-30 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155396A JP4225836B2 (ja) | 2003-05-30 | 2003-05-30 | 固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004356572A JP2004356572A (ja) | 2004-12-16 |
JP4225836B2 true JP4225836B2 (ja) | 2009-02-18 |
Family
ID=34049778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003155396A Expired - Fee Related JP4225836B2 (ja) | 2003-05-30 | 2003-05-30 | 固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4225836B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4957241B2 (ja) * | 2006-12-28 | 2012-06-20 | Jsr株式会社 | レジストパターン縮小化材料および微細レジストパターン形成方法 |
KR20120007305A (ko) | 2010-07-14 | 2012-01-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101902402B1 (ko) | 2012-04-05 | 2018-09-28 | 삼성전자 주식회사 | 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
-
2003
- 2003-05-30 JP JP2003155396A patent/JP4225836B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004356572A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5963449B2 (ja) | 光電変換装置の製造方法 | |
JP2006165568A (ja) | Cmosイメージセンサ及びその形成方法 | |
TWI613816B (zh) | 半導體裝置及其製造方法 | |
JPH11330448A (ja) | 固体撮像装置及びその製造方法 | |
US7348204B2 (en) | Method of fabricating solid state imaging device including filling interelectrode spacings | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
US6995349B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
JP3737466B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2007184586A (ja) | Cmosイメージセンサの製造方法 | |
JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 | |
JP2011151139A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
JP2006186180A (ja) | 半導体装置およびその製造方法 | |
JP4443894B2 (ja) | 固体撮像素子の製造方法 | |
JP2004103616A (ja) | 固体撮像素子およびその製造方法 | |
JP2005286316A (ja) | 固体撮像装置の製造方法 | |
JP2006253480A (ja) | 固体撮像素子およびその製造方法 | |
KR100649000B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
JP2004119794A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |