JP4500508B2 - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP4500508B2 JP4500508B2 JP2003141965A JP2003141965A JP4500508B2 JP 4500508 B2 JP4500508 B2 JP 4500508B2 JP 2003141965 A JP2003141965 A JP 2003141965A JP 2003141965 A JP2003141965 A JP 2003141965A JP 4500508 B2 JP4500508 B2 JP 4500508B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- solid
- charge transfer
- forming
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法にかかり、特に単層電極CCD(電荷結合素子)構造の固体撮像素子に関する。
【0002】
【従来の技術】
エリアセンサ等に用いられるCCDを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【0003】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでいるが、画素数の増加に伴い信号電荷の高速転送、すなわち電荷転送電極の高速パルスによる駆動が必要となるため、電荷転送電極の低抵抗化が求められている。また、ブローニーサイズとなるなど大型化も進められており、電荷転送時に高い転送効率を維持することが困難になっている。
【0004】
従来、単層構造の電荷転送電極を用いた固体撮像素子では、微細化が進む一方であり、微細な電極間のギャップをパターニングする場合、光近接効果の影響即ち、電極間の分離パターン縮小によるショートが現われるようになるため、光近接効果補正(OPC:Optical Proximity Correction)が必要になってくる。
【0005】
そこで、電極間分離用の電極間絶縁膜を形成するためのギャップGのパターンを、光近接効果補正を用いたレジストパターンで形成すると、図10(a)に模式図を示すように、フォトダイオード領域30にギャップGがはみ出し(はみ出し部S1)、フォトダイオード領域30に絶縁物の壁が残留し、受光面積が狭められ感度低下や光学特性に悪影響を及ぼすという問題があった。
【0006】
また、はみ出し部S2を、図10(b)に模式図を示すように、ハンマーヘッド状に形成する方法も提案されている(参考文献1)。この方法では、ハンマーヘッド状の部分が比較的幅広のパターンとなるため、光近接効果の影響は受けずにすむことが多い。しかしながら、この方法でも、フォトダイオード領域30にギャップGがはみ出し(はみ出し部S2)を形成している点は変わらず、かえって、フォトダイオード領域30へのはみ出し部S2はより大面積になる。従って、図11(a)乃至(c)、図12(a)乃至(c)を参照しつつ後述するように、絶縁物の壁dが残留し、受光面積が狭められ感度低下や光学特性に悪影響を及ぼすという点は依然として変わらなかった。
【0007】
【特許文献1】
特開2001−230250号公報
【0008】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、微細化に伴う光近接効果により、高精度に狭ギャップ化を行うことが困難であり、フォトダイオード領域への電極間絶縁膜のはみ出しを防止することができなかった。
【0009】
本発明は、前記実情に鑑みてなされたもので、微細化に伴うフォトダイオード領域の面積のばらつきを防止し、高精度で信頼性の高い固体撮像素子を提供することを目的とする。
【0010】
【課題を解決するための手段】
そこで本発明では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子であって、前記電荷転送電極が電極間絶縁膜によって分離されており、前記電極間絶縁膜は、前記光電変換部との境界領域で、前記光電変換部の端縁に沿って前記端縁の途中まで伸長する伸長部を具備してなることを特徴とする。
【0011】
かかる構成によれば、製造時に光近接効果による露光の劣化の影響により電極間がショートしたりすることなく微細化に有利な単層構造の電荷転送電極を形成することが可能となる。
また、光電変換部の端縁に沿って伸長部を形成しているため、電極間分離領域(壁)が光電変換部を遮ることなく形成できるため、感度の低下や光学特性に悪影響を及ぼすことなく微細化に有利な単層電極の形成を可能にする。
なお、伸長部は読み出し領域を避けて形成するのが望ましい。
【0012】
上記固体撮像素子において、前記伸長部は前記光電変換部の端縁に沿って前記電極間絶縁膜の伸長方向に対して所望の角度をなすように形成されるのが望ましい。
光電変換部の角部で、特に光近接効果の影響を受けやすいが、この角部から光電変換部の端縁に沿って伸長部を形成することにより、特に確実に短絡のない電荷転送電極を形成することが可能となる。
なお、この伸長部は、光電変換部と電荷転送部との接続部を避けて形成する必要がある。
【0013】
また、上記固体撮像素子において、前記伸長部は前記光電変換部の2つの端縁に沿って所定の角度をなすように2方向に向けて形成されるのが望ましい。
かかる構成により、2方に伸長する分だけ1つの伸長部を縮減することができ、光電変換部と電荷転送部との配線接続の自由度が増大する。
【0014】
さらに、上記固体撮像素子において、前記電極間絶縁膜は、幅0.2μm以下である。
電極間絶縁膜が狭いと光近接効果による補正が必要になり、対策をほどこさねばならなくなるが、かかる構成によれば、短絡、感度低下、光学特性の劣化を生じることもなく、形成可能である。
【0015】
また本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送するように電極間絶縁膜で分離された単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された半導体基板表面に、導電性膜を形成する工程と、前記導電性膜上に、フォトリソグラフィによりレジストのパターンを形成する工程と、前記レジストのパターンをマスクとして前記導電性膜をエッチング除去し電極間分離領域を形成する工程と、前記電極間分離領域内に絶縁膜を充填して前記電極間絶縁膜を形成する工程とを含み、前記レジストのパターンを形成する工程では、前記電極間分離領域が、前記光電変換部との境界領域で前記境界領域から前記光電変換部の端縁に沿って前記端縁の途中まで伸長する伸長部を具備するように前記パターンを形成することを特徴とする。
【0016】
かかる構成によれば、製造時に光近接効果による露光の劣化の影響により電極間がショートしたりすることなく微細化に有利な単層構造の電荷転送電極をもつ固体撮像素子を歩留まり良く形成することが可能となる。
【0017】
また、光電変換部の端縁に沿って伸長部を形成しているため、電極間分離領域(壁)が光電変換部を遮ることなく形成できるため、感度の低下や光学特性に悪影響を及ぼすことがなく微細化に有利な単層電極の形成が可能となる。
【0019】
かかる構成によれば、レジストパターンをわずかに変更するのみで光近接効果による短絡などの悪影響もなく、かつ光電変換部の感度低下や光学特性の劣化を招くことなく効率よい形成が可能となる。
【0020】
また、前記レジストのパターンを形成する工程は、前記レジストのパターンの上に有機材料を塗布し、前記レジストの酸成分によって前記有機材料を熱硬化させることで、前記レジストのパターンの開口の側壁に熱硬化層を形成して前記開口を縮減する工程を含む。
【0021】
かかる構成によれば、フォトリソグラフィによりレジスト膜に開口を形成した後、有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記開口のサイズを縮小することにより、解像限界を超えた微細幅の微細開口を形成することができる。また、このレジスト膜をマスクとしてエッチングを行うことにより、高い寸法精度で微細間隙をもつ電荷転送電極を形成することが可能となる。またこの熱硬化層は、レジスト中の酸成分で塗布された有機材料が熱硬化する点に着目してなされたもので、この幅を高精度に制御することが可能となる。
【0022】
そしてさらに、この方法では、電極をマスクとしてイオン注入を行うのではなく、電極のパターニングに用いたレジスト膜をマスクとして微細開口に露呈する半導体基板表面にイオン注入を行うことができるため、電極材料の膜厚や材料を、イオン注入のマスクとして使用可能かどうかの判断で形成する必要がない。従って電極の選択に自由度が得られ、製造が容易となる上、特性の向上のみを考慮して電極材料を選択することができるという効果も奏功する。
【0023】
また、前記開口を形成する工程は、開口幅0.2〜0.5μmの開口を形成する工程である。
【0024】
本発明は、電極間領域が微細である場合に、作業性よく高精度の固体撮像素子を形成することができ、特に有効である。開口幅を上記範囲に選び、この開口幅をホールパターン縮小プロセス(RELACS)などにより縮減することによって従来得ることのできなかった0.1μm以下の開口幅を効率よくかつ再現性よく得ることができる。
【0025】
また、前記微細開口は、レジスト膜の開口を0.05〜0.20μmに縮減することによって形成されることにより、解像限界を超えた微細ギャップ(微細開口)幅が形成でき、高精度で信頼性の高い固体撮像素子を提供することができる。このように微細幅のギャップを形成する場合には、従来の方法では形成不可能であるが、この方法によれば容易に微細化に対応可能である。
【0026】
望ましくは、前記微細開口を形成する工程は、前記レジスト膜の酸成分によって前記有機材料を熱硬化させ、前記開口の側壁にレジスト膜を形成する工程であることにより、高精度に幅の制御が可能となる。
【0027】
さらに、前記開口を形成する工程では、電極間のギャップのみを開口することにより、光電変換部と電荷転送部とを別工程で形成するため、電極間ギャップへのイオン注入に際し、光電変換部に不純物が注入されて不純物濃度を制御するのが困難となるのを防止することができる。
【0028】
さらに、前記光電変換部を形成する工程は、前記電荷転送電極の形成後、前記電荷転送部表面をレジストで被覆し、前記半導体基板にイオン注入することによってpn接合を形成する工程を含むことにより、光電変換特性が高精度に制御された固体撮像素子を形成することが可能となる。
【0029】
また、前記電荷転送部に注入されたイオンの注入後のドライブイン熱処理を、光電変換部のpn接合形成のための熱処理と同時に実行することにより、位置ずれもなく、高精度で信頼性の高い熱処理が可能となる。
【0030】
望ましくは、前記電極間絶縁膜の形成工程は、前記開口にCVD法により絶縁膜を形成する工程を含むことにより、電極間距離が小さくても絶縁耐圧に優れた半導体装置を形成することが可能となる。
【0031】
望ましくは、前記光電変換部を形成する工程は、前記電荷転送電極の形成後、前記半導体基板表面に、光電変換部形成領域上に開口を有するレジストパターンを形成し、前記レジストパターンをマスクとして前記光電変換部形成領域上の前記導電性膜をエッチング除去する工程と、前記レジストパターンをマスクとして前記光電変換部形成領域にイオン注入を行う工程とを含むことを特徴とする。
【0032】
かかる構成によれば、レジストをマスクとして光電変換部形成領域の前記シリコン系導電性膜をパターニングした後、このレジストをそのまま残して、これをマスクとして、pn接合形成のためのイオン注入を行うようにしているため、工数が低減され、微細で位置ずれもなく高精度に寸法制御のなされた光電変換素子を形成することができる。
【0033】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
図1および図2は、本発明の第1の実施の形態の固体撮像素子を示す平面図およびそのA−A断面図である。また、図3乃至図6は同製造工程図である。
【0034】
この固体撮像素子は、図1および2に示すように、光電変換部30と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部40とを具備した固体撮像素子であって、前記電荷転送電極が電極間分離領域によって分離されており、前記電極間分離領域Gは、前記光電変換部30との境界領域で、前記光電変換部30の端縁に沿って伸長する伸長部Gaを具備してなることを特徴とする。
【0035】
この構成は、感度の低下や光学特性の低下を避けつつ、製造時に光近接効果による露光の劣化(露光光量の減少)の影響により電極間がショートしたりすることなく微細な単層構造の電荷転送電極を形成することを可能にするものである。
【0036】
この固体撮像素子の製造方法は、図3乃至図6に、その電極形成工程を示すように、多結晶シリコンの電極パターン形成工程において、電極間絶縁膜を形成するためのギャップをフォトリソグラフィで形成するに際し、レジストパターンの開口を、光電変換部形成領域と電荷転送部との境界で、光電変換部の端縁に沿って伸長させるようにしたことを特徴とするもので、他部については通常の方法である。
【0037】
ここでは、フォトリソグラフィによりレジスト膜に開口を形成した後、有機材料を塗布し、加熱処理により熱硬化を行うことにより、前記レジスト膜の表面に熱硬化層を形成し、前記開口のサイズを縮小し、微細開口を形成している。これにより、解像限界を超えた微細幅の微細開口の形成を可能にしている。そしてこのレジスト膜をマスクとしてエッチングを行うことにより、高精度の寸法精度で微細間隙をもつ電荷転送電極を形成する。さらに、このレジスト膜をマスクとして電荷転送領域のイオン注入を行う。ここでこの熱硬化層は、レジスト中の酸成分で塗布された有機材料が熱硬化することによって、自己整合的に形成されるものである。
【0038】
なおここで、半導体基板1としては低効率5.0〜9.5Ωcmのn型シリコン基板を用い、ゲート酸化膜2は、酸化シリコン膜2aと窒化シリコン膜2bと酸化シリコン膜2cとの3層構造膜で構成される。
【0039】
なお、図1に平面図、図7に全体断面概要図を示すように、シリコン基板1には、複数のフォトダイオード30が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部40が、フォトダイオード30の間に形成される。
【0040】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル31は、図1では図示していないが、電荷転送部40が延在する方向と交差する方向に形成される。
【0041】
なお、図1においては、電極間絶縁膜3の内、フォトダイオード領域と電荷転送部40との境界近傍に形成されるものの記載を省略してある。
【0042】
図7に示すように、シリコン基板1内には、フォトダイオード30、電荷転送チャネル31、チャネルストップ領域32、電荷読み出し領域33が形成され、シリコン基板1表面には、ゲート酸化膜2が形成される。ゲート酸化膜2表面には、酸化シリコン膜からなる電極間絶縁膜6と電荷転送電極(電極3)が形成される。
【0043】
電荷転送部40は、上述したとおりであるが、図7に示すように、電荷転送部40の電荷転送電極上面には層間絶縁膜70が形成される。71は遮光膜、72はP−TEOSからなる絶縁膜、74はBPSG膜からなる平坦化層である。
【0044】
固体撮像素子の上方には、フォトダイオード30部分を除いて遮光膜71が設けられ、さらにカラーフィルタ50、マイクロレンズ60が設けられる。また、カラーフィルタ50とマイクロレンズ60との間は、絶縁性の透明樹脂等からなる平坦化層61が充填される。電荷転送部40および電極間絶縁膜6を除いて通例のものと同様であるので説明を省略する。また、図1では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【0045】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、n型のシリコン基板1表面に、膜厚15nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
【0046】
続いて、図3(a)に示すように、このゲート酸化膜2上に、SiH4を反応性ガスとして用いた減圧CVD法により、膜厚0.4μmの第1層多結晶シリコン膜を形成する。このときの基板温度は600〜700℃とする。この後POCl3とN2とO2との混合ガス雰囲気中で900℃の熱処理を行い多結晶シリコン膜3をドーピングする(リン酸処理)。
【0047】
続いて、そしてこの上層にポジレジストを厚さ0.5〜1.4μmとなるように塗布する。
【0048】
そして、図3(b)に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、開口幅g1=0.2μmのレジストパターンR1を形成する。
【0049】
この後、図3(c)に示すように、有機材料であるRELACS上層膜(商標名AZ−R200と)を形成し、75〜120℃の熱処理を行い、RELACSにより、狭ギャップ形成膜REを形成し、開口幅g2=0.10μmとなるようにする。
【0050】
この後、図3(d)に示すように、この狭ギャップ形成膜REを付加してなるレジストパターンR1をマスクとして、HBrとO2との混合ガス(HBr/O2:60/2(ml/min))を用いた反応性イオンエッチングにより、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして多結晶シリコン膜3を選択的にエッチング除去し、電極を形成する。ここでは高密度プラズマエッチング装置などを用いるのが望ましい。
【0051】
続いて、このレジストパターンR1および狭ギャップ形成膜REをマスクとして、転送効率を補うためのイオン注入を行う。ここではボロンを20〜100KeV、1010〜1013/cm2でイオン注入する。
そして、アッシングによりレジストパターンR1および狭ギャップ形成膜REを除去する(図4(a))。
こののち、減圧CVD法により、電極のパターンの表面に膜厚80nmの酸化シリコン膜からなる電極間絶縁膜6を形成する(図4(b))。
【0052】
次にレジストを塗布し、フォトリソグラフィにより光電変換部であるフォトダイオード形成領域に開口を有するレジストパターンR2を形成する(図4(c))。
【0053】
そしてこのレジストパターンR2をマスクとして、HBrとO2との混合ガスを用いた反応性イオンエッチングにより、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして多結晶シリコン膜3を選択的にエッチング除去し、フォトダイオード形成領域を開口する。(図4(d))。
【0054】
次に、図5(a)に示すように、このレジストパターンR2をそのまま残し、これをマスクとしてフォトダイオードのpn接合を形成するためのイオン注入を行い、図5(b)に示すように、基板1との間にpn接合を形成する拡散領域4を形成する。このpn接合によって光電変換部が形成される。
そして図5(c)に示すように、電極3の側壁酸化を行う。
【0055】
この後、図6(a)に示すように、ケミカルドライエッチング(CDE)により、酸化シリコン膜2aをストッパとして窒化シリコン膜2bをエッチングする。
【0056】
そして、図6(b)に示すように膜厚5.4nm程度の薄い高温酸化膜(HTO)6sを形成する。そしてさらに図6(c)に示すようにこの上層に膜厚30nm程度の窒化シリコン膜6pを形成する。
このようにして、単層電極構造の電荷転送部および光電変換部が形成される。
【0057】
なお、この方法では、電極間領域となるギャップ形成のための露光マスクの変更によりレジストパターンをわずかに変更するのみで、光近接効果による短絡などの悪影響もなく、かつ光電変換部の感度低下や光学特性の劣化を招くことなく効率よく信頼性の高い固体撮像素子を形成することが可能となる。
【0058】
また、この電極間絶縁膜6の幅は、レジストパターンR1の開口にRELACS技術を用いて付加した微細幅の開口により、解像限界を超えて電極間領域を小さくした単層構造の電極を形成することができ、またこのレジストパターンR1をマスクとしてイオン注入を行うようにしているため、位置ずれもなく、高精度のイオン注入を行うことができる。
【0059】
この酸化シリコン膜は減圧CVD法によって形成したが、熱酸化膜あるいは熱酸化膜とCVD法によって形成した酸化シリコン膜との積層構造体でもよい。
【0060】
そしてこの上層に遮光膜71、膜厚100nmのP−TEOS膜72を形成した後、膜厚700nmのBPSG膜73を形成し、850℃でリフローし平坦化する。このようにして絶縁膜70を得る。この後、カラーフィルタ50、平坦化層61、マイクロレンズ60などを形成して、図7に示すような固体撮像素子を得る。
【0061】
かかる構成によれば、高い寸法精度で微細間隙をもつ電荷転送電極を光近接効果による悪影響なしに形成することができ、高感度で信頼性の高い固体撮像素子を提供することが可能となる。
【0062】
これに対し、図10(a)および(b)に示したように、光電変換部形成領域30に突出するようにギャップGを形成した従来例の場合は、図11(a)乃至(d)、図12(a)乃至(c)に示すように、絶縁物の壁が形成される。この図11(a)乃至(d)、図12(a)乃至(c)は、図4(a)乃至(d)、図5(a)乃至(c)に相当し、絶縁物の壁が
光電変換部形成領域30に突出して形成される点が異なるのみである。
【0063】
なお、図4(b)に示した電極間絶縁膜6の形成は、CVD法によって形成したが、熱酸化によって表面に緻密な酸化膜を形成した後CVD法によって形成してもよい。
また、上記固体撮像素子において、前記電極間分離領域としての電極間領域Gは、幅0.2μm以下である。
【0064】
なお、前記第1の実施の形態では電極間分離領域Gの伸長部Gaは、図8(a)に模式図を示すように、光電変換部形成領域30の端縁にそって長さlだけ伸長させるように形成したが、この長さは光近接効果の影響でパターンが縮小しても電極間の短絡を招かない程度の長さとする。
【0065】
(第2の実施の形態)
また、本発明の第2の実施の形態として、図8(b)に示すように、前記伸長部Gaは光電変換部30の角部から前記光電変換部の2つの端縁に沿って90度程度の角度をなすように2方向に伸長する伸長部Ga、Gbで構成してもよい。
【0066】
このように2方向に伸長部を形成することにより、2方に伸長する分だけ1つの伸長部を縮減することができ、光電変換部と電荷転送部との配線接続の自由度が増大する。
【0067】
(第3の実施の形態)
また、本発明の第3の実施の形態として、図8(c)に示すように、伸長部Gsは光電変換部30の角部から前記光電変換部の2つの端縁に沿って90度程度の角度をなすように2方向に伸長し、先端で繋がるように構成してもよい。
【0068】
これは、光電変換部の電極取り出し領域に方向性がある場合、光電変換部と電荷転送部との配線接続を形成する必要のない領域がある場合にはその方向に伸長部Gsを形成すればよい。
【0069】
なお、前記実施の形態では電荷転送電極は多結晶シリコンで構成したが、この電極の上層にチタン膜などの金属膜を形成しても良い。ここでチタン膜などの金属膜のスパッタリングに先立ち、スパッタリング装置内でアルゴンプラズマによるスパッタエッチを行い、多結晶シリコン膜表面の自然酸化膜を除去した後、大気に曝すことなく連続してチタン膜のスパッタリングを行うことにより、安定して低抵抗化をはかることができる。
【0070】
さらにまた、スパッタリングなどによりチタン薄膜を形成したのち650〜760℃90秒のRTA(急速熱処理)を行い、電極の多結晶シリコン膜とチタン膜との界面に同時にチタンシリサイドを形成するようにしてもよい。なお、縮退濃度までリンをドープした多結晶シリコンではシリサイド化のための加熱温度は760℃が最適である。
【0071】
ここでp+多結晶シリコンに比べ、シリサイド化反応が遅いn+多結晶シリコンにおいては、シリサイド化によるせり上がりが生じにくいため、低抵抗化を優先して760℃又はそれ以上の温度で加熱することができる。又、この構造ではギャップを確実に形成しているため、せりあがりによる短絡を抑制することができる。
【0072】
このとき多結晶シリコンとチタンとの反応は電極上でのみ起こり電極間絶縁膜で覆われているフォトダイオード上や、絶縁膜で覆われている周辺回路上のチタンは未反応のままとなる。
【0073】
この後、アンモニアと過酸化水素水の混合液を用いたSC−1処理を行い、未反応のチタン膜を除去し、800℃90秒のアニール工程を経てチタンシリサイドの低抵抗化をはかることにより、ドープト多結晶シリコン膜とこれらの上層に形成されたチタンシリサイドとの2層構造の電荷転送電極を形成するようにしてもよい。
【0074】
なおここで用いる金属シリサイド膜としては、チタンシリサイドのほか、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金のシリサイドなどが適用可能である。またこれらの金属シリサイドの上層にさらにこれらチタン、タンタル、タングステン、モリブデン、ニッケル、コバルト、白金の窒化物、合金、化合物、複合物を形成しても良い。
【0075】
また前記実施の形態では、シリコン系導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。
【0076】
また、このようにシリコン系導電性膜を用いた電極上に金属膜を形成する工程とを含むことにより、電極の低抵抗化をはかることができ、高速駆動が可能となる。
【0077】
また、熱処理により前記電極と前記金属膜との界面に金属シリサイドを形成するシリサイド化工程と、シリサイド化されずに残った金属膜を選択的に除去する工程とを含み、シリコン系導電性膜と金属シリサイド層とからなる電荷転送電極を形成することにより、電極の更なる低抵抗化をはかることができる上、短絡不良もなく、信頼性の高い固体撮像素子電極を形成することが可能となる。
【0078】
また、シリコン系導電性膜は電極間絶縁膜の上縁よりも十分に低い位置までエッチングしておくことにより、シリサイド化に際してせり上がりが生じても短絡を生じることなく自己整合的にシリサイド膜の形成を行なうことが可能となる。またせりあがりとは、ここでは、シリコンが 金属膜中に拡散してシリサイドが形成される場合、シリコンが露出した領域が全てシリサイド化したあと、その周辺の金属中までシリコンが拡散しシリサイド化が進行し、いわゆる横方向成長がおこり、これが側壁絶縁膜に沿って伸長するものをいう。
【0079】
また、シリサイド化後、シリサイド化されなかった金属膜をエッチング除去することにより、金属層などの低抵抗層の形成に必要なフォトリソ工程やエッチング工程が不要となり、工程数削減による歩留まりの向上が可能となる。
【0080】
また、シリコン系導電性膜は、多結晶シリコン膜を成膜し、この多結晶シリコン膜に不純物を添加してもよいし、また、不純物を添加しながらアモルファスシリコン膜を成膜するようにしても良い。後者の方法によれば、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【0081】
さらに望ましくは、金属シリサイド膜として、コバルトシリサイドを用いるようにすれば、後続工程における熱による凝集もなく、より低抵抗のシリサイド膜を形成することが可能となる。
【0082】
さらにまた、周辺回路領域など、シリサイドを形成しない領域は金属膜の形成に先立ちレジストで被覆保護しておくようにすればよい。
【0083】
またこの金属膜を選択的に除去した後、熱処理により前記金属シリサイド膜を低抵抗化するアニール工程を含むようにしてもよい。
【0084】
なおこのシリサイド化のための熱処理は、窒素雰囲気中で690から800℃に加熱するのがよい。
【0085】
また、シリサイド化されずに残った金属膜を除去した後、800℃以上に加熱すれば、シリサイド膜の低抵抗をはかることが可能となる。
このように、690から800℃程度の低温下でシリサイド化し、800℃以上で加熱することにより、低抵抗で短絡不良のおそれのない電荷転送電極を形成することができる。690℃に満たないと,十分にシリサイド化できず、800℃を越えると凝集が生じ、かえって抵抗が上昇するという不都合がある。
【0086】
【発明の効果】
以上説明してきたように、本発明の固体撮像素子によれば、光電変換部の端縁に沿って電極間分離領域が伸長部を形成しているため、製造時に光近接効果による露光の劣化の影響により電極間がショートしたりすることなく微細化に有利な単層構造の電荷転送電極を形成することが可能となる。
また、光電変換部の端縁に沿って伸長部を形成しているため、電極間分離領域(壁)が光電変換部を遮ることなく形成できるため、感度の低下や光学特性に悪影響を及ぼすことなく単層電極構造の固体撮像素子を得ることができる。
【0087】
また本発明の方法によれば、製造時に光近接効果による露光の劣化の影響により電極間がショートしたりすることなく微細化に有利な単層構造の電荷転送電極をもつ固体撮像素子を歩留まり良く形成することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の固体撮像素子の平面図である。
【図2】本発明の第1の実施の形態の固体撮像素子の断面図である。
【図3】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図4】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図5】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図6】本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。
【図7】本発明の実施の形態の固体撮像素子を示す平面図である。
【図8】本発明の他の実施の形態の固体撮像素子を示す(模式的)平面図である。
【図9】従来例の固体撮像素子を示す平面図である。
【図10】従来例の固体撮像素子を示す説明図である。
【図11】従来例の固体撮像素子の製造工程を示す図である。
【図12】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
1 シリコン基板
2 ゲート酸化膜
3 電荷転送電極(多結晶シリコン膜)
6 電極間絶縁膜
30 フォトダイオード部
40 電荷転送部
50 カラーフィルタ
60 マイクロレンズ
70 絶縁膜
Claims (8)
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子であって、
前記電荷転送電極が電極間絶縁膜によって分離されており、
前記電極間絶縁膜は、前記光電変換部との境界領域で、前記光電変換部の端縁に沿って前記端縁の途中まで伸長する伸長部を具備してなることを特徴とする固体撮像素子。 - 前記伸長部は前記光電変換部の端縁に沿って前記電極間絶縁膜の伸長方向に対して所望の角度をなすように形成されることを特徴とする請求項1に記載の固体撮像素子。
- 前記伸長部は前記光電変換部の2つの端縁に沿って所定の角度をなすように2方向に向けて形成されることを特徴とする請求項1に記載の固体撮像素子。
- 前記電極間絶縁膜は、幅0.2μm以下であることを特徴とする請求項1乃至3のいずれかに記載の固体撮像素子。
- 光電変換部と、前記光電変換部で生起せしめられた電荷を転送するように電極間絶縁膜で分離された単層構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
ゲート酸化膜の形成された半導体基板表面に、導電性膜を形成する工程と、
前記導電性膜上に、フォトリソグラフィによりレジストのパターンを形成する工程と、
前記レジストのパターンをマスクとして前記導電性膜をエッチング除去し電極間分離領域を形成する工程と、
前記電極間分離領域内に絶縁膜を充填して前記電極間絶縁膜を形成する工程とを含み、
前記レジストのパターンを形成する工程では、前記電極間分離領域が、前記光電変換部との境界領域で前記境界領域から前記光電変換部の端縁に沿って前記端縁の途中まで伸長する伸長部を具備するように前記パターンを形成することを特徴とする固体撮像素子の製造方法。 - 前記レジストのパターンを形成する工程は、
前記レジストのパターンの上に有機材料を塗布し、前記レジストの酸成分によって前記有機材料を熱硬化させることで、前記レジストのパターンの開口の側壁に熱硬化層を形成して前記開口を縮減する工程を含むことを特徴とする請求項5に記載の固体撮像素子の製造方法。 - 前記光電変換部を形成する工程は、前記電荷転送電極の形成後、前記電荷転送部表面をレジストで被覆し、前記半導体基板にイオン注入することによってpn接合を形成する工程を含むことを特徴とする請求項5または6に記載の固体撮像素子の製造方法。
- 前記光電変換部を形成する工程は、
前記電荷転送電極の形成後、前記半導体基板表面に、光電変換部形成領域上に開口を有するレジストパターンを形成し、前記レジストパターンをマスクとして前記光電変換部形成領域上の前記導電性膜をエッチング除去する工程と、
前記レジストパターンをマスクとして前記光電変換部形成領域にイオン注入を行う工程とを含むことを特徴とする請求項5乃至7のいずれかに記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003141965A JP4500508B2 (ja) | 2003-05-20 | 2003-05-20 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003141965A JP4500508B2 (ja) | 2003-05-20 | 2003-05-20 | 固体撮像素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349323A JP2004349323A (ja) | 2004-12-09 |
JP4500508B2 true JP4500508B2 (ja) | 2010-07-14 |
Family
ID=33530183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003141965A Expired - Fee Related JP4500508B2 (ja) | 2003-05-20 | 2003-05-20 | 固体撮像素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4500508B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05241348A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | パタン形成方法 |
JPH06250379A (ja) * | 1993-02-26 | 1994-09-09 | Oki Electric Ind Co Ltd | パターン形成方法、位相シフト法用ホトマスクの形成方法 |
JPH1073927A (ja) * | 1996-07-05 | 1998-03-17 | Mitsubishi Electric Corp | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
JP2000196060A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
JP2000299455A (ja) * | 1999-04-12 | 2000-10-24 | Matsushita Electronics Industry Corp | 固体撮像装置およびその製造方法 |
JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
-
2003
- 2003-05-20 JP JP2003141965A patent/JP4500508B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05241348A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | パタン形成方法 |
JPH06250379A (ja) * | 1993-02-26 | 1994-09-09 | Oki Electric Ind Co Ltd | パターン形成方法、位相シフト法用ホトマスクの形成方法 |
JPH1073927A (ja) * | 1996-07-05 | 1998-03-17 | Mitsubishi Electric Corp | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
JP2000196060A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
JP2000299455A (ja) * | 1999-04-12 | 2000-10-24 | Matsushita Electronics Industry Corp | 固体撮像装置およびその製造方法 |
JP2003158256A (ja) * | 2001-11-22 | 2003-05-30 | Sony Corp | 固体撮像素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004349323A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056530B2 (en) | Semiconductor structure with metal connection layer | |
EP2228826A2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
JP5963449B2 (ja) | 光電変換装置の製造方法 | |
TWI613816B (zh) | 半導體裝置及其製造方法 | |
KR100350753B1 (ko) | 실리콘전극과금속전극사이에배리어금속층을갖는반도체장치및그의제조방법 | |
US7348204B2 (en) | Method of fabricating solid state imaging device including filling interelectrode spacings | |
US6995349B2 (en) | Solid-state image pickup device and method for manufacturing the same | |
KR100708866B1 (ko) | 이미지 센서의 제조 방법 | |
JP4500508B2 (ja) | 固体撮像素子およびその製造方法 | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
US7045872B2 (en) | Semiconductor light receiving device and manufacturing method for the same | |
US20080054321A1 (en) | CMOS image sensor and method for manufacturing the same | |
JP2011151139A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP3061822B2 (ja) | 固体撮像素子およびその製造方法 | |
JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
JP2773739B2 (ja) | 固体撮像装置の製造方法 | |
JP2004335800A (ja) | 固体撮像素子の製造方法 | |
KR100607358B1 (ko) | 시모스 이미지 센서의 제조방법 | |
JP2005286316A (ja) | 固体撮像装置の製造方法 | |
JP2004335801A (ja) | 固体撮像素子およびその製造方法 | |
JP4494173B2 (ja) | 固体撮像装置の製造方法 | |
JP2008306152A (ja) | 電荷結合素子の製造方法及び固体撮像装置 | |
JP2004103616A (ja) | 固体撮像素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |