JP2725919B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2725919B2
JP2725919B2 JP26226691A JP26226691A JP2725919B2 JP 2725919 B2 JP2725919 B2 JP 2725919B2 JP 26226691 A JP26226691 A JP 26226691A JP 26226691 A JP26226691 A JP 26226691A JP 2725919 B2 JP2725919 B2 JP 2725919B2
Authority
JP
Japan
Prior art keywords
thin film
film
conductive thin
low
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26226691A
Other languages
English (en)
Other versions
JPH05102065A (ja
Inventor
治 山崎
弘美 服部
一世 中村
信教 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP26226691A priority Critical patent/JP2725919B2/ja
Publication of JPH05102065A publication Critical patent/JPH05102065A/ja
Application granted granted Critical
Publication of JP2725919B2 publication Critical patent/JP2725919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高融点金属材料薄膜を
半導体基板上に選択的に形成するようにした半導体装置
の製造方法に関し、更に詳しくは絶縁膜開口部(コンタ
クトホール)における半導体基板と配線部との電気的接
触技術に関するものである。
【0002】
【従来の技術】従来、半導体装置におけるコンタクトホ
ールを介して半導体基板と配線材料の電気的接触を得る
ためには、配線部と半導体基板との間で直接電気的接触
を形成するようにしていた。図6はこのような方法を用
いて製造されたMOSトランジスタである。この図6に
おいて、30はゲート絶縁膜、31はSi基板、32はソース
部、33はドレイン部、34はゲート部、35はLOCOS酸
化膜、36はフィールド酸化膜(絶縁膜)、37はアルミニ
ウムあるいはその合金等の配線材料からなる配線部であ
る。このMOSトランジスタは、ソース部32及びドレイ
ン部33の絶縁膜開口38において、配線材料37とソース部
32及びドレイン部33との間で直接電気的接触を形成して
いる。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、スパッタ法等により形成されたアルミニ
ウム系配線37の段差被覆性が悪く、素子の微細化に伴
い、フォトリソグラフィ工程でのアライメントマージン
が少ないことや、アスペクト比の増大に伴う配線の信頼
性低下等が問題となっていた。
【0004】そこで、最近になって、微細コンタクトプ
ラグとしてのタングステン等の高融点金属材料を選択的
に形成するコンタクトプラグ技術を用いて、上記のよう
なコンタクトホールの基板上に上記高融点金属材料薄膜
を形成し、その上に配線材料を形成するような方法がと
られるようになった。ところで、これまでのコンタクト
プラグ技術においては、下地基板の絶縁膜開口部におい
てのみ、選択的に高融点金属材料薄膜を形成するように
しているが、高融点金属材料薄膜の成長の際に、下地シ
リコン基板との反応(シリコンコンサプション)や、シ
リコン基板内に高融点金属材料薄膜の侵食(エンクロー
チメント)を抑制するために、その成長条件に様々な工
夫がなされてきた。しかしながら、デバイスの微細化・
高集積化に伴い、シリコン基板の接合深さが0.1 μmと
非常に浅くなり、接合リーク電流の増大が懸念されてい
た。
【0005】また、シリコン基板との電気的接触を得る
場合、デバイスの微細化・高集積化に伴い、コンタクト
ホールの開孔径が0.3μm のサブハーフミクロンレベ
ルに達するため、比例縮小則に伴うコンタクト抵抗の増
大は免れず、いかにしてこのコンタクト抵抗を低減する
かが問題となっていた。このコンタクト抵抗を低減する
ために、シリコン基板上に低抵抗の導電性薄膜、たとえ
ば、チタンをスパッタリングにより堆積し、その後の熱
処理により、チタンシリサイドを形成する方法がよく用
いられているが、表面が窒化チタンになってしまうため
に、その後の高融点金属材料薄膜が成長しないという欠
点があった。
【0006】本発明の目的は、アスペクト比の高いサブ
ハーフミクロンコンタクトにおいても、電気的特性に優
れた選択性の良い高融点金属材料薄膜によるコンタクト
プラグ形成を可能とする半導体装置の製造方法を提供す
ることにある。
【0007】
【課題を解決するための手段】本発明は、(i) 不純物
拡散層に通じるコンタクトホールが形成された絶縁膜を
有する半導体基板上の全面に低抵抗導電性薄膜を積層
し、 (ii) コンタクトホール内のみに低抵抗導電性薄膜
を介して保護膜を積層し、 (iii) 窒素あるいはアンモ
ニア雰囲気の瞬間熱処理(RTA)を行って低抵抗導電
性薄膜のうち、コンタクト部を除く領域に低抵抗導電性
薄膜の窒化膜が形成されるとともに、保護膜で覆われた
コンタクト部では半導体基板と反応することによって低
抵抗導電性薄膜のシリサイド膜が形成され、 (iv) 保護
膜を除去したのち、高融点金属材料の選択成長によりコ
ンタクトホール内にのみ低抵抗導電性薄膜のシリサイド
膜を介して高融点金属材料薄膜を形成することよりなる
半導体装置の製造方法である。
【0008】高融点金属材料薄膜をコンタクトホール内
にのみ選択的に形成する工程において、シリコン露出表
面上の、高融点金属材料薄膜とシリコン基板との反応を
防ぎ、かつ、半導体基板と低抵抗導電性薄膜との電気的
接触抵抗を低減させるために、コンタクトホール上の低
抵抗導電性薄膜上にのみさらに保護膜を被覆し、その後
に熱処理を施すことにより、コンタクトホール上と、そ
れ以外の絶縁膜上の低抵抗導電性薄膜の性質が変わるこ
とにより、後の高融点金属材料薄膜の選択的な成長がで
きるという特性に着目してなされたものである。、すな
わち、コンタクトホール上とその側壁から起こる現象を
利用することを特徴としている。
【0009】
【作用】表面が絶縁膜により部分的に被覆された半導体
基板の露出表面上に高融点金属薄膜を選択的に形成する
工程において、通常の手法により加工し、コンタクトホ
ールを形成する。その後、コンタクト抵抗を低減させる
導電性薄膜をこの半導体基板全面に堆積し、基板露出表
面とその露出基板を形成する絶縁膜側壁の導電性薄膜を
次工程のエッチング工程から保護するための保護膜を形
成する。次にこの基板全面にわたりエッチバックし、絶
縁膜上の導電性薄膜上に堆積された保護膜が除去された
時点でエッチングを終了する。
【0010】この場合、本来の基板露出表面とその露出
基板を形成する絶縁膜側壁部には、また保護マスクが残
っている。その後、RTA(Rapid Thermal Annealing
)を行うことにより、絶縁膜上の導電性薄膜を窒化さ
せる。この場合、コンタクトホール上の導電性薄膜は、
シリコンと反応し、低抵抗のシリサイドになる。その
後、この保護マスクを除去し、絶縁膜により部分的被覆
された半導体基板の露出表面上に高融点金属材料薄膜を
選択的に形成する。この場合、高融点金属材料薄膜の選
択的な成長は、窒化した導電性薄膜上には起こらず、半
導体基板の露出表面上の低抵抗の導電性薄膜上のみから
起こるため、低抵抗のコンタクトホールの埋め込みが達
成される。また、窒化した導電性薄膜は、後の配線材料
のエッチング時に同時に加工されるため、プロセスの簡
略化が図れる。
【0011】
【実施例】以下、この発明を実施例により詳細に説明す
る。図1〜図4はこの発明の一実施例の半導体装置の製
造方法を説明するためである。図1に示すように、ま
ず、シリコン基板1上にフィールド酸化膜であるリン・
ボロン添加の絶縁膜2を堆積し、コンタクト部の絶縁膜
2をエッチングし、サブハーフミクロンのコンタクトホ
ール3を形成する。
【0012】次に、コンタクトホール3を含むシリコン
基板1上の全面にチタンの導電性薄膜4を堆積する( 図
2参照)。続いて、コンタクト部の導電性薄膜が後の熱
処理で窒化されるのを防ぐためにコンタクトホール3内
に保護膜5(例えばSOG;Spin On Glass )を埋め込
む(図3参照)。次に、図3に示すように、窒素あるい
はアンモニア雰囲気の瞬間熱処理(RTA)を行うと、
導電性薄膜4のうち保護膜5で覆われていないで、絶縁
膜2上で露出している導電性薄膜4は窒化される。その
ため、コンタクト部を除くシリコン基板1上の全面に窒
化チタン6が形成される。一方、保護膜5で覆われたコ
ンタクトホール3内のチタンの導電性薄膜4は表面が窒
素あるいはアンモニアに暴露されないため、その表面は
窒化されずにシリコン基板1と反応し、低抵抗の低抵抗
導電性薄膜であるチタンシリサイド膜7が形成される。
この場合、チタン膜4の初期膜厚を500 Åに設定する
と、絶縁膜2上で露出しているチタンは全て窒化し、コ
ンタクトホール3内のチタンは全てシリサイド化する。
この時のRTA条件は、800 ℃、60秒であった。
【0013】その後このコンタクトホール3内の保護膜
5を除去した後、図4に示したようにコンタクトホール
3内にタングステン等の高融点金属材料薄膜8を選択的
に堆積する。この時高融点金属材料薄膜はシリコン基板
表面上のチタンシリサイド7からのみ成長し、絶縁膜1
上の窒化チタン6上からは、高融点金属材料薄膜は成長
しないため、選択性にも問題はない。
【0014】最後に、コンタクトホール3を含むシリコ
ン基板1上の全面にアルミニウムあるいはその合金等の
配線材料からなる配線層を積層し、続いてこれをパター
ン形成して配線部を形成する。このようにして形成され
た高融点金属材料薄膜8を用いたコンタクトプラグは、
シリコン基板1との界面に低抵抗コンタクトを与え、か
つ、シリコンとの反応を抑制するバリアメタル膜として
のチタンの導電性薄膜4が形成されているため、コンタ
クト特性の劣化も見られない。
【0015】図5は本実施例の製造方法を適用して作製
したMOS−FETである。ここで1 はシリコン基板、
2 はフィールド酸化膜であるリン・ボロン添加の絶縁
膜、4はチタンの導電性薄膜、6 は窒化チタン膜、7 は
RTAによりシリサイド化した低抵抗導電性薄膜である
チタンシリサイド膜、8 はコンタクトプラグとしてのタ
ングステン等の高融点金属材料薄膜、22はソース部、23
はドレイン部、24はゲート部、25はLOCOS酸化膜、
27はアルミニウムあるいはその合金等の配線材料からな
る配線部である。このMOS−FETは、通常のMOS
製造プロセスに従って、ソース部22やドレイン部23上の
絶縁膜2 をエッチングしてコンタクトホール3を形成
し、導電性薄膜を基板全面に堆積し、コンタクト部の導
電性薄膜の窒化を防ぐ保護膜を堆積し、RTAを施し、
コンタクト部の導電性薄膜のシリサイド化と、絶縁膜上
の導電性薄膜を窒化し、その後コンタクト部の保護膜を
除去した後、コンタクトホールのみに選択的に高融点金
属材料薄膜8 を絶縁膜2 の厚さに相当する厚さに形成す
る。その後配線部27を形成し、上記高融点金属材料膜8
を介してこの配線部27とソース部22及びドレイン部23と
の電気的接続を得るようにしている。
【0016】このように、チタンをコンタクトホールの
みで、後の高融点金属材料薄膜の選択的な成長が起こる
低抵抗のシリサイドに変換し、絶縁膜上は、高融点金属
材料薄膜の選択的な成長が起こらない窒化チタンに制御
性良く変換できる選択的なコンタクトプラグの安定した
形成が可能となるので、図6 の従来例におけるような素
子の微細化に伴う配線の信頼性低下等の問題がなく、安
定したコンタクトが形成されるためにプロセス・デバイ
ス両面の信頼性が向上するとともに、高集積化が図れ、
高機能デバイスの実現が可能となる。
【0017】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法によれば、表面が絶縁膜により部分
的に被覆された半導体基板の露出表面に選択的に高融点
金属材料を形成する工程において、いったん低抵抗の導
電性薄膜を全面に堆積し、コンタクトホールのみを絶縁
材料の保護膜で被覆した後、RTAにより、コンタクト
部のみをシリサイド化、他の部分を窒化し、コンタクト
部のみを選択的に高融点金属材料薄膜の成長が可能な低
抵抗の導電性薄膜に改質した後、保護膜を除去し、高融
点金属材料薄膜を選択的に成長させることにより、半導
体基板のコンタクトホールに、高い信頼性で選択的に高
融点金属材料薄膜を形成することができ、従って、素子
の信頼性向上、高集積化が図れ、高機能デバイスの実現
が可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例における製造工程の第1ス
テップを示す構成説明図である。
【図2】上記実施例における製造工程の第2ステップを
示す構成説明図である。
【図3】上記実施例における製造工程の第3ステップを
示す構成説明図である。
【図4】上記実施例における製造工程の第4ステップを
示す構成説明図である。
【図5】上記実施例の製造方法を用いて作製したMOS
−FETの構成説明図である。
【図6】従来の製造方法を用いて作製したMOS−FE
Tの構成説明図である。
【符号の説明】
1 シリコン基板 2 フィールド酸化膜であるSiO2の絶縁膜 3 コンタクトホール 4 チタンの低抵抗導電性薄膜 5 SOGの保護膜 6 絶縁膜上の窒化チタン 7 コンタクトホール内のチタンシリサイド膜 8 タングステンの高融点金属材料薄膜 20 ゲート酸化膜 22 トランジスタのソース部 23 トランジスタのドレイン部 24 トランジスタのゲート部 25 LOCOS酸化膜 27 アルミニウムあるいはその合金等の配線材料から
なる配線部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 (i) 不純物拡散層に通じるコンタクト
    ホールが形成された絶縁膜を有する半導体基板上の全面
    に低抵抗導電性薄膜を積層し、 (ii) コンタクトホール内のみに低抵抗導電性薄膜を介
    して保護膜を積層し、 (iii) 窒素あるいはアンモニア雰囲気の瞬間熱処理(R
    TA)を行って低抵抗導電性薄膜のうち、コンタクト部
    を除く領域に低抵抗導電性薄膜の窒化膜が形成されると
    ともに、保護膜で覆われたコンタクト部では半導体基板
    と反応することによって低抵抗導電性薄膜のシリサイド
    膜が形成され、 (iv) 保護膜を除去したのち、高融点金属材料の選択成
    長によりコンタクトホール内にのみ低抵抗導電性薄膜の
    シリサイド膜を介して高融点金属材料薄膜を形成するこ
    とよりなる半導体装置の製造方法。
JP26226691A 1991-10-09 1991-10-09 半導体装置の製造方法 Expired - Fee Related JP2725919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26226691A JP2725919B2 (ja) 1991-10-09 1991-10-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26226691A JP2725919B2 (ja) 1991-10-09 1991-10-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05102065A JPH05102065A (ja) 1993-04-23
JP2725919B2 true JP2725919B2 (ja) 1998-03-11

Family

ID=17373404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26226691A Expired - Fee Related JP2725919B2 (ja) 1991-10-09 1991-10-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2725919B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device

Also Published As

Publication number Publication date
JPH05102065A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
US4855798A (en) Semiconductor and process of fabrication thereof
KR100214036B1 (ko) 알루미늄계 배선형성방법
JPS63205951A (ja) 安定な低抵抗コンタクト
JPS6173370A (ja) 半導体装置及びその製造方法
JPH0613403A (ja) Mos集積回路上の自己整列珪化コバルト
EP0076105B1 (en) Method of producing a bipolar transistor
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
US6221760B1 (en) Semiconductor device having a silicide structure
JP3252397B2 (ja) 配線形成方法
JP2725919B2 (ja) 半導体装置の製造方法
JP2623659B2 (ja) Mis型トランジスタの製造方法
JPS609159A (ja) 半導体装置
US6225222B1 (en) Diffusion barrier enhancement for sub-micron aluminum-silicon contacts
US6087259A (en) Method for forming bit lines of semiconductor devices
JPH0536624A (ja) 半導体装置の製造方法及び半導体装置
JPH08264769A (ja) 半導体装置の製造方法
JPH06204173A (ja) 半導体装置の製造方法
JP3019453B2 (ja) 半導体装置の製造方法
JPH061774B2 (ja) 半導体装置
JP2747217B2 (ja) 半導体装置の製造方法
JP3360835B2 (ja) 配線形成方法
JPH0578181B2 (ja)
JPH09162392A (ja) 半導体装置
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
JP2730813B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees