JP2730813B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2730813B2 JP2730813B2 JP26226591A JP26226591A JP2730813B2 JP 2730813 B2 JP2730813 B2 JP 2730813B2 JP 26226591 A JP26226591 A JP 26226591A JP 26226591 A JP26226591 A JP 26226591A JP 2730813 B2 JP2730813 B2 JP 2730813B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- contact hole
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトプラグとし
ての高融点金属材料薄膜を半導体基板上に選択的に形成
するようにした半導体装置の製造方法に関する。
ての高融点金属材料薄膜を半導体基板上に選択的に形成
するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置における半導体基板と配線材
料の電気的接触を得るためには、配線材料と半導体装置
との間で直接電気的接触を形成するようにしていた。図
６はこのような方法を用いて製造されたＭＯＳトランジ
スタである。この図６において、31は半導体基板、32は
ソース部、33はドレイン部、34はゲート部、35はＬＯＣ
ＯＳ酸化膜、36はフィールド酸化膜（絶縁膜）、37はア
ルミニウムあるいはその合金等の配線材料である。この
ＭＯＳトランジスタは、ソース部32及びドレイン部33の
絶縁膜開口38において、配線材料37とソース部32及びド
レイン部33との間で直接電気的接触を形成している。
料の電気的接触を得るためには、配線材料と半導体装置
との間で直接電気的接触を形成するようにしていた。図
６はこのような方法を用いて製造されたＭＯＳトランジ
スタである。この図６において、31は半導体基板、32は
ソース部、33はドレイン部、34はゲート部、35はＬＯＣ
ＯＳ酸化膜、36はフィールド酸化膜（絶縁膜）、37はア
ルミニウムあるいはその合金等の配線材料である。この
ＭＯＳトランジスタは、ソース部32及びドレイン部33の
絶縁膜開口38において、配線材料37とソース部32及びド
レイン部33との間で直接電気的接触を形成している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、スパッタ法等により形成されたアルミニ
ウム系配線の段差被覆性が悪く、素子の微細化に伴い、
フォトリソグラフィ工程でのアライメントマージンが少
ないことや、アスペクト比の増大に伴う配線の信頼性低
下等が問題となっていた。
来の方法では、スパッタ法等により形成されたアルミニ
ウム系配線の段差被覆性が悪く、素子の微細化に伴い、
フォトリソグラフィ工程でのアライメントマージンが少
ないことや、アスペクト比の増大に伴う配線の信頼性低
下等が問題となっていた。
【０００４】そこで、最近になって、微細コンタクトプ
ラグとしての高融点金属材料を選択的に形成するコンタ
クトプラグ技術を用いて、上記のような絶縁膜開口部
（コンタクト開口部）の基板上に上記高融点金属材料薄
膜を形成し、その上に配線材料を形成するような方法が
とられるようになった。ところで、これまでのコンタク
トプラグ技術においては、下地基板の絶縁膜開口部にお
いてのみ、選択的に高融点金属材料薄膜を形成するよう
にしているが、高融点金属材料薄膜の成長の際に、下地
シリコン基板との反応（シリコンコンサプション）や、
シリコン基板内に高融点金属材料薄膜の侵食（エンクロ
ーチメント）を抑制するために、その成長条件に様々な
工夫がなされてきた。しかしながら、デバイスの微細化
・高集積化に伴い、シリコン基板の接合深さが0.1 μｍ
と非常に浅くなり、接合リーク電流の増大が懸念されて
いた。
ラグとしての高融点金属材料を選択的に形成するコンタ
クトプラグ技術を用いて、上記のような絶縁膜開口部
（コンタクト開口部）の基板上に上記高融点金属材料薄
膜を形成し、その上に配線材料を形成するような方法が
とられるようになった。ところで、これまでのコンタク
トプラグ技術においては、下地基板の絶縁膜開口部にお
いてのみ、選択的に高融点金属材料薄膜を形成するよう
にしているが、高融点金属材料薄膜の成長の際に、下地
シリコン基板との反応（シリコンコンサプション）や、
シリコン基板内に高融点金属材料薄膜の侵食（エンクロ
ーチメント）を抑制するために、その成長条件に様々な
工夫がなされてきた。しかしながら、デバイスの微細化
・高集積化に伴い、シリコン基板の接合深さが0.1 μｍ
と非常に浅くなり、接合リーク電流の増大が懸念されて
いた。
【０００５】また、シリコン基板との電気的接触を得る
場合、デバイスの微細化・高集積化に伴い、コンタクト
ホールの開孔径がサブハーフミクロンレベルに達するた
め、比例縮小則に伴うコンタクト抵抗の増大は免れず、
いかにしてこのコンタクト抵抗を低減するかが問題とな
っていた。本発明の目的は、アスペクト比の高いサブハ
ーフミクロンコンタクトにおいても、電気的特性に優れ
た選択性の良い高融点金属材料薄膜によるコンタクトプ
ラグ形成を可能とする半導体装置の製造方法を提供する
ことにある。
場合、デバイスの微細化・高集積化に伴い、コンタクト
ホールの開孔径がサブハーフミクロンレベルに達するた
め、比例縮小則に伴うコンタクト抵抗の増大は免れず、
いかにしてこのコンタクト抵抗を低減するかが問題とな
っていた。本発明の目的は、アスペクト比の高いサブハ
ーフミクロンコンタクトにおいても、電気的特性に優れ
た選択性の良い高融点金属材料薄膜によるコンタクトプ
ラグ形成を可能とする半導体装置の製造方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】この発明は、コンタクト
ホールを有するフィールド絶縁膜を備えた半導体基板の
全面に低抵抗導電性薄膜を形成し、ＥＣＲプラズマエッ
チング技術によりプラズマストリームを半導体基板に平
行になるように制御してフィールド絶縁膜上の導電性薄
膜のみを除去し、コンタクトホールにおける底部とその
側壁部にのみに導電性薄膜を残し、その後、コンタクト
ホールのみに、導電性薄膜を介して高い信頼性で選択的
にコンタクトプラグとしての高融点金属材料薄膜を形成
することを特徴とする半導体装置の製造方法である。
ホールを有するフィールド絶縁膜を備えた半導体基板の
全面に低抵抗導電性薄膜を形成し、ＥＣＲプラズマエッ
チング技術によりプラズマストリームを半導体基板に平
行になるように制御してフィールド絶縁膜上の導電性薄
膜のみを除去し、コンタクトホールにおける底部とその
側壁部にのみに導電性薄膜を残し、その後、コンタクト
ホールのみに、導電性薄膜を介して高い信頼性で選択的
にコンタクトプラグとしての高融点金属材料薄膜を形成
することを特徴とする半導体装置の製造方法である。
【０００７】すなわち、この発明は、高融点金属材料薄
膜をコンタクトホールのみに選択的に形成する工程にお
いて、いったん半導体基板全面に堆積された低抵抗導電
性薄膜を該半導体基板と平行にプラズマストリームが発
生するようにした（電子サイクロトロン共鳴）プラズマ
加工法、いわゆるＥＣＲプラズマエッチング技術を用い
て、フィールド絶縁膜上の低抵抗導電性薄膜のみを除去
してコンタクトホールにおける底部とその側壁部にのみ
に低抵抗導電性薄膜を残し、その後、コンタクトホール
のみに導電性薄膜を介して高い信頼性で選択的にコンタ
クトプラグとしての高融点金属材料薄膜を形成すること
ができるようにしたものである。この導電性薄膜が、高
融点金属材料薄膜と半導体基板との反応を防ぎ、かつ、
半導体基板と低抵抗導電性電極材料薄膜との電気的接触
抵抗を低減させることができるという特性とに着目して
なされたものであるとともに、高融点金属材料薄膜の選
択的な成長が絶縁膜開口部とその側壁から起こる現象を
利用することを特徴としている。
膜をコンタクトホールのみに選択的に形成する工程にお
いて、いったん半導体基板全面に堆積された低抵抗導電
性薄膜を該半導体基板と平行にプラズマストリームが発
生するようにした（電子サイクロトロン共鳴）プラズマ
加工法、いわゆるＥＣＲプラズマエッチング技術を用い
て、フィールド絶縁膜上の低抵抗導電性薄膜のみを除去
してコンタクトホールにおける底部とその側壁部にのみ
に低抵抗導電性薄膜を残し、その後、コンタクトホール
のみに導電性薄膜を介して高い信頼性で選択的にコンタ
クトプラグとしての高融点金属材料薄膜を形成すること
ができるようにしたものである。この導電性薄膜が、高
融点金属材料薄膜と半導体基板との反応を防ぎ、かつ、
半導体基板と低抵抗導電性電極材料薄膜との電気的接触
抵抗を低減させることができるという特性とに着目して
なされたものであるとともに、高融点金属材料薄膜の選
択的な成長が絶縁膜開口部とその側壁から起こる現象を
利用することを特徴としている。
【０００８】
【作用】半導体基板上にフィールド絶縁膜を堆積し、通
常の手法により加工し、コンタクトホールを形成する。
その後、コンタクト抵抗を低減させる低抵抗導電性薄膜
をこの半導体基板全面に堆積し、半導体基板と平行にプ
ラズマストリームが発生するようにしたＥＣＲプラズマ
エッチング技術を用いてフィールド絶縁膜上の導電性薄
膜のみを除去し、コンタクトホールにおける底部とその
側壁部にのみに導電性薄膜を残す。このとき、プラズマ
ストリームは、この半導体基板表面に平行に制御される
ため、コンタクトホールの深部までイオンが到達するこ
とはなく、この部分の導電性薄膜が除去される心配はな
い。この後、コンタクトホールのみに導電性薄膜を介し
て高い信頼性で選択的にコンタクトプラグとしての高融
点金属材料薄膜を選択的に形成する。この場合、高融点
金属材料薄膜の選択的な成長は、半導体基板の露出表面
上とコンタクトホールを形成する側壁のフィールド絶縁
膜上の導電性薄膜から同時に起こるために、コンタクト
ホールに短時間のうちに埋め込み状態の良好な高融点金
属材料のコンタクトプラグが形成される。
常の手法により加工し、コンタクトホールを形成する。
その後、コンタクト抵抗を低減させる低抵抗導電性薄膜
をこの半導体基板全面に堆積し、半導体基板と平行にプ
ラズマストリームが発生するようにしたＥＣＲプラズマ
エッチング技術を用いてフィールド絶縁膜上の導電性薄
膜のみを除去し、コンタクトホールにおける底部とその
側壁部にのみに導電性薄膜を残す。このとき、プラズマ
ストリームは、この半導体基板表面に平行に制御される
ため、コンタクトホールの深部までイオンが到達するこ
とはなく、この部分の導電性薄膜が除去される心配はな
い。この後、コンタクトホールのみに導電性薄膜を介し
て高い信頼性で選択的にコンタクトプラグとしての高融
点金属材料薄膜を選択的に形成する。この場合、高融点
金属材料薄膜の選択的な成長は、半導体基板の露出表面
上とコンタクトホールを形成する側壁のフィールド絶縁
膜上の導電性薄膜から同時に起こるために、コンタクト
ホールに短時間のうちに埋め込み状態の良好な高融点金
属材料のコンタクトプラグが形成される。
【０００９】
【実施例】以下、この発明を実施例により詳細に説明す
る。図１〜図４はこの発明の一実施例の半導体装置の製
造方法を説明するためである。図１に示すように、ま
ず、シリコン基板１上にリン・ボロン添加のフィールド
絶縁膜２を堆積し、コンタクト部のフィールド絶縁膜を
エッチングし、サブハーフミクロンのコンタクトホール
３を形成する。
る。図１〜図４はこの発明の一実施例の半導体装置の製
造方法を説明するためである。図１に示すように、ま
ず、シリコン基板１上にリン・ボロン添加のフィールド
絶縁膜２を堆積し、コンタクト部のフィールド絶縁膜を
エッチングし、サブハーフミクロンのコンタクトホール
３を形成する。
【００１０】 次にシリコン基板全面に低抵抗導電性保
護膜であるＴｉＷの導電性薄膜を堆積する（図２参
照）。この際、コンタクトホール３内のＴｉＷ膜の膜厚
Ｃは０．０３μｍであり、それ以外の領域、フィールド
絶縁膜上ではＴｉＷ膜の膜厚Ｂは０．１μｍである。続
いて、図３に示すようにプラズマストリームＳがシリコ
ン基板に平行になるように設計されたＥＣＲプラズマエ
ッチングチャンバー内で、フィールド絶縁膜上の導電性
薄膜のみをエッチングする。これにより、アスペクト比
の高いコンタクトホールにおいても、コンタクトホール
底部３ａとコンタクトホール側壁部３ｂの全領域にわた
って、導電性薄膜４が残る。
護膜であるＴｉＷの導電性薄膜を堆積する（図２参
照）。この際、コンタクトホール３内のＴｉＷ膜の膜厚
Ｃは０．０３μｍであり、それ以外の領域、フィールド
絶縁膜上ではＴｉＷ膜の膜厚Ｂは０．１μｍである。続
いて、図３に示すようにプラズマストリームＳがシリコ
ン基板に平行になるように設計されたＥＣＲプラズマエ
ッチングチャンバー内で、フィールド絶縁膜上の導電性
薄膜のみをエッチングする。これにより、アスペクト比
の高いコンタクトホールにおいても、コンタクトホール
底部３ａとコンタクトホール側壁部３ｂの全領域にわた
って、導電性薄膜４が残る。
【００１１】その後図４に示したようにタングステン等
の高融点金属材料薄膜５を選択的に堆積する。この時高
融点金属材料薄膜はシリコン基板の露出表面３ａ上から
同時に成長する。この時フィールド絶縁膜上には、高融
点金属の選択的な成長を阻害する導電性薄膜も存在しな
いため、選択性にも問題はない。このようにして形成さ
れた高融点金属材料薄膜５を用いてなるコンタクトプラ
グでは、高融点金属材料薄膜５とシリコン基板１の反応
が両者にはさまれた導電性薄膜４により防止され、か
つ、シリコン基板と高融点金属材料薄膜との電気的接触
抵抗を低くすることができ、接合リーク電流も抑制され
る。また、コンタクトプラグ内部に巣（ボイド）を形成
することなく、またコンタクトホールの埋め込みに要す
る時間も短縮される。またコンタクトホールの底部３ａ
と側壁部３ｂからコンタクトプラグが形成されるため、
深さの異なるコンタクトホールでも、その開口部の直径
だけで埋め込み時間が決定される。
の高融点金属材料薄膜５を選択的に堆積する。この時高
融点金属材料薄膜はシリコン基板の露出表面３ａ上から
同時に成長する。この時フィールド絶縁膜上には、高融
点金属の選択的な成長を阻害する導電性薄膜も存在しな
いため、選択性にも問題はない。このようにして形成さ
れた高融点金属材料薄膜５を用いてなるコンタクトプラ
グでは、高融点金属材料薄膜５とシリコン基板１の反応
が両者にはさまれた導電性薄膜４により防止され、か
つ、シリコン基板と高融点金属材料薄膜との電気的接触
抵抗を低くすることができ、接合リーク電流も抑制され
る。また、コンタクトプラグ内部に巣（ボイド）を形成
することなく、またコンタクトホールの埋め込みに要す
る時間も短縮される。またコンタクトホールの底部３ａ
と側壁部３ｂからコンタクトプラグが形成されるため、
深さの異なるコンタクトホールでも、その開口部の直径
だけで埋め込み時間が決定される。
【００１２】図５は本実施例の製造方法を適用して作製
したＭＯＳ−ＦＥＴのを示す。ここで21はシリコン基
板、22はソース部、23はドレイン部、24はゲート部、25
はＬＯＣＯＳ酸化膜、26はフィールド酸化膜（絶縁
膜）、27はアルミニウムあるいはその合金等の配線部、
28はコンタクトプラグとしてのタングステン等の高融点
金属材料薄膜である。このＭＯＳ−ＦＥＴは図１〜図４
で説明したように、通常のＭＯＳ製造プロセスに従っ
て、ソース部22やドレイン部23上のフィールド絶縁膜26
をエッチングしてコンタクトホール29を形成し、いった
んシリコン基板全面に堆積された導電性薄膜をコンタク
トホールにおける底部と側壁部に残すよう除去した後、
コンタクトホール29のみに選択的に高融点金属材料薄膜
28をフィールド絶縁膜26の厚さに相当する厚さに形成す
る。その後配線部27を形成し、上記高融点金属材料薄膜
28を介してこの配線部27とソース部22及びドレイン部23
との電気的接続を得るようにしている。
したＭＯＳ−ＦＥＴのを示す。ここで21はシリコン基
板、22はソース部、23はドレイン部、24はゲート部、25
はＬＯＣＯＳ酸化膜、26はフィールド酸化膜（絶縁
膜）、27はアルミニウムあるいはその合金等の配線部、
28はコンタクトプラグとしてのタングステン等の高融点
金属材料薄膜である。このＭＯＳ−ＦＥＴは図１〜図４
で説明したように、通常のＭＯＳ製造プロセスに従っ
て、ソース部22やドレイン部23上のフィールド絶縁膜26
をエッチングしてコンタクトホール29を形成し、いった
んシリコン基板全面に堆積された導電性薄膜をコンタク
トホールにおける底部と側壁部に残すよう除去した後、
コンタクトホール29のみに選択的に高融点金属材料薄膜
28をフィールド絶縁膜26の厚さに相当する厚さに形成す
る。その後配線部27を形成し、上記高融点金属材料薄膜
28を介してこの配線部27とソース部22及びドレイン部23
との電気的接続を得るようにしている。
【００１３】このように、コンタクトホールにおける底
部とその側壁部に導電性薄膜を形成することにより、ア
スペクト比の高い微細コンタクトホールにおいても、高
融点金属材料薄膜を用いた選択的なコンタクトプラグの
安定した形成が可能となるので、図６の従来におけるよ
うな素子の微細化に伴う配線の信頼性低下等の問題がな
く、安定したコンタクトが形成されるためにプロセス・
デバイス両面の信頼性が向上するとともに、高集積化が
図れ、高機能デバイスの実現が可能となる。
部とその側壁部に導電性薄膜を形成することにより、ア
スペクト比の高い微細コンタクトホールにおいても、高
融点金属材料薄膜を用いた選択的なコンタクトプラグの
安定した形成が可能となるので、図６の従来におけるよ
うな素子の微細化に伴う配線の信頼性低下等の問題がな
く、安定したコンタクトが形成されるためにプロセス・
デバイス両面の信頼性が向上するとともに、高集積化が
図れ、高機能デバイスの実現が可能となる。
【００１４】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法によれば、コンタクトホールを有す
るフィールド絶縁膜を備えた半導体基板の全面に導電性
薄膜を形成し、ＥＣＲプラズマエッチング技術によりプ
ラズマストリームを半導体基板に平行になるように制御
してフィールド絶縁膜上の導電性薄膜のみを除去し、コ
ンタクトホールにおける底部とその側壁部にのみに導電
性薄膜を残し、その後、コンタクトホールのみに導電性
薄膜を介して高い信頼性で選択的にコンタクトプラグと
しての高融点金属材料薄膜を形成することができ、従っ
て、素子の信頼性向上、高集積化が図れ、高機能デバイ
スの実現が可能となる。
導体装置の製造方法によれば、コンタクトホールを有す
るフィールド絶縁膜を備えた半導体基板の全面に導電性
薄膜を形成し、ＥＣＲプラズマエッチング技術によりプ
ラズマストリームを半導体基板に平行になるように制御
してフィールド絶縁膜上の導電性薄膜のみを除去し、コ
ンタクトホールにおける底部とその側壁部にのみに導電
性薄膜を残し、その後、コンタクトホールのみに導電性
薄膜を介して高い信頼性で選択的にコンタクトプラグと
しての高融点金属材料薄膜を形成することができ、従っ
て、素子の信頼性向上、高集積化が図れ、高機能デバイ
スの実現が可能となる。
【図１】この発明の一実施例における製造工程の第１ス
テップを示す構成説明図である。
テップを示す構成説明図である。
【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。
示す構成説明図である。
【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。
示す構成説明図である。
【図４】上記実施例における製造工程の第４ステップを
示す構成説明図である。
示す構成説明図である。
【図５】上記実施例の製造方法を用いて作製したＭＯＳ
−ＦＥＴの構成説明図である。
−ＦＥＴの構成説明図である。
【図６】従来の製造方法を用いて作製したＭＯＳ−ＦＥ
Ｔの構成説明図である。
Ｔの構成説明図である。
１ シリコン基板 ２ フィールド絶縁膜 ３ コンタクト開口部 ４ 低抵抗導電性保護膜 ５ 高融点金属材料薄膜 ２０ ゲート酸化膜 ２１ 半導体基板 ２２ トランジスタのソース部 ２３ トランジスタのドレイン部 ２４ トランジスタのゲート部 ２５ ＬＯＣＯＳ酸化膜 ２６ フィールド酸化膜（絶縁膜） ２７ アルミニウムあるいはその合金等の配線材料 ２８ コンタクトプラグとしての高融点金属材料薄膜 ２９ 絶縁膜（コンタクト）開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 信教 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭61−295629（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 コンタクトホールを有するフィールド絶
縁膜を備えた半導体基板の全面に低抵抗導電性薄膜を形
成し、ＥＣＲプラズマエッチング技術によりプラズマス
トリームを半導体基板に平行になるように制御してフィ
ールド絶縁膜上の低抵抗導電性薄膜のみを除去し、コン
タクトホールにおける底部とその側壁部にのみに低抵抗
導電性薄膜を残し、その後、コンタクトホールのみに、
低抵抗導電性薄膜を介して高い信頼性で選択的にコンタ
クトプラグとしての高融点金属材料薄膜を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26226591A JP2730813B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26226591A JP2730813B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102071A JPH05102071A (ja) | 1993-04-23 |
| JP2730813B2 true JP2730813B2 (ja) | 1998-03-25 |
Family
ID=17373389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26226591A Expired - Fee Related JP2730813B2 (ja) | 1991-10-09 | 1991-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730813B2 (ja) |
-
1991
- 1991-10-09 JP JP26226591A patent/JP2730813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102071A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598481B2 (ja) | 半導体装置及びその自己整列金属化部分の形成方法 | |
| JP2505961B2 (ja) | 半導体構造用のスタッドを形成する方法および半導体デバイス | |
| JPH0212917A (ja) | 半導体装置の製造方法 | |
| JPH05114587A (ja) | コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH06204165A (ja) | 半導体構造上の接点スタッドの製造方法 | |
| US4933297A (en) | Method for etching windows having different depths | |
| US20030049918A1 (en) | Method for improving the electrical isolation between the contact and gate in a self-aligned contact mosfet device structure | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JP2730813B2 (ja) | 半導体装置の製造方法 | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| US6417033B1 (en) | Method of fabricating a silicon island | |
| JPS6292470A (ja) | 半導体装置 | |
| JP2725919B2 (ja) | 半導体装置の製造方法 | |
| JP3019453B2 (ja) | 半導体装置の製造方法 | |
| JPH06283483A (ja) | エッチング方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH05283366A (ja) | 半導体装置およびその製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH05206133A (ja) | 半導体装置の製造方法 | |
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 | |
| US20030153175A1 (en) | Method of preventing aluminum sputtering during oxide via etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |