JPH065667B2 - ドーパントの外拡散を禁止する方法及び半導体装置 - Google Patents
ドーパントの外拡散を禁止する方法及び半導体装置Info
- Publication number
- JPH065667B2 JPH065667B2 JP60077600A JP7760085A JPH065667B2 JP H065667 B2 JPH065667 B2 JP H065667B2 JP 60077600 A JP60077600 A JP 60077600A JP 7760085 A JP7760085 A JP 7760085A JP H065667 B2 JPH065667 B2 JP H065667B2
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- layer
- dopant
- tantalum
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000002019 doping agent Substances 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000002401 inhibitory effect Effects 0.000 title claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 239000010955 niobium Substances 0.000 claims description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- -1 neighbourhood Chemical compound 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 32
- 229920005591 polysilicon Polymers 0.000 description 30
- 238000000137 annealing Methods 0.000 description 7
- MANYRMJQFFSZKJ-UHFFFAOYSA-N bis($l^{2}-silanylidene)tantalum Chemical compound [Si]=[Ta]=[Si] MANYRMJQFFSZKJ-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910004156 TaNx Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001093575 Alma Species 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009970 fire resistant effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/034—Diffusion of boron or silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明は、大略、半導体集積回路装置及びその製造方法
に関するものであって、更に詳細には、多結晶乃至は単
結晶シリコン基板からのドーパントの外拡散(out-diffu
sion)を禁止する方法及び半導体装置に関するものであ
る。
に関するものであって、更に詳細には、多結晶乃至は単
結晶シリコン基板からのドーパントの外拡散(out-diffu
sion)を禁止する方法及び半導体装置に関するものであ
る。
進歩した半導体処理技術、例えば改良したエッチング及
びホトリソグラフィ技術を使用することによって、半導
体装置の寸法を減少させ、それに伴い動作速度を向上さ
せることが可能となった。然し乍ら、この寸法上の減少
によって相互接続領域の断面積が対応して減少され、そ
れにより材料及び回路パラメータから発生する相互接続
時間遅れが増加されている。
びホトリソグラフィ技術を使用することによって、半導
体装置の寸法を減少させ、それに伴い動作速度を向上さ
せることが可能となった。然し乍ら、この寸法上の減少
によって相互接続領域の断面積が対応して減少され、そ
れにより材料及び回路パラメータから発生する相互接続
時間遅れが増加されている。
この様な相互接続時間遅れの増加に対する１解決方法は
１９７９年１２月２５日に発行されたCrowder et al.の
米国特許第4,180,596号に記載されている。この解決方
法では、ドープした多結晶シリコン（ポリシリコン）基
板の上に金属シリサイド層を設けてポリシリコン相互接
続体のシート抵抗を低下させると共に回路速度を増加さ
せている。
１９７９年１２月２５日に発行されたCrowder et al.の
米国特許第4,180,596号に記載されている。この解決方
法では、ドープした多結晶シリコン（ポリシリコン）基
板の上に金属シリサイド層を設けてポリシリコン相互接
続体のシート抵抗を低下させると共に回路速度を増加さ
せている。
ポリシリコン層の上に金属シリサイド層を付加すること
によってシート抵抗を低下させ、回路速度を増加させる
ことが可能であるが、ポリシリコン基板内に導入される
ドーパントは爾後のアニール及び／又は酸化の期間中に
基板から金属シリサイド内に拡散して流れ出る傾向とな
る。これによって、下側に存在するポリシリコン層の抵
抗は高められ、従って、コンタクト特性を制御すること
が不可能となると共に、装置の動作に関して好ましから
ざる影響が発生する。
によってシート抵抗を低下させ、回路速度を増加させる
ことが可能であるが、ポリシリコン基板内に導入される
ドーパントは爾後のアニール及び／又は酸化の期間中に
基板から金属シリサイド内に拡散して流れ出る傾向とな
る。これによって、下側に存在するポリシリコン層の抵
抗は高められ、従って、コンタクト特性を制御すること
が不可能となると共に、装置の動作に関して好ましから
ざる影響が発生する。
このポリシリコン基板から金属シリサイド層内へのドー
パントの外拡散の悪影響を第１図に示してある。第１図
Ａに示した如く、耐火性金属シリサイドからなる導電性
層１００は、例えば、本例ではボロンをドープしてある
ポリシリコン基板１０２の上にタンタルとシリコンのア
モルファス層を共付着させることによって形成する。水
素中において１時間の間９５０℃でアニールした後に、
導電性層１００はタンタルジシリサイド(TaSi2)に変換
される。然し乍ら、第１図Ｂにおいて領域１０４で概略
的に表した如く、タンタルジシリサイドとポリシリコン
界面においてボロンの空乏層が発生する。ボロンがタン
タルジシリサイド層１００内に拡散すると、界面領域は
Ｐ＋（第１図Ｂ内において領域１０６で概略表されてい
る）からＰ−（領域１０４で表されている）へ進行し、
ダイオード直列抵抗は過剰に高くなる。ポリシリコンベ
ーストランジスタの場合においても同様の効果が発生
し、その場合、ボロンの外拡散に起因してベース抵抗が
許容出来ない程高いレベルへ増加し、装置を動作不能の
状態とさせる。この現象を第１図Ｃに示してあり、該図
は装置の表面からの距離の関数として固有抵抗のプロッ
ト（固有抵抗−深さ分布）を示している。点線の曲線は
アニール工程後の固有抵抗−深さ分布を示すものであ
り、それによって表される如く、ジシリサイド−ポリシ
リコン界面領域における固有抵抗は初期分布のプロット
と比較して著しく増加されている。
パントの外拡散の悪影響を第１図に示してある。第１図
Ａに示した如く、耐火性金属シリサイドからなる導電性
層１００は、例えば、本例ではボロンをドープしてある
ポリシリコン基板１０２の上にタンタルとシリコンのア
モルファス層を共付着させることによって形成する。水
素中において１時間の間９５０℃でアニールした後に、
導電性層１００はタンタルジシリサイド(TaSi2)に変換
される。然し乍ら、第１図Ｂにおいて領域１０４で概略
的に表した如く、タンタルジシリサイドとポリシリコン
界面においてボロンの空乏層が発生する。ボロンがタン
タルジシリサイド層１００内に拡散すると、界面領域は
Ｐ＋（第１図Ｂ内において領域１０６で概略表されてい
る）からＰ−（領域１０４で表されている）へ進行し、
ダイオード直列抵抗は過剰に高くなる。ポリシリコンベ
ーストランジスタの場合においても同様の効果が発生
し、その場合、ボロンの外拡散に起因してベース抵抗が
許容出来ない程高いレベルへ増加し、装置を動作不能の
状態とさせる。この現象を第１図Ｃに示してあり、該図
は装置の表面からの距離の関数として固有抵抗のプロッ
ト（固有抵抗−深さ分布）を示している。点線の曲線は
アニール工程後の固有抵抗−深さ分布を示すものであ
り、それによって表される如く、ジシリサイド−ポリシ
リコン界面領域における固有抵抗は初期分布のプロット
と比較して著しく増加されている。
第２図は、このドーパント外拡散を経験する半導体装置
のダイオード特性の性能劣化を示している。第２図Ａに
示される如く、ドーパント外拡散（矢印「ｄ」で示して
ある）はダイオードと直列した抵抗Ｒとして表される。
これは第２図Ｂに示した如く、装置の電流−電圧特性曲
線において劣化を発生する。
のダイオード特性の性能劣化を示している。第２図Ａに
示される如く、ドーパント外拡散（矢印「ｄ」で示して
ある）はダイオードと直列した抵抗Ｒとして表される。
これは第２図Ｂに示した如く、装置の電流−電圧特性曲
線において劣化を発生する。
本発明は以上の点に鑑みなされたものであって、上述し
た如き従来技術の欠点を解消し、前述した性能特性劣化
を呈することのない高速半導体装置を提供することを目
的とする。
た如き従来技術の欠点を解消し、前述した性能特性劣化
を呈することのない高速半導体装置を提供することを目
的とする。
本発明の別の目的とするところは、ドーパントの外拡散
を禁止することによって前述した特性劣化を防止するこ
とである。本発明の更に別の目的とするところは、シリ
コン基板からのドーパントの拡散が禁止される耐火性金
属シリサイド層を持った高速半導体装置を提供すること
である。本発明の更に別の目的とするところは、シリコ
ン基板からの耐火性金属シリサイド導電性層内へのドー
パントの外拡散を禁止する方法を提供することである。
を禁止することによって前述した特性劣化を防止するこ
とである。本発明の更に別の目的とするところは、シリ
コン基板からのドーパントの拡散が禁止される耐火性金
属シリサイド層を持った高速半導体装置を提供すること
である。本発明の更に別の目的とするところは、シリコ
ン基板からの耐火性金属シリサイド導電性層内へのドー
パントの外拡散を禁止する方法を提供することである。
本発明によれば、ドープしたシリコン基板と耐火性金属
シリサイド導電性層との間に耐火性金属窒化層を介在さ
せることによって上記した目的及び以後の記載から明ら
かとされるその他の目的を達成するものである。この中
間層はドーパントの外拡散及びシリコンの移送を禁止
し、その際にシリサイド導電性層を使用して製造するシ
リコントランジスタのシリコンダイオード直列抵抗及び
ベース抵抗を低い値に維持する。
シリサイド導電性層との間に耐火性金属窒化層を介在さ
せることによって上記した目的及び以後の記載から明ら
かとされるその他の目的を達成するものである。この中
間層はドーパントの外拡散及びシリコンの移送を禁止
し、その際にシリサイド導電性層を使用して製造するシ
リコントランジスタのシリコンダイオード直列抵抗及び
ベース抵抗を低い値に維持する。
本発明の別の実施態様においては、ドープしたシリコン
基板と耐火性金属シリサイド導電性層との間に介在され
る耐火性金属窒化層の付着をする前にシリコン基板上に
耐火性金属の薄い層を付着形成し、ドーパントの外拡散
を更に遅らせると共にコンタクト抵抗を低下させる。
基板と耐火性金属シリサイド導電性層との間に介在され
る耐火性金属窒化層の付着をする前にシリコン基板上に
耐火性金属の薄い層を付着形成し、ドーパントの外拡散
を更に遅らせると共にコンタクト抵抗を低下させる。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。尚、図面には本発明の特定の
形態を例示的に選択しており、且つ以下の記載は本発明
の該特定的な形態を説明する為に特定的な用語を使用し
ているが、この記載は本発明の技術的範囲を制限するこ
とを意図してなされるものではない。
に付いて詳細に説明する。尚、図面には本発明の特定の
形態を例示的に選択しており、且つ以下の記載は本発明
の該特定的な形態を説明する為に特定的な用語を使用し
ているが、この記載は本発明の技術的範囲を制限するこ
とを意図してなされるものではない。
第３図Ａに概略的に示される如く、Ｐ型ポリシリコン層
１２は本発明方法に基づく形成される装置の基板を構成
する。ポリシリコン基板１２は、ボロンの如きＰ型ドー
パントの存在下で従来の成長技術によって製造される。
好適実施例ではポリシリコン基板を有しているが、単結
晶シリコン基板を使用することも可能であり、この様な
基板も本発明の範囲内に属するものである。第３図Ｂに
示した如く、付着や成長等の従来公知の技術に基づき二
酸化シリコンの島状部１４をポリシリコン基板１２上に
形成する。注意すべきことであるが、この詳細な説明に
おいて記載する好適実施形態においては、ドーパントは
ボロンである。然し乍ら、ドーパントとして隣、砒素又
はアンチモンを使用することも可能である。
１２は本発明方法に基づく形成される装置の基板を構成
する。ポリシリコン基板１２は、ボロンの如きＰ型ドー
パントの存在下で従来の成長技術によって製造される。
好適実施例ではポリシリコン基板を有しているが、単結
晶シリコン基板を使用することも可能であり、この様な
基板も本発明の範囲内に属するものである。第３図Ｂに
示した如く、付着や成長等の従来公知の技術に基づき二
酸化シリコンの島状部１４をポリシリコン基板１２上に
形成する。注意すべきことであるが、この詳細な説明に
おいて記載する好適実施形態においては、ドーパントは
ボロンである。然し乍ら、ドーパントとして隣、砒素又
はアンチモンを使用することも可能である。
第３図Ｃに概略示した如く、物理的又は化学的蒸着等の
従来の技術によって基板１２及び島状部１４の上にチタ
ンからなる薄い層１６を付着形成させる。この層１６を
５０Åのオーダの厚さとすることが好適である。チタン
を使用することが好適であるが、この層は、タンタル、
ニオビウム、ジルコニウム、クロミウム、ハフニウム等
のその他の耐火性金属を使用して形成することも可能で
ある。水素中において３０分間９５０℃の高温で熱処理
した後に、ポリシリコン上に形成されている薄い自然の
酸化物層を破壊することによって層１６はコンタクト抵
抗を低下させることが判明した。この自然の酸化物層は
ウエット処理の後にポリシリコン上に形成されるもので
あり、除去されるか又は溶解されない場合には、良好な
コンタクト抵抗とすることを禁止する。層１６を使用す
ることによって、２５平方ミクロンの面積を持ったコン
タクト窓に対して１０乃至２０アームのオーダの値へコ
ンタクト抵抗を減少させるものであることが分かった。
更に、層１６は非常に薄いものであり、該層内への何れ
かのドーパントの外拡散は空間的に最小であり、従って
装置のドーパント分布への悪影響を排除している。
従来の技術によって基板１２及び島状部１４の上にチタ
ンからなる薄い層１６を付着形成させる。この層１６を
５０Åのオーダの厚さとすることが好適である。チタン
を使用することが好適であるが、この層は、タンタル、
ニオビウム、ジルコニウム、クロミウム、ハフニウム等
のその他の耐火性金属を使用して形成することも可能で
ある。水素中において３０分間９５０℃の高温で熱処理
した後に、ポリシリコン上に形成されている薄い自然の
酸化物層を破壊することによって層１６はコンタクト抵
抗を低下させることが判明した。この自然の酸化物層は
ウエット処理の後にポリシリコン上に形成されるもので
あり、除去されるか又は溶解されない場合には、良好な
コンタクト抵抗とすることを禁止する。層１６を使用す
ることによって、２５平方ミクロンの面積を持ったコン
タクト窓に対して１０乃至２０アームのオーダの値へコ
ンタクト抵抗を減少させるものであることが分かった。
更に、層１６は非常に薄いものであり、該層内への何れ
かのドーパントの外拡散は空間的に最小であり、従って
装置のドーパント分布への悪影響を排除している。
次に、第３図Ｄに関して説明すると、反応性蒸着又はス
パッタリングによって、チタン層１６上に窒化タンタル
(TaNx)からなるブランケット層１８を好適には約２００
乃至１，０００Åの厚さに付着形成させる。好適には、
この反応性プロセスの期間中、雰囲気中の窒素の濃度を
典型的には約１×１０-6torr乃至１×１０-2torrの範囲
内とする。この圧力は、本好適実施例においてはタンタ
ルである耐火性金属の付着速度に同調させて、タンタル
と窒素との略完全な反応を確保する。アンモニアの如き
その他の窒素担持ガスを窒素の代りに本プロセスにおい
て使用することも可能である。更に、ニオビウム、チタ
ン、ジルコニウム、クロミウム、ハフニウム等のその他
の耐火性金属を使用して、窒化ニオビウム(NbN)、窒化
チタン(TiN)、窒化ジルコニウム(ZrN)、窒化ハフニウム
(HfN)等の耐火性衝撃層を形成することも可能である。
ブランケット層１８は、化学的又はプラズマ付着技術を
使用して付着形成させることも可能である。
パッタリングによって、チタン層１６上に窒化タンタル
(TaNx)からなるブランケット層１８を好適には約２００
乃至１，０００Åの厚さに付着形成させる。好適には、
この反応性プロセスの期間中、雰囲気中の窒素の濃度を
典型的には約１×１０-6torr乃至１×１０-2torrの範囲
内とする。この圧力は、本好適実施例においてはタンタ
ルである耐火性金属の付着速度に同調させて、タンタル
と窒素との略完全な反応を確保する。アンモニアの如き
その他の窒素担持ガスを窒素の代りに本プロセスにおい
て使用することも可能である。更に、ニオビウム、チタ
ン、ジルコニウム、クロミウム、ハフニウム等のその他
の耐火性金属を使用して、窒化ニオビウム(NbN)、窒化
チタン(TiN)、窒化ジルコニウム(ZrN)、窒化ハフニウム
(HfN)等の耐火性衝撃層を形成することも可能である。
ブランケット層１８は、化学的又はプラズマ付着技術を
使用して付着形成させることも可能である。
次に、第３図Ｅに関して説明すると、好適には2.500Å
のオーダの厚さを持ったアモルファス共付着タンタル：
シリコン(Ta:Si)層２０を真空を破壊することなしに窒
化タンタル層１８上に付着形成する。このプロセスは、
窒化物とアモルファスシリサイド層１８及び２０の夫々
の間に奇麗で酸化物の無い界面を確保し、従ってシリサ
イド相と窒化物相との間のコンタクト抵抗を最小とさせ
る。好適には、共付着におけるシリコンとタンタルとの
間の原子比が約２：１から約４：１であり、好適な比は
約２．５：１である。
のオーダの厚さを持ったアモルファス共付着タンタル：
シリコン(Ta:Si)層２０を真空を破壊することなしに窒
化タンタル層１８上に付着形成する。このプロセスは、
窒化物とアモルファスシリサイド層１８及び２０の夫々
の間に奇麗で酸化物の無い界面を確保し、従ってシリサ
イド相と窒化物相との間のコンタクト抵抗を最小とさせ
る。好適には、共付着におけるシリコンとタンタルとの
間の原子比が約２：１から約４：１であり、好適な比は
約２．５：１である。
第３図Ｆに示した如く、次いで、Ta:Si/TaNx/Ti/ポリシ
リコンの構成体を、好適には、水素中において３０分間
９５０℃で加熱することによってアニールし、アモルフ
ァスTa:Si層２０をタンタルジシリサイドTaSi2へ変換さ
せ且つジシリサイドと窒化物層２０及び１８の間の界面
を安定化させる。変換の後、タンタルジシリサイド(Tas
i2)層も前記反応の後にアモルファス層２０から核形成
された純粋なＳｉ粒を有している。プラズマによる画定
の後、この過剰のシリコンは後に新たに形成されるTaSi
2層２０内に空洞を発生すること無しに酸化工程中に消
費される。この過剰なシリコンはジシリサイド層の固有
抵抗を実質的に変化させるものではないことが判明し
た。
リコンの構成体を、好適には、水素中において３０分間
９５０℃で加熱することによってアニールし、アモルフ
ァスTa:Si層２０をタンタルジシリサイドTaSi2へ変換さ
せ且つジシリサイドと窒化物層２０及び１８の間の界面
を安定化させる。変換の後、タンタルジシリサイド(Tas
i2)層も前記反応の後にアモルファス層２０から核形成
された純粋なＳｉ粒を有している。プラズマによる画定
の後、この過剰のシリコンは後に新たに形成されるTaSi
2層２０内に空洞を発生すること無しに酸化工程中に消
費される。この過剰なシリコンはジシリサイド層の固有
抵抗を実質的に変化させるものではないことが判明し
た。
好適実施例においては、金属窒化層１８の上にタンタル
ジシリサイド層２０を形成するが、該層２０は、モリブ
デン、タングステン又はタンタル等の耐火性金属を使用
して形成することも可能である。この様な層は、処理上
より厳格な制御を必要とする金属ジシリサイドの代りに
一層低い固有抵抗の純粋金属で区域間を相互接続させる
ことを可能とする。本発明に基づき金属窒化物層１８を
設けることによって、該金属窒化物層は下側に存在する
基板からシリコンを消費すること無しに金属の化学的一
体性を維持すると共にシリコンの移送を阻止するので、
シリサイドを形成すること無しに耐火性金属層２０を本
装置内に導入させることが可能である。これにより、シ
リコン装置特性は不変の侭となる。
ジシリサイド層２０を形成するが、該層２０は、モリブ
デン、タングステン又はタンタル等の耐火性金属を使用
して形成することも可能である。この様な層は、処理上
より厳格な制御を必要とする金属ジシリサイドの代りに
一層低い固有抵抗の純粋金属で区域間を相互接続させる
ことを可能とする。本発明に基づき金属窒化物層１８を
設けることによって、該金属窒化物層は下側に存在する
基板からシリコンを消費すること無しに金属の化学的一
体性を維持すると共にシリコンの移送を阻止するので、
シリサイドを形成すること無しに耐火性金属層２０を本
装置内に導入させることが可能である。これにより、シ
リコン装置特性は不変の侭となる。
次に第３図Ｇに付いて説明すると、本構成体をホトレス
トソでホトリソグラフィによってマスクし、且つ、好適
には、弗素をベースとしたプラズマ内においてTaSi2/Ta
Nx/Tiの３層構成体をドライエッチさせる。第３図Ｇに
示した如く、良好な端点検知によって、このエッチを二
酸化シリコン層１４で停止させるようにすることが可能
である。装置の適用に応じて、所望により、ポリシリコ
ン層を塩素をベースにしたプラズマで非等方的にエッチ
させることも可能である。例えば、ポリシリコンをＭＯ
Ｓゲート適用においてエッチすることも可能であり、又
バイポーラコンタクト用に其の侭残存させることも可能
である。
トソでホトリソグラフィによってマスクし、且つ、好適
には、弗素をベースとしたプラズマ内においてTaSi2/Ta
Nx/Tiの３層構成体をドライエッチさせる。第３図Ｇに
示した如く、良好な端点検知によって、このエッチを二
酸化シリコン層１４で停止させるようにすることが可能
である。装置の適用に応じて、所望により、ポリシリコ
ン層を塩素をベースにしたプラズマで非等方的にエッチ
させることも可能である。例えば、ポリシリコンをＭＯ
Ｓゲート適用においてエッチすることも可能であり、又
バイポーラコンタクト用に其の侭残存させることも可能
である。
第３図Ｈに関して説明すると、ウエットH2O又はドライO
2雰囲気中において高温酸化によって本構成体上に薄い
熱SiO2層２４を形成する。次に、第３図Ｉに示した如
く、本構成体を、好適には、燐ガラス層２６で被覆し、
次いで該ガラスを、好適には、約825乃至1,000℃の範囲
内の温度でリフローさせる。この時点において、本装置
はビア（貫通導体）の形成及びその他の標準的な背面ウ
エハ処理を行なう準備がなされたこととなる。
2雰囲気中において高温酸化によって本構成体上に薄い
熱SiO2層２４を形成する。次に、第３図Ｉに示した如
く、本構成体を、好適には、燐ガラス層２６で被覆し、
次いで該ガラスを、好適には、約825乃至1,000℃の範囲
内の温度でリフローさせる。この時点において、本装置
はビア（貫通導体）の形成及びその他の標準的な背面ウ
エハ処理を行なう準備がなされたこととなる。
第４図Ａは、二酸化シリコン基板上にボロンをドープし
たポリシリコン層を付着形成した構成体の固有抵抗深さ
分布を示している。本構成体のポリシリコン層の固有抵
抗は実質的に１０-2ohm・cmに等しい。第４図Ｂは、ドー
プしたポリシリコン層上に設けたタンタルジシリサイド
(TaSi2)層を持った第４図Ａに示した構造を有してお
り、３０分間1,000℃の典型的なアニール熱サイクルに
露呈させた後の装置構成の固有抵抗深さ分布を示してい
る。第４図Ｂに示した如く、本構成体のドープしたポリ
シリコン層の固有抵抗は、第４図Ａに示した構成体の場
合におけるアニール前の値である１０-2ohm・cmから約１
０-1ohm・cmの値へ増加されている。
たポリシリコン層を付着形成した構成体の固有抵抗深さ
分布を示している。本構成体のポリシリコン層の固有抵
抗は実質的に１０-2ohm・cmに等しい。第４図Ｂは、ドー
プしたポリシリコン層上に設けたタンタルジシリサイド
(TaSi2)層を持った第４図Ａに示した構造を有してお
り、３０分間1,000℃の典型的なアニール熱サイクルに
露呈させた後の装置構成の固有抵抗深さ分布を示してい
る。第４図Ｂに示した如く、本構成体のドープしたポリ
シリコン層の固有抵抗は、第４図Ａに示した構成体の場
合におけるアニール前の値である１０-2ohm・cmから約１
０-1ohm・cmの値へ増加されている。
第４図Ｃは、３０分間1,000℃の同一の典型的なアニー
ル熱サイクルに露呈された後であって第４図Ｂに示され
ている装置構成体のTaSi2層とドープしたポリシリコン
層との間に配設された窒化タンタル(TaNx)層及びチタン
(Ti)層とを有する本発明の装置構成体における固有抵抗
深さ分布を示している。本構成体のドープしたポリシリ
コン層の固有抵抗は、第４図Ａに示した構成体の場合の
アニール前の値である１０-2ohm・cmと実質的に等しい侭
である。これにより、従来の装置のドープしたポリシリ
コン層のものよりも約１桁低い固有抵抗となる。更に、
アニール時間が増加すると、従来技術の装置のポリシリ
コン層の固有抵抗は増加し続け、一方本発明装置のポリ
シリコン層の固有抵抗は約１０-2ohm・cmと実質的に不変
の侭である。
ル熱サイクルに露呈された後であって第４図Ｂに示され
ている装置構成体のTaSi2層とドープしたポリシリコン
層との間に配設された窒化タンタル(TaNx)層及びチタン
(Ti)層とを有する本発明の装置構成体における固有抵抗
深さ分布を示している。本構成体のドープしたポリシリ
コン層の固有抵抗は、第４図Ａに示した構成体の場合の
アニール前の値である１０-2ohm・cmと実質的に等しい侭
である。これにより、従来の装置のドープしたポリシリ
コン層のものよりも約１桁低い固有抵抗となる。更に、
アニール時間が増加すると、従来技術の装置のポリシリ
コン層の固有抵抗は増加し続け、一方本発明装置のポリ
シリコン層の固有抵抗は約１０-2ohm・cmと実質的に不変
の侭である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第１図Ａ及びＢは耐火性金属シリサイド導電性層を持っ
た従来装置の各説明図、第１図Ｃはアニール前後の従来
装置の表面からの距離と固有抵抗との間の関係を示した
グラフ図、第２図Ａは従来技術によって構成したポリシ
リコンダイオードを示した説明図、第２図Ｂはその装置
の予測及び実際の特性曲線を示したグラフ図、第３図Ａ
乃至Ｉは本発明に基づいて装置を構成する好適な方法を
示した各説明図、第４図Ａ乃至Ｃは従来装置と本発明に
基づいて構成された装置における表面からの距離と固有
抵抗との関係を示した各説明図、である。 （符号の説明） １２：ポリシリコン基板 １４：島状部 １６：チタン層 １８：ブランケット層 ２０：Ta：Si共付着層 ２４：熱SiO2層 ２６：ＰＶＸガラス層
た従来装置の各説明図、第１図Ｃはアニール前後の従来
装置の表面からの距離と固有抵抗との間の関係を示した
グラフ図、第２図Ａは従来技術によって構成したポリシ
リコンダイオードを示した説明図、第２図Ｂはその装置
の予測及び実際の特性曲線を示したグラフ図、第３図Ａ
乃至Ｉは本発明に基づいて装置を構成する好適な方法を
示した各説明図、第４図Ａ乃至Ｃは従来装置と本発明に
基づいて構成された装置における表面からの距離と固有
抵抗との関係を示した各説明図、である。 （符号の説明） １２：ポリシリコン基板 １４：島状部 １６：チタン層 １８：ブランケット層 ２０：Ta：Si共付着層 ２４：熱SiO2層 ２６：ＰＶＸガラス層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 29/784 (72)発明者 アシヨク ケイ．カプール アメリカ合衆国，カリフオルニア 94306, パロ アルト，アルマ アベニユー 3353，アパートメント 145 (56)参考文献 特開 昭57−207377（ＪＰ，Ａ) 特開 昭58−77257（ＪＰ，Ａ) 特開 昭54−13283（ＪＰ，Ａ)
Claims (33)
- 【請求項１】ドーパントを含有するシリコン基板を有す
ると共にその１表面の少なくとも一部上に配設された耐
火性金属シリサイド層を具備する半導体装置においてド
ーパントの外拡散を禁止する方法において、前記ドープ
したシリコン基板と前記耐火性金属シリサイド層との間
に耐火性窒化金属障壁層を設ける工程を有することを特
徴とする方法。 - 【請求項２】特許請求の範囲第１項において、前記障壁
層が、タンタル、ニオビウム、チタン、ジルコニウム、
クロミウム、ハフニウムから構成される群から選択され
る耐火性金属を有することを特徴とする方法。 - 【請求項３】特許請求の範囲第２項において、前記ドー
パントが、ボロン、燐、砒素、アンチモニーから構成さ
れる群から選択されることを特徴とする方法。 - 【請求項４】特許請求の範囲第３項において、前記障壁
層と前記シリコン基板との間に耐火性金属層を設ける工
程を有することを特徴とする方法。 - 【請求項５】特許請求の範囲第４項において、前記耐火
性金属層が、タンタル、ニオビウム、チタン、ジルコニ
ウム、クロミウム、ハフニウムから構成される群から選
択される耐火性金属を有することを特徴とする方法。 - 【請求項６】特許請求の範囲第５項において、前記障壁
層の耐火性金属はタンタルを有していることを特徴とす
る方法。 - 【請求項７】特許請求の範囲第５項において、前記ドー
パントがボロンを有することを特徴とする方法。 - 【請求項８】特許請求の範囲第５項において、前記耐火
性金属層の耐火性金属がチタンを有していることを特徴
とする方法。 - 【請求項９】特許請求の範囲第５項において、前記障壁
層の耐火性金属がタンタルを有しており、前記ドーパン
トがボロンを有しており、且つ前記耐火性金属層の耐火
性金属がチタンを有していることを特徴とする方法。 - 【請求項１０】高速半導体装置におけるドーパントの拡
散を禁止する方法において、(a)ドーパントを含有する
と共に第１表面を具備するシリコン基板を用意し、(b)
前記基板の第１表面上に所定の厚さを持った第１耐火性
金属からなる第１層を設け、(c)所定の厚さを持った耐
火性窒化金属からなるブランケット層を形成する為に所
定の窒素濃度を持った雰囲気中において前記第１層上に
第２耐火性窒化金属を付着形成し、(d)所定の厚さを持
っており且つシリコンと耐火性金属との所定の原子比を
持ったアモルファスで共付着させた第３耐火性金属：シ
リコン層を前記ブランケット層上に設け、(e)第２所定
の雰囲気中において所定の時間に渡り所定温度で加熱す
ることによって前記共付着層を耐火性金属ジシリサイド
層へ変換させる、上記各工程を有することを特徴とする
方法。 - 【請求項１１】特許請求の範囲第10項において、前記ド
ーパントはボロン、隣、砒素、アンチモニーで構成され
る群から選択されることを特徴とする方法。 - 【請求項１２】特許請求の範囲第11項において、前記ド
ーパントはボロンであることを特徴とする方法。 - 【請求項１３】特許請求の範囲第10項において、前記第
１、第２及び第３耐火性金属は、タンタル、チタン、ニ
オビウム、ジルコニウム、クロミウム、ハフニウムから
構成される群から選択されることを特徴とする方法。 - 【請求項１４】特許請求の範囲第13項において、前記第
１耐火性金属がチタンを有することを特徴とする方法。 - 【請求項１５】特許請求の範囲第13項において、前記第
２耐火性金属がタンタルを有することを特徴とする方
法。 - 【請求項１６】特許請求の範囲第13項において、前記第
３耐火性金属がタンタルを有することを特徴とする方
法。 - 【請求項１７】特許請求の範囲第16項において、前記共
付着層の厚さが実質的に2,500Åに等しいことを特徴と
する方法。 - 【請求項１８】特許請求の範囲第17項において、前記シ
リコン対タンタルの所定の原子比が実質的に２．５：１
に等しいことを特徴とする方法。 - 【請求項１９】特許請求の範囲第18項において、前記ア
モルファスタンタル：シリコン層が、水素雰囲気中にお
いて３０分間に実質的に等しい時間の間９５０℃に実質
的に等しい温度で加熱することによってタンタルジシリ
サイドに変換されることを特徴とする方法。 - 【請求項２０】特許請求の範囲第10項において、前記第
１耐火性金属層の厚さが実質的に５０Åに等しいことを
特徴とする方法。 - 【請求項２１】特許請求の範囲第10項において、前記ブ
ランケット層の厚さが約２００Å乃至１，０００Åの範
囲内であることを特徴とする方法。 - 【請求項２２】特許請求の範囲第10項において、窒素濃
度が約１×１０-6torr乃至１×１０-2torrの範囲内であ
ることを特徴とする方法。 - 【請求項２３】特許請求の範囲第10項において、(a)前
記第１表面上の所定の位置において前記金属ジシリサイ
ドを介してブランケット層及び第１耐火性金属層を前記
シリコン基板表面へエッチングし、(b)前記エッチした
及びエッチしていない部分の上に二酸化シリコン層を設
け、(c)前記二酸化シリコン層をガラス層で被覆し、(d)
所定の温度で前記ガラス層をリフローさせることを特徴
とする方法。 - 【請求項２４】特許請求の範囲第23項において、前記ガ
ラスを約８２５℃から１，０００℃の範囲内の温度でリ
フローさせることを特徴とする方法。 - 【請求項２５】ドーパントを含有すると共に１表面の少
なくとも一部上に配設された耐火性金属シリサイド層を
具備するシリコン基板を有する半導体装置において、前
記シリコン基板から前記耐火性金属シリサイド層内への
前記ドーパントの外拡散を防止する手段を設けてあり、
前記手段が前記基板と前記耐火性金属シリサイド層との
間に配設した耐火性窒化金属障壁層を有することを特徴
とする装置。 - 【請求項２６】特許請求の範囲第25項において、前記耐
火性窒化金属層が、タンタル、ニオビウム、チタン、ジ
ルコニウム、クロミウム、ハフニウムから構成される群
から選択される耐火性金属を有していることを特徴とす
る装置。 - 【請求項２７】特許請求の範囲第26項において、前記ド
ーパントが、ボロン、隣、砒素、アンチモニーから構成
される群から選択されるものであることを特徴とする装
置。 - 【請求項２８】特許請求の範囲第27項において、コンタ
クト抵抗を減少させる手段を設けてあり、前記手段が前
記障壁層と前記シリコン基板との間に配設された耐火性
金属層を有していることを特徴とする装置。 - 【請求項２９】特許請求の範囲第28項において、前記耐
火性金属層が、タンタル、ニオビウム、チタン、ジルコ
ニウム、クロミウム、ハフニウムから構成される群から
選択される耐火性金属を有することを特徴とする装置。 - 【請求項３０】特許請求の範囲第29項において、前記障
壁層の耐火性金属がタンタルを有することを特徴とする
装置。 - 【請求項３１】特許請求の範囲第29項において、前記ド
ーパントがボロンを有していることを特徴とする装置。 - 【請求項３２】特許請求の範囲第29項において、前記耐
火性金属層の耐火性金属がチタンを有していることを特
徴とする装置。 - 【請求項３３】特許請求の範囲第29項において、前記障
壁層の耐火性金属がタンタルを有しており、前記ドーパ
ントがボロンを有しており、前記耐火性金属層の耐火性
金属がチタンを有していることを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US600163 | 1984-04-13 | ||
| US06/600,163 US4640004A (en) | 1984-04-13 | 1984-04-13 | Method and structure for inhibiting dopant out-diffusion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616822A JPS616822A (ja) | 1986-01-13 |
| JPH065667B2 true JPH065667B2 (ja) | 1994-01-19 |
Family
ID=24402552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077600A Expired - Lifetime JPH065667B2 (ja) | 1984-04-13 | 1985-04-13 | ドーパントの外拡散を禁止する方法及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4640004A (ja) |
| EP (2) | EP0159935B1 (ja) |
| JP (1) | JPH065667B2 (ja) |
| CA (1) | CA1219687A (ja) |
| DE (1) | DE3587682T2 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2555364B1 (fr) * | 1983-11-18 | 1990-02-02 | Hitachi Ltd | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
| DE3684539D1 (de) * | 1985-09-06 | 1992-04-30 | Philips Nv | Herstellungsverfahren einer halbleitervorrichtung. |
| JPH0783034B2 (ja) * | 1986-03-29 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
| US4727045A (en) * | 1986-07-30 | 1988-02-23 | Advanced Micro Devices, Inc. | Plugged poly silicon resistor load for static random access memory cells |
| JPH0677158B2 (ja) * | 1986-09-03 | 1994-09-28 | 株式会社日立製作所 | 電子写真感光体 |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| CA1306072C (en) * | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
| JP2624736B2 (ja) * | 1988-01-14 | 1997-06-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US4962414A (en) * | 1988-02-11 | 1990-10-09 | Sgs-Thomson Microelectronics, Inc. | Method for forming a contact VIA |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| US4897287A (en) * | 1988-10-06 | 1990-01-30 | The Boc Group, Inc. | Metallization process for an integrated circuit |
| JPH02141569A (ja) * | 1988-11-24 | 1990-05-30 | Hitachi Ltd | 超伝導材料 |
| US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
| US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| US5075761A (en) * | 1989-05-31 | 1991-12-24 | Sgs-Thomson Microelectronics, Inc. | Local interconnect for integrated circuits |
| US5164333A (en) * | 1990-06-19 | 1992-11-17 | Siemens Aktiengesellschaft | Method for manufacturing a multi-layer gate electrode for a mos transistor |
| US5034348A (en) * | 1990-08-16 | 1991-07-23 | International Business Machines Corp. | Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit |
| DE69226987T2 (de) * | 1991-05-03 | 1999-02-18 | Sgs Thomson Microelectronics | Lokalverbindungen für integrierte Schaltungen |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5858868A (en) * | 1992-05-08 | 1999-01-12 | Yamaha Corporation | Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact |
| US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
| US5364803A (en) * | 1993-06-24 | 1994-11-15 | United Microelectronics Corporation | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure |
| US5356837A (en) * | 1993-10-29 | 1994-10-18 | International Business Machines Corporation | Method of making epitaxial cobalt silicide using a thin metal underlayer |
| DE4337355C2 (de) * | 1993-11-02 | 1997-08-21 | Siemens Ag | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich |
| US5403778A (en) * | 1994-01-06 | 1995-04-04 | Texas Instruments Incorporated | Limited metal reaction for contact cleaning and improved metal-to-metal antifuse contact cleaning method |
| US5652183A (en) * | 1994-01-18 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device containing excessive silicon in metal silicide film |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| JPH098297A (ja) * | 1995-06-26 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置、その製造方法及び電界効果トランジスタ |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| JPH0974195A (ja) * | 1995-07-06 | 1997-03-18 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US5916634A (en) * | 1996-10-01 | 1999-06-29 | Sandia Corporation | Chemical vapor deposition of W-Si-N and W-B-N |
| TW400579B (en) * | 1997-03-24 | 2000-08-01 | United Microelectronics Corp | Method for manufacturing semiconductor device with titanium nitride |
| US7745301B2 (en) | 2005-08-22 | 2010-06-29 | Terapede, Llc | Methods and apparatus for high-density chip connectivity |
| US8957511B2 (en) | 2005-08-22 | 2015-02-17 | Madhukar B. Vora | Apparatus and methods for high-density chip connectivity |
| KR100650858B1 (ko) * | 2005-12-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| CN106158654B (zh) * | 2015-04-20 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614547A (en) * | 1970-03-16 | 1971-10-19 | Gen Electric | Tungsten barrier electrical connection |
| US3879746A (en) * | 1972-05-30 | 1975-04-22 | Bell Telephone Labor Inc | Gate metallization structure |
| US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
| US4228212A (en) * | 1979-06-11 | 1980-10-14 | General Electric Company | Composite conductive structures in integrated circuits |
| JPS5680144A (en) * | 1979-12-06 | 1981-07-01 | Fujitsu Ltd | Preparation of semiconductor device |
| US4344223A (en) * | 1980-11-26 | 1982-08-17 | Western Electric Company, Inc. | Monolithic hybrid integrated circuits |
| WO1982003948A1 (en) * | 1981-05-04 | 1982-11-11 | Inc Motorola | Low resistivity composite metallization for semiconductor devices and method therefor |
| JPS57207377A (en) * | 1981-06-15 | 1982-12-20 | Nec Corp | Manufacture of semiconductor device |
| JPS5877257A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | 超高信頼性電極 |
-
1984
- 1984-04-13 US US06/600,163 patent/US4640004A/en not_active Expired - Lifetime
-
1985
- 1985-04-05 EP EP85400680A patent/EP0159935B1/en not_active Expired - Lifetime
- 1985-04-05 EP EP19930109021 patent/EP0568108A1/en not_active Withdrawn
- 1985-04-05 DE DE3587682T patent/DE3587682T2/de not_active Expired - Lifetime
- 1985-04-12 CA CA000478952A patent/CA1219687A/en not_active Expired
- 1985-04-13 JP JP60077600A patent/JPH065667B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS616822A (ja) | 1986-01-13 |
| EP0159935A2 (en) | 1985-10-30 |
| DE3587682D1 (de) | 1994-01-27 |
| EP0159935A3 (en) | 1989-07-19 |
| CA1219687A (en) | 1987-03-24 |
| EP0159935B1 (en) | 1993-12-15 |
| EP0568108A1 (en) | 1993-11-03 |
| DE3587682T2 (de) | 1994-06-23 |
| US4640004A (en) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065667B2 (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| US4829363A (en) | Structure for inhibiting dopant out-diffusion | |
| US6096640A (en) | Method of making a gate electrode stack with a diffusion barrier | |
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| EP0388565B1 (en) | Refractory metal silicide cap for protecting multi-layer polycide structure | |
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| EP0071029B1 (en) | Method for fabricating self-passivated composite silicon-silicide conductive electrodes | |
| US6204173B1 (en) | Multiple implantation and grain growth method | |
| JP2528961B2 (ja) | Ｖｌｓｉ装置の抵抗領域に低抵抗接続を形成する方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| WO1982003948A1 (en) | Low resistivity composite metallization for semiconductor devices and method therefor | |
| US6455400B1 (en) | Semiconductor processing methods of forming silicon layers | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| US6323083B1 (en) | Method for forming lower electrode structure of capacitor of semiconductor device | |
| US20050130418A1 (en) | Semiconductor device and manufacturing method therefor | |
| EP0137980B1 (en) | Method for making electrical connections to a semiconductor substrate | |
| US20020025673A1 (en) | Method for forming gate by using Co-silicide | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
| JPH0550129B2 (ja) | ||
| KR0161880B1 (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US5179434A (en) | Semiconductor device and manufacturing method thereof | |
| US5324536A (en) | Method of forming a multilayered structure | |
| KR100315024B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JP3105508B2 (ja) | 多層ポリサイド構造を保護するための高融点金属シリサイド被覆 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |