JPH02141569A - 超伝導材料 - Google Patents

超伝導材料

Info

Publication number
JPH02141569A
JPH02141569A JP63294532A JP29453288A JPH02141569A JP H02141569 A JPH02141569 A JP H02141569A JP 63294532 A JP63294532 A JP 63294532A JP 29453288 A JP29453288 A JP 29453288A JP H02141569 A JPH02141569 A JP H02141569A
Authority
JP
Japan
Prior art keywords
film
electrode wiring
superconducting material
temp
resistant metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63294532A
Other languages
English (en)
Inventor
Nobuyoshi Kobayashi
伸好 小林
Masayasu Suzuki
正恭 鈴樹
Seiichi Kondo
誠一 近藤
Makoto Matsui
誠 松井
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63294532A priority Critical patent/JPH02141569A/ja
Priority to EP89121208A priority patent/EP0370387A3/en
Priority to US07/438,596 priority patent/US5013526A/en
Publication of JPH02141569A publication Critical patent/JPH02141569A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53285Conductive materials containing superconducting materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S420/00Alloys or metallic compositions
    • Y10S420/901Superconductive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超電導材料に関し、詳しくは、たとえば半導
体装置などにおける電極配線などに特に好適な、超伝導
材料に関する。
〔従来の技術〕
従来より、液体ヘリウム温度(4,2K)以上で超伝導
を示す金属材料としては、Nb、Pb、その他NbaS
n  などの合金等が知られている。半導体装置の電極
や配線にこれらの超伝導材料を用いる場合には、電子線
蒸着およびスパッタリング法等により比較的容易に薄膜
化が可能であるNb。
pbなどが従来より用いられている。
しかしながら、Nb、Pbなどは薄膜化は容易なものの
、融点が低いため、膜形成機製造工程において、高温過
程に制約が生じたり、ドライエツチングによる微細加工
が困難であったり、あるいは室温と低温との熱サイクル
によって膜質が変化しやすいという問題があった。
〔発明が解決しようとする課題〕
上記従来の超電導電極材料は、いわゆる通常の半導体製
造工程で用いられる材料とは特性が著るしく異なるため
、微細でしかも安定な超伝導配線を有する半導体装置を
製造するのが困難であるという問題があった。
本発明は、上記従来の問題を解決し、通常の半導体製造
工程との適合性が高く、しかも液体ヘリウム温度(4,
2K)以上で超伝導祭示す超伝導性材料を提供すること
にある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明はSiを含みWもし
くはMOを主成分とする材料を超電心材料として用いる
ものである。
〔作用〕 WおよびMoは、電気抵抗が低く(薄膜で〜10μΩ・
cm)高融点(3300℃)であり、しかもSFeまた
はCQ 2を含むガスを用いたドライエッチングにより
容易に微細加工が可能であるため、半導体装置の電極配
線および接合部でのバリアメタルとして広く利用するこ
とが可能であり、その他にも多くの用途が期待できる。
ただし、WおよびMo自体の超伝導転移温度Tcは、た
とえばWは0.012にであり、極低温である。Tcと
して4.2に以上(4,5K)にするためには、Siを
混入させることが極めて効果があることがわかった。
しかも、WやMo自体としての半導体装置の電極配線と
しての優れた性質は、2〜40原子パーセントのSiを
混入させた材料においても、大きくは変わらないことが
明らかになった。また、Siを含んだWやMoの薄膜は
通常のスパッタリング法および六弗化タングステン(W
Fe)や六弗化モリブデン(MoFe)を用いた低圧化
学気相成長法(CVD)により容易に形成することが可
能である。
〔実施例〕
以下、本発明の一実施例を第1表により説明する。WF
eと5iHaとを用いた低圧CVD法により、Si単結
晶基板上に基板温度236℃および354℃で、Siを
含んだW膜をそれぞれ成長させた。使用したガスは、W
Fe、SiH4の他にキャリアガスとしてArを用いた
。全圧はすべて0 、65torrであった。得られた
膜中の不純物は、オージェ電子分光法(AES)により
調べ、感度補正係数に基づいて不純物を算出した。それ
ぞれのW膜の形成条件、膜厚、室温での比抵抗、膜中の
Si、O,Fの量を第1表にまとめた。電気抵抗は、S
i単結晶基板上のW膜を通常のホ1−リソグラフィー技
術を用い四端子素子の型にパターニングした試料を用い
て行なった。W膜のエツチングは、SFeを用いた周知
の反応性イオンエツチングにより行なった。これらの試
料を、液体ヘリウム温度(4,2K)まで冷却し、電気
抵抗を四端子で測定した。電気抵抗が、測定誤差範囲で
Oを示した試料を、超伝導状態にあるとした。通常の金
属抵抗のような残留抵抗値を示した試料と、超伝導状態
を示した試料を第1表に示した。第1表から明らかなよ
うに、Siの含有量が2.0から40at+n%の試料
については超伝導がamされたが、それ以外の範囲のS
i含有量の試料については超伝導が観察されなかった。
超伝導を示すW材料については、比抵抗は100〜20
0μΩ・cm程度と、バルク値と比べると20倍程度高
いが電極配線材料としては十分に低抵抗であり、しかも
ドライエツチングも容易に行なうことができるので、半
導体装置の微細電極配線材料として適している。また、
4.2Kから温度を上昇させ、Tcを測定した所、いず
れの試料も4.4〜4.7にのTcを示した。
本実施例では、Siを含むW薄膜をW Fo とSiH
4を反応ガスとして用いる低圧CVD法により形成した
が、他にスパッタリングによって膜を形成した場合につ
いても検討も行なった。Si基板と室温にした状態で、
SiとWの2つのターゲットからの同時スパッタリング
により、Siが5 、 Oatm%含まれるW膜を形成
し、4.2にでの電気抵抗を測定して所超伝導状態を示
した。同様にSiを含むWターゲットを用いて、このよ
うな超伝導薄膜を形成することも可能であることが認め
られ、CVDのみでなく、スパッタリングによって膜を
形成しても超伝導性を有していることが確認できた。
また、W中に含まれる他の不純物については、第1表に
示されるようにたとえば酸素(0)が0.86〜2 、
8 atm%の範囲で含まれていても、超伝導のTc等
に大きな影響を及ぼさない。なお、0 、8 atm%
程度の酸素を含む試料については、試料を大気中に出し
た時の表面酸化、およびAES測定中の雰囲気からの付
着等の効果と考えられるのでW膜中の酸素は測定値以下
である。同様に、W中にTi、Ru、Reなどの遷移金
属、C9G e 、などの元素が酸素と同等程度混入し
ても、超伝導材料として用いることが可能である。
次に、本発明の他の実施例を第1図により説明する。第
1図に、Siを含むW膜をSi半導体素子の電極配線と
して用いた例を示す。P型5i(100)ウェハ(2−
5Ω・CII+)基板1上に、通常の半導体製造工程で
行なうようにフィールド酸化膜2を形成した後、Asイ
オンを用いたイオン打込みを行ない、基板を900℃、
20分間加熱してn十拡散層3を形成した、その後、W
 F eと5iHiとを用いた低圧CVD法により、S
iを5.2%含むW膜4を厚さ300nm堆積させた後
(同図(a))、通常のホトレジスト工程を用いて電極
配線の形状に加工した。W膜4とフィールド酸化膜2と
の接着性が不十分な場合、およびW膜4とn十拡散層3
との間にバリアメタルが必要な場合には、W膜4の下に
、TiN、およびTiWなどのバリアメタルをスパッタ
蒸着してもよい。その後、低圧CVD法によりりんガラ
ス(PSG)膜5を900nm堆積させ、700℃。
30分加熱した後、通常のホトレジスト工程を用いてW
電極配線4上に直径0.5μmの接続孔を形成した(同
図(b))。
その後、再びW F eとSi、H4を用いた低圧CV
D法により、Siを含んだW膜4′を形成し、通常のホ
トレジスト工程を用いて配線形状にバタニングした。W
膜4′の形成条件は、1層目のW電極配線4と同じであ
った。本実施例で示された様にして、通常のSi半導体
素子製造工程を用いて、Siを含むWの多層電極配線を
形成することができる。これらの半導体素子を4.2K
まで冷却すれば、W電極配線4,4′を超伝導電極配線
として用いることができることが確認された。
また本実施例では、W電極配線のみを用いたが通常の半
導体素子材料として用いられるAQ、シリサイド、ポリ
Si等をWを組合わせて用いることが可能である。
また、上記Siを含むWの代わりしこ、同量のSiを含
むMOを用いても、はぼ同様超伝導性が得られ、超伝導
材料として使用できることが認められた。
〔発明の効果〕
本発明によれば、半導体製造工程との適合性に優れるW
もしくはMo材料を用いて、4.2に以上で超伝導を示
す微細な電極配線を形成することができる。本発明は、
従来より用いられている通常の低圧CVD装置およびス
パッタ蒸着装置などの製造装置を用いて、容易に薄膜形
成およびエツチングが可能であり、以後の工程における
高温度の熱処理に耐えることができ、経済性、効率の上
からも優れている。
【図面の簡単な説明】
第1図は、本発明の一実施例を説明するための工程図で
ある。 1・・・シリコン結晶基板、2・・・フィールド酸化膜
、3・・・n十拡散層、4,4′・・・Siを含んだW
電極配線、5・・・りんガラス。

Claims (1)

  1. 【特許請求の範囲】 1、Siを含む耐熱性金属からなる超電導材料。 2、上記耐熱性金属は、WおよびMoからなる群から選
    択された少なくとも1種である特許請求の範囲第1項記
    載の超伝導材料。 3、上記Siの含有量は2〜40原子%である特許請求
    の範囲第1項乃至第2項記載の超伝導材料。 4、所望の形状を有する特許請求の範囲第1項乃至第3
    項記載の超伝導材料の膜から形成された電極配線。 5、半導体基板上形成された特許請求の範囲第4項記載
    の電極配線と、上記電極配線を、上記電極配線が超伝導
    性を発現する温度に冷却する手段を少なくともそなえた
    半導体装置。 6、WF_6とSiH_4を反応ガスとして用いた低圧
    化学気相成長法により形成された特許請求の範囲第4項
    記載の電極配線。 7、スパッタ蒸着法により形成された特許請求の範囲第
    4項記載の電極配線。
JP63294532A 1988-11-24 1988-11-24 超伝導材料 Pending JPH02141569A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63294532A JPH02141569A (ja) 1988-11-24 1988-11-24 超伝導材料
EP89121208A EP0370387A3 (en) 1988-11-24 1989-11-16 Superconducting material
US07/438,596 US5013526A (en) 1988-11-24 1989-11-17 Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63294532A JPH02141569A (ja) 1988-11-24 1988-11-24 超伝導材料

Publications (1)

Publication Number Publication Date
JPH02141569A true JPH02141569A (ja) 1990-05-30

Family

ID=17808999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294532A Pending JPH02141569A (ja) 1988-11-24 1988-11-24 超伝導材料

Country Status (3)

Country Link
US (1) US5013526A (ja)
EP (1) EP0370387A3 (ja)
JP (1) JPH02141569A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468524A (ja) * 1990-07-06 1992-03-04 Samsung Electron Co Ltd 選択的な化学蒸着におけるタングステンの差別的な成長方法
JPH0469928A (ja) * 1990-07-06 1992-03-05 Samsung Electron Co Ltd タングステン配線のパターンを形成する方法
JP2011018464A (ja) * 2009-07-07 2011-01-27 Toyota Central R&D Labs Inc 電極材料、電極及び素子
JP2020518725A (ja) * 2017-06-02 2020-06-25 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導体相互接続のための堆積方法
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5919321A (en) * 1996-08-13 1999-07-06 Hitachi Metals, Ltd. Target material of metal silicide
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8315678B2 (en) * 2007-10-10 2012-11-20 D-Wave Systems Inc. Systems, methods, and apparatus for multilayer superconducting printed circuit boards
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005990A (en) * 1975-06-26 1977-02-01 The United States Of America As Represented By The United States Energy Research And Development Administration Superconductors
JPS55164860U (ja) * 1979-05-16 1980-11-27
US4398341A (en) * 1981-09-21 1983-08-16 International Business Machines Corp. Method of fabricating a highly conductive structure
US4608296A (en) * 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4851295A (en) * 1984-03-16 1989-07-25 Genus, Inc. Low resistivity tungsten silicon composite film
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
DE3588114T2 (de) * 1984-04-19 1997-02-06 Hitachi Ltd Supraleitende Anordnung
EP0667645A1 (en) * 1984-11-05 1995-08-16 Hitachi, Ltd. Superconducting device
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468524A (ja) * 1990-07-06 1992-03-04 Samsung Electron Co Ltd 選択的な化学蒸着におけるタングステンの差別的な成長方法
JPH0469928A (ja) * 1990-07-06 1992-03-05 Samsung Electron Co Ltd タングステン配線のパターンを形成する方法
JP2011018464A (ja) * 2009-07-07 2011-01-27 Toyota Central R&D Labs Inc 電極材料、電極及び素子
JP2020518725A (ja) * 2017-06-02 2020-06-25 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導体相互接続のための堆積方法
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication

Also Published As

Publication number Publication date
EP0370387A3 (en) 1990-08-29
US5013526A (en) 1991-05-07
EP0370387A2 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
US5281485A (en) Structure and method of making Alpha-Ta in thin films
US5221449A (en) Method of making Alpha-Ta thin films
US5622608A (en) Process of making oxidation resistant high conductivity copper layers
JPS58115855A (ja) 半導体装置およびその製造法
JPH02141569A (ja) 超伝導材料
US20070281457A1 (en) Copper layer and a method for manufacturing said copper layer
JPH01302875A (ja) 装置およびその製造方法
US4526665A (en) Method of depositing fully reacted titanium disilicide thin films
JPH0284782A (ja) ジョセフソン素子の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
JPH1079388A (ja) 半導体装置及びその製造方法
JP3133110B2 (ja) 炭素系化合物及び半導体素子
JPH0243334B2 (ja)
JP5118276B2 (ja) 半導体装置用ゲート絶縁膜形成用スパッタリングターゲット、同製造方法及び半導体装置用ゲート絶縁膜
JPH03126836A (ja) 超伝導材料
JPS6167282A (ja) 超伝導集積回路用抵抗素子及びその製法
JP3559290B2 (ja) 金属薄膜及びその製造方法
JPS61150236A (ja) 半導体装置
JPH03253067A (ja) 抵抗体及びその製造方法
JPS62118525A (ja) 半導体装置の製造方法
Fang et al. Observations on the phase transformation and its effect on the resistivity of WSi2 films prepared by low‐pressure chemical vapor deposition
JPH02114641A (ja) 半導体装置の製造方法
Aliev et al. Technology for Producing Schottky Contacts Based on an IrSi–Si Composite
JPS63306677A (ja) 超電導装置およびその製造方法