JPS6167282A - 超伝導集積回路用抵抗素子及びその製法 - Google Patents

超伝導集積回路用抵抗素子及びその製法

Info

Publication number
JPS6167282A
JPS6167282A JP59188724A JP18872484A JPS6167282A JP S6167282 A JPS6167282 A JP S6167282A JP 59188724 A JP59188724 A JP 59188724A JP 18872484 A JP18872484 A JP 18872484A JP S6167282 A JPS6167282 A JP S6167282A
Authority
JP
Japan
Prior art keywords
resistance element
alloy
resistance
josephson
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59188724A
Other languages
English (en)
Inventor
Keiichi Tanabe
圭一 田辺
Osamu Michigami
修 道上
Hidefumi Asano
秀文 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59188724A priority Critical patent/JPS6167282A/ja
Publication of JPS6167282A publication Critical patent/JPS6167282A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超伝導集積回路用抵抗素子及びその製造方法、
特に低廉で、しかも安定性に優れ再現性良く、容易に作
製することのできる超伝導集積回路用抵抗素子及びその
製造法に関する。
従来の技術 完全導電性、完全反磁性等の特異な性質即ち超伝導現象
を示す超伝導体を利用したジョセフソン効果の発見以来
、超伝導現象のエレクトロニクスへの応用研究が急速に
進み、クライオエレクトロニクスもしくは超伝導エレク
トロニクスと呼ばれる新たな応用分野が出現するに至っ
た。
ジョセフソン効果とは、2つの超伝導体を絶縁層を介し
て接触させた場合に、この接合即ちジョセフソン接合を
通して電子対のトンネル電流が流れる現象をいい、直流
並びに交流ジョセフソン効果が基本となっている。
このジョセフソン効果の応用を中心として、超伝導エレ
クトロニクスにおいて多岐に亘る応用分野が展開され、
例えばジョセフソン素子の有する高感度性、高精度性、
低雑音性などを利用した超伝導量子干渉計(SQUID
)とその精密計測への応用、電圧標準、電磁波検出など
交流ジョセフソン効果への応用、またジョセフソン接合
の応答の高速性、極低電力消費性などを利用したジョセ
フソン素子の電子計算機への応用などがみられる。
これらは、いずれもジョセフソン接合のもつ電磁応答性
、非線形性等の特異な性質を利用して、従来の電子デバ
イスでは得られない高度の性能を得ようとすることにあ
る。
このように、ジョセフソン素子の応用は超伝導エレクト
ロニクス技術の中心課題となっており、今後の発展が期
待され、広範な研究開発が行われてきている。
従来、Pb系電極材料を用いたジョセフソン集積回路用
の電源抵抗、ダンピング抵抗、負荷抵抗などの抵抗素子
としては、Au1n、が広く用いられている。しかし、
このAu1nzは構成元素の一つであるAuが高価であ
るばかりでなく、InのPb系材料からなる電極配線材
料への拡散係数が大きいという欠点があった。このIn
の拡散のために、ジョセフソン接合の特性の経時変化が
生じやすいという問題点があった。また、これを避ける
ためにAu1n2よりなる抵抗素子は、多くの場合ジョ
セフソン接合から数百μmの距離を隔てて設けられてい
た。
この事実は、ジョセフソン素子を用いた回路の集積度の
向上に対する大きな妨げとなっていた。
一方、超伝導転移温度(Tc)がpb系のものよりも高
く、また機械的に硬いので、温度の変動に対して安定な
動作を行うことができ、更に温度サイクルや保存に対し
ても安定であることから、高信頼性、高安定性を有する
素子として期待されているNbを電極材料として用いた
ジョセフソン集積回路には、従来、第2図に示すように
、サファイヤなどの基板f上において、h等の純金属2
をNbからなる超伝導ス) IJツブ線3の間隙にスパ
ッタあるいは蒸着で重ね抵抗素子としたものが多く用い
られている。しかし、MO等の純金属の抵抗値は薄。
膜を作製するための真空装置内の雰囲気や集積条件によ
り大きく左右される薄膜内に含まれる格子欠陥や不純物
の濃度で決定されるため、例えば抵抗率の膜厚依存性が
大きいという問題があり、所定の抵抗値を示す抵抗素子
を再現性良く作製することが困難であるという欠点があ
ると共に、純金属の抵抗値が大きな温度変化を示すため
、抵抗素子の温度安定性に問題があった。
さらに、第2図のようにMo等からなる抵抗素子を形成
する方法は、段差部での段切れやNbが活性なため表面
に形成された酸化物に起因する接触抵抗の増大が起こり
やすいという欠点を有していた。
発明が解決しようとする問題点 以上述べたように、超伝導エレクトロニクスの分野にお
いては、種々の機器へのジョセフソン素子の応用を中心
として、超伝導現象の各種特異性を利用した電子デバイ
スの高性能化を達成すべく広範な研究開発が行われてい
る。
しかしながら、依然として改良さるべき種々の問題点を
含んでおり、例えばpb系電極材料を用いたジョセフソ
ン集積回路用のAu1n2抵抗素子は高価であるとか、
Inがpb系電極配線材料中に拡散するために、接合の
特性の経時変化を生ずるなどの問題があり、またこの難
点を改善する手段もあるが、別の新たな問題をもたらす
結果となっている。
更に、Nbを電極材料として用いたジョセフソン集積回
路ではスパッタ、蒸着などによりMO等の純金属を抵抗
素子として使用しているが、これについても抵抗率の膜
厚依存性が大きく、再現性のよい抵抗値のものが得られ
ない、温度安定性が悪い等上記のような各種欠点を有し
ていた。
そこで、このような抵抗素子の欠点を克服し得る新たな
抵抗素子用材料を關発し、また新たな抵抗素子の経済的
な形成方法を実現することは、ジョセフソン素子を利用
した各種電子デバイスの信頼性、安定性を確保する上で
、また低価格化を図りこの素子の応用分野を拡大する上
で極めて意義あるものと思われる。
そこで、本発明の目的は、低廉で、しかも安定性、再現
性に優れ、集積度の向上を図ることのできる超伝導回路
用抵抗素子及びこの素子を制御性良く容易に作製するこ
とのできる製法を提供することにある。
問題点を解決するための手段 本発明者等はジョセフソン集積回路用の抵抗素子に係る
上記の如き現状に鑑みて、上記本発明の目的を達成し得
る抵抗素子材料を開発すべく種々検討、研究した結果、
Nbの合金あるいはその金属間化合物を使用することが
極めて有効であり、また、該材料からの抵抗素子の形成
を、Nb超伝導ストリップ線の一部をイオン打込みによ
り絶縁体化することにより行うことにより抵抗値の再現
性に優れ、安定かつ低廉な抵抗素子が得られると共に集
積度の向上を図ることもできることを見出し、本発明を
完成した。
即ち、本発明の超伝導集積回路用抵抗素子はNbを主成
分とし、Ge、 Si、 AI、Ga5Snからなる群
から選ばれる少なくとも1種の元素を20原子%〜70
原子%の範囲内で含有する、非晶質または乱れた結晶か
らなるNb合金で形成されていることを特徴とする。 
 ゛ 本発明の前記抵抗素子において、合金成分Ge等の含有
量は臨界的であり、下限である20原子%に満だない場
合には、抵抗率の温度依存性が著しぐ大きくなり、また
超伝導体となってしまうために抵抗素子としては使用で
きないので望ましくなく、また70原子%を越える場合
には抵抗率の温度依存性が大きくなるのでこれも避ける
べきである。
従って、上記本発明で意図する抵抗体素子を得るために
は、上記のような範囲内でGe等を使用することが重要
である。
本発明のこのような抵抗素子は、基板温度400℃未満
の下でNbからなる超伝導ストリップ線の一部にGe、
 Si、 At5Ga、 Snからなる群から選ばれる
少なくとも1種の元素をイオン打込みすることにより、
Nbと20〜70原子%の前記元素の少な(とも1種を
含有するNb合金を形成することにより作製することが
できる。
ここで基板温度を400℃未満としたのは、400℃以
上の温度で得られる抵抗素子は非晶質または乱れた結晶
ではなく、抵抗率の温度依存性の著しく大きなものとな
ってしまうので好ましくないことによる。
前記本発明の方法においてGe等の合金材料をイオン打
込みするためには、各種のイオン打込み装置を使用する
ことができる。例えば、集束イオンビーム型スパッタ装
置、2つのカソードを有するdcマグネトロンスパッタ
装置(以下二連マグネトロンスパブタ装置と呼ぶ)等を
用いることができる。
この二連マグネトロンスパッタ装置は、第1図に示すよ
うに、真空チャンバ20と、チャンバ20内下方に設け
られ外部直流電源21.22と接続されたマグネトロン
カソード23及び24と、該カソード夫々の上部に配置
されたターゲット25および26と、接地され、ターゲ
ット25および26の上方に設けられたリング状アノー
ド27.2Bとチャンバ20の上方に配置された基板加
熱用ヒータ29とから主として構成され、更にチャンバ
20はスパッタ用ガス導入弁30を備えたガス導入管3
1およびメインバルブ32を備えた排気系33と接続さ
れている。
この二連マグネトロンスパッタ装置を用いて、実際に抵
抗素子を形成するには、まず基板1をセットし、排気系
33例えば油拡散ポンプまたは油回転ポンプによってチ
ャンバ20内を真空にし、スパッタガス(例えば一般的
にはArガス)を導入し、2種のターゲット25.26
をアルゴンガス雰囲気中で基板1にメタルマスクなどを
介して同時にスパッタし、所定のイオンを打込み抵抗素
子パターンを得ることができる。
ここで、ターゲットとしてはNb −X (X =Ge
Si、 Al5Ga、 Sn)合金の組成を異にする2
種の合金ターゲットを使用し、これら両ターゲットに付
加する陰極電流の相対値を変化させることにより抵抗薄
膜の組成を変化させることができる。
また、基板の温度調整は加熱ヒータ29により高温度と
することができ、また液体窒素で冷却した銅ブロックと
基板とを密着させることにより室温以下に調整すること
も可能である。
更に、本発明の抵抗素子は、上記のような合金ターゲッ
トを用いた一般的なスパッタリング法もしくは共蒸着法
によっても容易に作製することができる。
作用 本発明の超伝導回路用抵抗素子は、所定の組成比および
適当な作製条件下でNbにX (Ge)等を注入し、N
b合金あるいは金属間化合物としたことにより、超伝導
転移温度Tcは4に以下となる。
また、イオン打込みによりNbにGe等を注入するので
、その際得られる薄膜抵抗素子の結晶構造は非晶質もし
くは乱れた結晶構造となり、その結果該抵抗素子の抵抗
率は極めて低い膜厚依存性、温度依存性を示すことにな
る。従って、このような特性の抵抗素子を利用して、4
.2に以上の温度で動作し、安定性並びに信頼性の高い
超伝導ICを得ることができ、しかも集積度を高めるこ
とも可能となる。
このように抵抗率の温度依存性、膜厚依存性を改善する
ためには、Xの含有率を前記所定の範囲内とし、しかも
抵抗素子作製時の基板温度を所定の範囲内(400℃未
満)に制御する必要がある。
これによって得られる抵抗素子薄膜は非晶質もしくは乱
れた結晶構造のものとなり、1.00前後の抵抗率比[
R(R,T、 ) / R(4,2K)〕を与え、20
〜800nmの実験範囲内でせいぜい従来のものの17
5程度の膜厚依存性しか示さず、更に、室温、極低温間
の熱サイクルを多数回に亘り繰返した後にも、この抵抗
素子を用いた集積回路は特性の経時変化が極めて小さく
、安定性が高く、信頼性も著しく増大する。
Xの中で特にGe、 SiについてはNb合金中の含有
率が50原子%以上となると、得られる抵抗素子は大き
な抵抗率の温度変化を示すようになり、好ましくない。
また、本発明の方法によれば、ジョセフソン集積回路の
配線材料として一般に使用されるNbストリップ線の一
部に直接抵抗素子を作り込み、Nbからなる電極と抵抗
素子薄膜との重合せ部分を必要としないために、従来み
られた段切れ、接触、抵抗の問題がなくなり、歩留り改
善を可能とする。
既に述べたように本発明の抵抗素子はスパッタリングあ
るいは共蒸着によっても作製できるが、イオン打込みに
よればNb−X合金あるいは金属間化合物からなる抵抗
素子を、前記スパッタリング等に比べ、より制御性・再
現性良く作製することができる。
Nbを電極材料として用いた超伝導集積回路を作成する
に場合、まずNb蒸着膜からなる下地電極パターンを形
成するが、次いで抵抗素子用薄膜を堆積する前に、下地
電極パターンを十分に表面クリーニングする必要がある
。これが不十分である諒、抵抗素子と下地電極パターン
との重なり部分に接触抵抗が発生し、抵抗素子の設計抵
抗値を著しく変化させることになり、当初設定したバイ
アス電流値では動作し得ないものとなってしまう。
更に、蒸着法で抵抗素子を作製する場合、蒸着速度は極
めて重要であり、2OA / sec、以下とすること
が好ましい。これよりも大きな速度では、得られる膜は
結晶となってしまい、またToが大きいので抵抗素子と
して使用できない。  。
実施例 以下、実施例により本発明を更に具体的に説明する。
実施例1 第1図に示したような、二連マグネトロンスパッタ装置
を用い、Nb−1o原子%A1合金及びNb−70原子
%A1合金からなる2種のターゲットを、アルゴンガス
雰囲気中で同時にスパッタすることにより、サファイア
基板上にメタルマスクを通して幅100μm、長さ20
0 p m 、厚さ200nmのNb−A!薄膜パター
ンを形成し抵抗素子とした。その際、両ターゲットに付
加する陰極電流の相対値を変化させ、両ターゲットのス
パッタレートの相対値を変化させることにより薄膜の組
成を10原子%A1から70原子%Alまで変化させた
。また基板温度は、室温(〜20℃)から600℃まで
変化させた。さらに基板を液体窒素で冷却した銅ブロッ
クに密着させることにより室温以下の基板温度(この場
合は一150℃であった)での薄膜形成も行った。これ
らの抵抗素子の電気抵抗を1.5Kから室温までの温度
範囲で四端子法により測定した。また同一の抵抗素子を
同一基板上に40個配列した試料のX線回折パターンを
ディフラクトメータで観測し、各抵抗素子の結晶構造を
調べた。種々の条件で作製した抵抗素子の結晶構造、超
伝導転移温度(Tc )、4.2にでの電気抵抗R(4
,2K)、室温での抵抗R(R,T、) とR(4,2
K)との比を表1に示す。
AI組成2O−To原子%で基板温度400℃未満で形
成した抵抗素子は、乱れた結晶あるいは非晶質から成り
、Tcは4.2に以下であり、また室温と4.2に間で
の抵抗率の変化は同じ<dcマグネトロンスパッタで形
成したMoのR(R,T、 ) /R(4,2K)=1
.6に対して0.95から1.04と非常に小さかった
第3図には、同様にメタルマスクを通して形成した膜厚
20−800nmのNb−A1合金からなり、乱れた結
晶あるいは非晶質の構造をもつ抵抗素子についての4.
2にでの抵抗率の膜厚依存性を示した。
二連マグネトロンスパッタで形成したMoからなる抵抗
素子及び蒸着で形成したAu(niからなる抵抗素子が
、この膜厚範囲内で2.5倍から10倍もの抵抗率の変
化を示すのに対して、乱れた結晶あるいは非晶質のNb
−Al合金からなる抵抗素子では10%以下の変化しか
示さなかった。
次に第4図に示すように、サファイア基板1上にメタル
マスクを通して二連マグネトロンスパッタで形成し5た
幅100 p m、長さ200 p m 、厚さ200
nmの乱れた結晶及び非晶質Nb−A1合金からなる抵
抗素子2(特性は表1に示した通り)に−都電なるよう
なNbからなるジョセフソン素子の下地電極3のパター
ン(膜厚300nm )をメタルマスクを通したNbの
蒸着により形成した。さらに対向電極用のリフトオフス
テンシルをフォトレジストで形成した後、基板を真空装
置内のrfカソードに固定し、まず下地電極表面をAr
スパッタクリーニングし、続いてAr+4容量%02ガ
ス中でプラズマ酸化することによりバリア層4を形成し
た。さらに真空を破らずにPb−29wt%B1合金を
積層蒸着した後、基板を外に取り出しアセトン中でのリ
フトオフにより対向電極パターン5を形成した。
このようにして作製したジョセフソン集積回路を4.2
にで動作させたところ、正しい動作を行い、Nb−Al
合金薄膜2は抵抗素子として機能した。また、作製した
ジョセフソン集積回路に300にと4.2にの間の熱サ
イクルを500回加えたが、抵抗素子の特性劣化は無く
、高い安定性を有していることがわかった。これに対し
て、従来のAu1n2を用いた場合はInの拡散のため
に熱サイクルによって特性劣化を起こしていることがわ
かった。
実施例2 二連マグネトロンスパッタ装置を用い、実施例1と同様
の方法により、今度はNb−X(X=Ga、Sn、 G
e、 Si )合金薄膜からなる幅100 μm 、長
さ200μm、厚さ200nmの抵抗素子を作製し、そ
の結晶構造及び電気抵抗を調べた。種々の条件で作製し
た抵抗素子の結晶構造、超伝導転移温度(Tc )4.
2にでの電気抵抗R(4,2K) 、室温での抵抗R(
R,T、 )とR(4,2K)との比を表2に示す。
注: *−1,5に以下、錦 Tc直上での値注:緯T
c直上での値 ゛ 注: *−1,5に以下、m−Tc直上での値注:
 11.5に以下、林 Tc直上での値Nb −X (
X =Ga1Sn、 Ge、 Si )合金についても
Nb−A1合金と同様にX組成20−70原子%、基板
温度400℃未満で乱れた結晶構造あるいは非晶質でT
cが4゜2に以下の抵抗素子が得られた。これらの抵抗
素子では、Nb −X (X =Ge、 Si )合金
でX組成が50原子%以上のものを除いて、室温と4.
2にでの抵抗率の変化は5〜lO%以下と非常に小さい
ものであった。
また、同一の作製条件で20nmから800nmの膜厚
の異なる抵抗素子を形成した場合の抵抗率の変化も、こ
れらの乱れた結晶あるいは非晶質からなる抵抗素子では
最大11.5%と純金属のMo薄膜からなる抵抗素子に
比べ115以下であった。さらに実施例1と同様にまず
サファイア基板上に表2の組成条件で幅100μm1長
さ200μm1厚さ200nmのNb −X (X =
Ga、 Sn、 Ge、 Si )合金からなる抵抗素
子を形成した後、やはり実施例1と同じ作製プロセスで
第4図に示したものと同一のジョセフソン集積回路を作
製した結畢、乱れた結晶あるいは非晶質から成り、X組
成50原子%以上のNb−X(X =GeSSi )を
除く抵抗素子については4.2にで正しい動作を示した
。また、この回路に300にと4.2に間の熱サイクル
を500回加えても抵抗素子の特性劣化は無く高い安定
性が得られた。一方、X組成50原子%以上のNb −
X (X =Ge、 Si )非晶質合金からなる抵抗
素子の場合には、4.2にでの抵抗が高すぎ、回路が正
常に動作しなかった。
実施例3 第5図に示すようにサファイア基板1の上にメタルマス
クを通して膜厚200nmのNbを蒸着することにより
、ジョセフソン素子の下地電極のパターン3を形成した
後、その一部に集束イオンビーム型のイオン打ち込み装
置を用い、加速電圧50ke VでG e 2 +、3
12+及びAI”イオンを2.8−7,4X10”cm
−”のドーズ量だけ幅10μm1長さ10μmにわたっ
て打ち込み、抵抗素子2を形成した。この際、基板は水
冷した銅ブロックに密着し、温度上昇を防いだ。各打ち
込み条件での抵抗素子の特性を第3表に示す。
匠;亭 1.プに以下 いずれのイオン種を打ち込んだ場合も同一の組成の薄膜
を二連マグネトロンスパッタで室温基板上に形成した場
合と同じく非晶質を形成し、Tcは4.2に以下で抵抗
率の4.2にと室温との間での変動も実施例1.2と同
様±lO%程度以下であった。また、比抵抗の値につい
ても二連マグネトロンスパッタで形成した同一組成の抵
抗素子に近い値を示した。(但し本実施例の抵抗素子の
長さと幅の比が実施例1.2に比べ4になっているため
抵抗値は実施例1.2の約4になっている。
次に実施例1と同様の作製プロセスにより、Nbのプラ
ズマ酸化膜からなるバリア層4とPb−B1合金蒸着膜
からなる対向電極パターン5を形成し、更に、5μmX
5μmのジョセフソン素子6と50μm×50μmのコ
ンタクト用接合7とを形成した。
このようにして作製されたジョセフソン集積回路を4.
2にで動作させたところ、正しい動作を示した。
一方、第5図の抵抗体2の位置に10μmxloμmの
間隙をもつNb蒸着膜からなる下地電極パターンをリフ
トオフ法で形成した後、間隙部に二連マグネトロンスパ
ッタ法で膜厚350nmのNbo、 tsAla、 2
S合金薄膜を室温で堆積し、やはりリフトオフ法で幅1
0μm、長さ16μm1両端で下地電極パターンとそれ
ぞれ幅10μm1長さ3μmの重なり部を有するNb−
Al合金薄膜パターンを形成し抵抗素子とした。次に上
と同じ作製プロセスにより第5図のジョセフソン集積回
路と抵抗素子の部分を除いて全く同一の集積回路を作製
した。この際、抵抗素子用薄膜を堆積する前の下地電極
パターンの表面クリーニングを十分に行わなかった場合
、抵抗素子と下地電極パターンの重なり部に0.7Ω程
度と抵抗素子の設計抵抗値2.6Ωの27%にも当たる
接触抵抗が発生し、この結果当所設定したバイアス電流
値では集積回路が正常に動作しなかった。
実施例4 2つの電子ビーム蒸着源をもつ真空装置を用い、一方の
蒸着源からNbを他方の蒸着源からAl5Siあるいは
Snを同時に蒸発させることにより、サファイア基板上
にメタルマスクを通して幅100μm1長さ200 μ
m 、厚さ20OronのNb −X (X =AI、
 Si、Sn)薄膜パターンを形成し抵抗素子とした。
薄膜の組成は膜厚モニターからの信号のフィードバック
により電子銃のフィラメント電流を調節することにより
各元素の蒸着速度をコントロールし変化させた。表4に
は室温(25℃)下にある基板上に堆積速度約10人/
 secで形成した抵抗素子の特性を示す。
第4表 注二*1.5に以下、緯Tc直上での値それぞれの合金
系について実施例1.2の二連マグネトロンスパッタで
形成した抵抗素子と類似の特性が得られることがわかる
。基板温度を変化させた場合も、400℃未満でX組成
が20原子%以上であれば、やはり実施例1.2と同じ
<Tcが4.2に以下の乱れた結晶(乱れた結晶A15
)あるいは非晶質の薄膜が形成され、特にX組成が70
原子%以下であれば、すべての合金系に対して抵抗値の
室温と4.2にでの変化率が10%程度以下と小さく、
また抵抗率の膜厚による変化も膜厚が220−800n
の範囲内で10%以下と小さい抵抗素子が得られた。但
し、本方法(電子ビーム共蒸着)では堆積速度を20人
/ sec以上と速くした場合、組成範囲が20−25
原子%のNb −X (X =AISSi、Sn)にお
いて基板温度が室温から300℃程度でも結晶(体心立
方晶系)からなる薄膜が得られ、Tcが4.2に以上と
なって抵抗素子として使うことはできなかった。
発明の詳細 な説明したごとく本発明の抵抗素子は、1)、高価なA
uではなく、Nbを主な成分として用いることにより、
抵抗素子を低廉に作製できる; 2)  Inを含まないため、Inの拡散によりジョセ
フソン接合の特性に変化を生じさせることがなくなり、
その結果抵抗素子とジョセフソン接合とを接近させて配
置することが可能になり、ジョセフソン集積回路の集積
度を向上させることができる; 3) 抵抗率の温度変化、膜厚依存性が小さいため抵抗
値の再現性、制御性が高く、このためジョセフソン集積
回路の歩留りが向上するなどの各種利点があり、従って
このような本発明の抵抗素子を用いることにより従来見
られた諸欠点を解消した、ジョセフソン集積回路の抵抗
素子を低廉に再現性良く作製し、かつ特性の経時変化が
少ない高集積度のジョセフソン集積回路を高い歩留りで
作製することが可能となる。
一方、本発明の抵抗素子の製造法は、ジョセフソン集積
回路の配線材料として一般に用いられるNbのストリッ
プ線の一部に直接抵抗素子を作り込み、Nbからなる電
極と抵抗素子薄膜の重ね合わせの部分を要さないため、
段切れや接触抵抗などの従来の欠点を解決し、再現性良
(容易に本発明の抵抗素子を作製できるという利点があ
り、やはりジョセフソン集積回路の歩留りを向上させる
ことが可能となる。
【図面の簡単な説明】
第1図は、本発明の一実施例における抵抗素子の作製に
用いた二連マグネトロンスパッタ装置の概略図であり、 第2図は、従来の超伝導集積回路用抵抗素子及びその配
置方法を示すもので、(a)は抵抗素子を形成した後超
伝導ストリップ線を接続する場合を、b)は超伝導スト
リップ線の間隙に抵抗素子を形成し接続する場合、を夫
々示すものであり、第3図は、本発明の一実施例におけ
る抵抗素子及び従来のAu1nz、MOからなる抵抗素
子の4.2にでの抵抗率の膜厚依存性を示すグラフであ
り、第4図は、本発明の一実施例によるジョセフソン集
積回路の一部の平面図(a)及び(a)のA−A”の線
で切った断面図(b)を示す図であり、第5図は本発明
の一実施例によるジョセフソン集積回路の一部の平面図
(a)、及びそのA−A’の線で切った断面図(b)を
示すものである。 (主な参照番号) 1・ サファイア基板、   2 抵抗素子、3 超伝
導ストリップ線、3゛ 下地電極、4・ バリア層、 
     5゛・対向電極6 ジョセフソン接合  7
・コンタクト用接合20・真空チャンバ、   21.
22  直流電源、23.24・・マグネトロンカソー
ド、25.26゛ターゲツト、 27.28・・ リング状アノード、 29・・基板加熱用ヒーター、 3σ スパッタ用ガス導入弁、3トガス導入管32  
メインバルブ、    33・排気系i1m 33: 才1F気(1 第2図 (e4) (b) 第3図 膜厚(nm) (Q) (b) 5:対向電−セ

Claims (2)

    【特許請求の範囲】
  1. (1)Ge、Si、Al、Ga、Snからなる群から選
    ばれる少なくとも1つの元素を20原子%〜70原子%
    の範囲で含む、非晶質あるいは乱れた結晶からなるNb
    を主成分とする合金を用いることを特徴とする、超伝導
    集積回路用抵抗素子。
  2. (2)基板温度400℃未満の下で、Nbからなる超伝
    導ストリップ線の一部にGe、Si、Al、Ga、Sn
    からなる群から選ばれる少なくとも1つの元素をイオン
    打ち込みすることによりNbとの合金を形成することを
    特徴とする、前記元素の少なくとも1種を20〜70原
    子%含有する、非晶質あるいは乱れた結晶のNb合金製
    超伝導集積回路用抵抗素子の製造法。
JP59188724A 1984-09-08 1984-09-08 超伝導集積回路用抵抗素子及びその製法 Pending JPS6167282A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59188724A JPS6167282A (ja) 1984-09-08 1984-09-08 超伝導集積回路用抵抗素子及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188724A JPS6167282A (ja) 1984-09-08 1984-09-08 超伝導集積回路用抵抗素子及びその製法

Publications (1)

Publication Number Publication Date
JPS6167282A true JPS6167282A (ja) 1986-04-07

Family

ID=16228668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188724A Pending JPS6167282A (ja) 1984-09-08 1984-09-08 超伝導集積回路用抵抗素子及びその製法

Country Status (1)

Country Link
JP (1) JPS6167282A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267237A4 (en) * 1986-04-09 1989-03-16 Hypres Inc RESISTANCE STRUCTURE FOR SUPERCONDUCTING CIRCUITS.
MD174Z (ro) * 2009-05-19 2010-10-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Material semiconductor
MD323Z (ro) * 2009-12-29 2011-08-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Microfir termoelectric în izolaţie de sticlă

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267237A4 (en) * 1986-04-09 1989-03-16 Hypres Inc RESISTANCE STRUCTURE FOR SUPERCONDUCTING CIRCUITS.
MD174Z (ro) * 2009-05-19 2010-10-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Material semiconductor
MD323Z (ro) * 2009-12-29 2011-08-31 Институт Электронной Инженерии И Промышленных Технологий Академии Наук Молдовы Microfir termoelectric în izolaţie de sticlă

Similar Documents

Publication Publication Date Title
EP0673073B1 (en) Method of manufacturing a superconducting device
US4866032A (en) Method and apparatus for producing thin film of high to superconductor compound having large area
US6541789B1 (en) High temperature superconductor Josephson junction element and manufacturing method for the same
JPS6167282A (ja) 超伝導集積回路用抵抗素子及びその製法
JPH0284782A (ja) ジョセフソン素子の製造方法
US4319256A (en) Josephson junction element
US5219834A (en) Process for producing a superconducting transistor
JPS63283085A (ja) 超電導デバイス
EP1349219B1 (en) Josephson device and fabrication process thereof
JPH04275470A (ja) 超電導体/絶縁体層構造からなる製品、およびその製品の製造方法
JPH04285012A (ja) 酸化物超伝導体薄膜の形成方法
Azoulay et al. Preparation of very thin superconducting films of Y‐Ba‐Cu‐O by a layer‐by‐layer resistive evaporation
JPS63224274A (ja) 超電導装置
JP3016566B2 (ja) 超伝導スイッチ素子
JPH0523073B2 (ja)
JPH0561787B2 (ja)
JP2698364B2 (ja) 超伝導コンタクトおよびその製造方法
JPH01179779A (ja) 複合酸化物超電導体の保護方法
JPH0677548A (ja) 炭素クラスター電導体膜およびその製造方法と、これを用いた超電導ジョセフソン素子およびその製造方法
JPH04310519A (ja) 酸化物超伝導膜の製造方法
JPH05335640A (ja) 超電導素子
JPH0194681A (ja) 超電導カップリング装置
JPH04171872A (ja) ジョセフソン素子およびその製造方法
JPH01283885A (ja) ジョセフソン素子およびその製造方法
JPH05226709A (ja) 超伝導素子及びその製造方法