JPS58115855A - 半導体装置およびその製造法 - Google Patents

半導体装置およびその製造法

Info

Publication number
JPS58115855A
JPS58115855A JP57178980A JP17898082A JPS58115855A JP S58115855 A JPS58115855 A JP S58115855A JP 57178980 A JP57178980 A JP 57178980A JP 17898082 A JP17898082 A JP 17898082A JP S58115855 A JPS58115855 A JP S58115855A
Authority
JP
Japan
Prior art keywords
layer
aluminum
tungsten
silicide region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57178980A
Other languages
English (en)
Inventor
メイア・バ−タ−
マ−ク・ニコレツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SORITSUDO SUTEITO DEBAISHISU I
SORITSUDO SUTEITO DEBAISHISU Inc
Original Assignee
SORITSUDO SUTEITO DEBAISHISU I
SORITSUDO SUTEITO DEBAISHISU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SORITSUDO SUTEITO DEBAISHISU I, SORITSUDO SUTEITO DEBAISHISU Inc filed Critical SORITSUDO SUTEITO DEBAISHISU I
Publication of JPS58115855A publication Critical patent/JPS58115855A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537Deposition of Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に半導体装置の金属化合物層へ
のアルミニウム接合に関する。
アル1=ウムのような金属層と半導体との間の接合には
通常211類の金属・半導体接合がある。
すなわち1つは金属−半導体ダイオード(シ、。
トキーダイオードと称する)のような整流形接触であ、
j6 P −N@合ダイオードと極めて類似した電圧・
電流特性を有する。他はオーンツク接触と呼ばれる非I
ll形接合であり、通常半導体にリード部が付設されて
使用される。
これら非整合形接合および整流形接合は又シリコンと金
属との化合物である珪化物層と半導体層との間に形成さ
れる・珪化物層は通常、ニッケル。
コ・譬ルト、チタン等の金属をシリコン基板上に蒸着し
て金属層を形成し、次に熱処理、例えば周知な焼なまし
処理を施こすことにより形成される・すなわち焼な壕し
処理により、金属層の金属がシリコン基板に拡散されて
シリコン基板の金属層と隣接する部分に珪化物領域が形
成される。この場合、シリコン基板のドーピング程度に
よシ、珪化物層とシリコン層との関に非整流形のオー2
ツク接触あるいは整流形のシ1.トキー接合が形成され
る。
電気特性の再現性の上からシリコン基板には珪化物接合
が好ましい。しかしアルミニウムは基板上のゲンディン
グノ譬、ド又は他の素子との最終的な接続のための好ま
しい金属部分を残す、アルミニウム層は通常珪化物領域
上にアルミニウム層を蒸着して形成される(第1ム図参
照)。次にアルミニウム層は焼結処理と呼ば五る熱処理
が施とされる、アルミニウム層が半融されることくよp
アルミニウム層と該層の下部領域とが好fi#F−接合
される。
しかし半融処理中、多くの場合アルミニウム層と珪化物
領域との接合部の熱安定性が悪くなることがわかりた。
すなわち、珪化物とアルきニウムとの半融温度は通常4
00乃至500℃であシ、珪化物とアルミニウムとが化
学反応を起こしアル1=ウム層と珪化物層との化合物が
形成される争例えばニッケルとシリコンの化合物から成
る珪化物領域上にアルミニウム層を形成した基板を半融
処理すると、NiAl3化合物からなる層が形成される
ことがわかった(第1B図参照)。又アルミニウムと珪
化物との化学反応によシ、珪化物層とシリコン層とから
なるショットキー接合部のノぐリヤの高さが上昇されそ
れに伴いシw v トh合部の順方向電圧降下が上昇さ
れることがわかりた。このためシ 、)+J合部で消費
される電力が上昇するのでかかる半導体装置は多くの場
合好tt、<ない。又アルミニウムと珪化物の反応はア
ルミニウムの半融処理中一様に進行しないので、半融さ
れたアル1=ウム層と珪化物層との接合部を流れる電流
が一様でなくな〕、このため前記接合部内で局部的に過
大電流が流れかかる半導体装置が故障する。アルミニウ
ム接合部の半融処理中珪化物とアルミニウムとが反応し
危いよう防止するため、珪化物層上に厚さ20001(
オンゲストルーム)(0,2ミクロン)のタングステン
層をスノクツタ法により蒸着して形成しその上に更にア
ルミニウム層を蒸着してアルミニウム層と珪化物層との
間にバリヤ層を形1成する方法が提案された〔ジー・ジ
ェイ・グアノが−プ、ジェイ・シー・シー・デイムス、
エイ・ヴアンオーストロム、エル番シエイ・・エムオー
グスタス、ワイ・タミングスのジエイ・アプリケージ、
ン・フィジックス50.6915(1979)参照〕。
又厚さ1,0OOXのタングステンとチタンとの化合物
からなる層も提案された。
同論文によれば、ス/譬ツタ処理によ多形成されたタン
グステン(又はタングステン・チタン)から成る中間層
によシ、アルミニラふと珪化物との化学反応が効果的に
防止される。しかし中、間層の厚さが比較的厚い(1,
000乃至2.GOO,l)ので、通常中間層はス・々
ツタ処理装置によシ蒸着され形成されねばならない。又
金属層を蒸着する他の方法、例えば電子ビーム銃にょシ
蒸着する方法は、厚さ250乃至500Xよシ厚いタン
グステン層を形成する場合には適さない。
上記論文によれば、珪化物領域を焼なまし処理し次後、
焼なまし処理炉から半導体装置が取シ出され別のスノ譬
ツタ処理装置内に入れて珪化物領域上にタングステン層
が形成される0次Km子ビーム銃によシタングステン層
上にアルミニウム層が蒸着形成される。しかしスノ4 
yり処理は通常側の処理装置が必要となゐので、ス・母
、夕処理によらずに珪化物領域上にバリヤ層としての中
間タングステン層が形成されることが極めて望ましい、
そうすることによシ、かかるバリヤ層を有する半導体装
置が低摩に製造可能となる。
本発明の一目的はスパッタ法によらずに形成されるバリ
ヤ層を有した半導体装置の接合部を提供するととKある
本発明の他の目的は焼なまし処理と半融処理とが単一工
程で実行可能な半導体装置の接合部を提供することにあ
る。
本発明によれば、アルミニウム層と金属および半導体の
化合物から成る層との間に/4リヤ層としての金属層が
形成され九半導体装置の接合部が提供される。このバリ
ヤ層の厚さが5001より小さいので、バリヤ層は例え
ば電子ビーム銃によ抄好適に蒸着形成可能である。又中
間層であるノ4リヤ層はタングステンで又はタンタルや
71フニウムのような他の金属で形成することができる
(500Xより小さい)薄い・櫂リヤ層なので、スパッ
タ法によらずにバリヤ層を金属と半導体との化合物から
成る層上に形成÷きる。電子ビーム銃による場合複数個
の蒸着材供給源が使用可能なので、半導体層上に異なる
金属層を順次蒸着できる。例えば珪化物から成る層、バ
リヤ層としてのタングステン層およびアルミニウム層の
3金属層をスパッタ処理装置内に移すことなく順次蒸着
形成しうる。又3金属層が形成された後、単一工程内で
半導体装置が加熱され金属層とシリコン層が焼なまし処
理されて珪化物層が生成され同時にアルミニウム層が半
融処理されるので、半導体装置の接合部の製造方法が大
巾に簡略化されそれに伴い製造費が大巾に削減できる。
以下本発明を好ましい実施例に沿って説明する。
第1A図に1シリコン領域12に対する従来の珪素化合
物で作られた半導体装置lOを簡略図で示す、半導体装
置10の珪化物領域14はシリコン領域12と接触して
形成される。シリコン領域12は半導体素子の一部を、
例えばシリコンウェーへ岬の基板上に形成されるパイ4
−ラトランジスタのコレクタ領域をなしている。一方珪
化物領域14は、シリコン基板上にニッケルのような金
属を層をなすように蒸着し、次に前記二、ケル層が蒸着
された前記シリコン基板を加熱炉に入れて加熱し焼なま
し処理することによ抄形成される。すなわち焼なまし処
理を受ける造、ニッケルがシリコン基板内に拡散されて
シリコン領域12内にNiSi層が形成される。化合物
Ni81の電気的特性は金属の場合のような特性を示し
、珪化物領域14とシリコン領域12との間に形成され
る接合部16は金属形トランジスタの接合部に類似する
。珪化物領域14とシリコン領域12との間にはシリコ
ン領域12のドーピング程度によりオーミック接触又は
整流(シ1.トキ→形の接触・が形成できる。
上述したように、アルミニウムを用いて半導体基板上で
珪化物領域14と4ンデイングノ々ツドあるいは他の素
子との間を最終的に電気的に接続させることか望ましい
場合が多い。従りて第1A図の半導体装置10にはアル
ミニウム層18が珪化物領域14上に蒸着されて形成さ
れ他の素子又は領域と接続される。アルミニウム層18
は通常は半融されて強度が高められるので、アルミニウ
ム層18と珪化物領域14との間の接着力が向上される
。しかしアルミニウム層18および珪化物領域14は熱
的には不安定なため、半融処理による熱によりアルミニ
ウム層18のアルミニウムが珪化物領域14へと移□動
せしめられる。珪化物領域14へ移動したアルミニウム
は珪化物と反応し、シリコン領域12とアル−ミニラム
層1゛8との間にNIJkt領域20が形成されるよう
・になる。このような化学反応によシ接合部16のショ
ットキーパリヤの高さが上昇され、アルミニウム層18
とシリコン領域12との間を流れる電流の順方向電圧降
下値が大きくなる。このためオーミ、り接触の場合には
、接触抵抗値が大きくなる。すると半導体装置10で消
費される電力が大とな9牛導体装置lOの有用性が低下
してしまうことKなる。
上述したが、アルζニウム層と珪化物領域との関に生じ
る化学反応を防止すべく、シリコン領域とアルミニつ今
層との関にスパッタ法によシ蒸着し厚さ2,000オン
グストローム■のタングステン層(又は厚さ1.000
1のタングステン・チタニウム層)を形成する第2図に
示すような方法がグアンガー!(Van Gurp )
等によ〕提案された。
第2図の先行技術を詳述するに、最初の工程22でシリ
コン基板上に金属が付澹され金属層が形成される0次の
工程24では、前記基板は焼なまし処理が施むされて、
前記付着金属が基板内に拡散され珪化物が形成される。
例えば付着金属として:yベルトが圧力的10  )−
ルの下で電子ビーム蒸着法により蒸着され、次KH,ガ
スおよびN、ガスの混合がスふんいき内で約2時間55
0℃で焼なまし処理されると、珪化物Cl81zが生成
される。
別実施例として、モリブデンをス・譬ツタ法により付着
し、N2・N2の混合がスふんい亀内で600℃で焼な
まし処理しM・81□珪化物を形成する方法が示されて
いる。又他の例として、白金およびニッケルをシリコン
基板上にスノー、夕法により付着し真空内で30分間5
00℃で焼なまし処理し珪化物PtXNi、、81を生
成する方法も開示される。この場合ス・母ツタ法による
、付着性通常圧力5X10−sトールのアルゴンふんい
き内で行なわれた0次にシリコン基板を取り出し別の処
理部に移しス/4ツタ法により基板上に厚さ2000X
の層を付着して形成する(工程26.28)e基板には
工程30で最終的にアルミニウム層が蒸着される。最後
に工程32でアル1=ウム層ザ半融処理が施こ1   
される。
ヴアンガープ等による方法で社タンダステン・々リヤ層
奢半導体装置O他の層O付着工程と拡開0ことは上記説
明よplI解されよう、このためこの方法では、追加の
スバ、り処理装置による費用がかさむ上に1工程24で
使用した真空ふんい亀又はN2とN、との混合ガスふん
いきは基板を別のスバ、り処理装置に移すため破壊され
てしまう、又スパッタ処理が終了すると、基板は電子ビ
ームによる蒸着処理を行なうべく処理室へ置かれ処IL
室を再び減圧してアルミニウム層を蒸着させる。珪化物
の焼なまし処理およびアル1=ウム層O半融処理が別の
2工程で実行されることは理解されよう。  ′ 電子ビーム銃を用いて厚さ2,000裏のタングステン
層(又は厚さ1.0001のタングステン・チタン層)
を蒸着させること紘実用的でなく、タングステン層の最
大厚さは通5250乃至500芙内にされる・厚さ25
0又のタングステン層は通常それほど均質でなく多くの
ピンホールが生じておシ、ピンホールを確実に除去する
には層の厚さを1,000又以上にすることが好ましい
ものとこれまで考えられていた。
珪化物上にスノ臂ツタ処11によυタングステン層を形
成すると、周囲のふんい自から不純物が金属層に混入さ
れて蒸着され、仁の金属層の14リヤ特性が改善される
0例えばニー4.タ処理装置の周囲のふんいきガスとし
て窒素を採用する場合、窒素がタングステンバリヤ層K
S人される。この/青リヤ層の窒素不純物のためアル1
ニウふと珪化物との反応が防止される。
さて第3図に、本発明によυ半導体装置52を製造する
工程のフローチャートを示す、アルミニウム層と珪化物
との反応を防止するのK s z4リヤ層の厚さを2.
0001又は1,0OOIKも大きくする必要がなく、
タングステンの有効・◆リヤ層の厚さは500Xよシ小
さく、例えば2501で良いことがわがりた。厚さ28
0XのタンjPxfンパリャ層を電子ビーム銃によシ蒸
着させることは極めて実用的である。これKよシ接合形
半導体装置の製造法が大巾に簡略化しうる。以下、その
製造法について詳述する。         −厚さ1
3501のニッケル層36がシリコン基板のシリコン領
域38上に電子ビーム銃によシ蒸着される。鮪3図のシ
リコン領域38およびニッケル層36は実際の形状でな
く略示されているが、実際はシリコン領域38はシリコ
ン基板の一素子の一部、例えばトランジスタのペース領
域又は;レクタ領絨である0本発明の製造法は、まず工
程34でシリコン基板のシリコン領域上に二、ケル層が
付着され形成される。
次にその基板は工程40で400℃の温度で15分間焼
なまし処理が施こされてNlSi領域42が形成される
。このようKしてN181領域42とシリコン領域38
との間に接合部54が形成される。
基板はその場所で焼なまし処理が施こされる。すなわち
、基板は焼なまし処理のため電子ビーム銃による処理室
から外部へ取)出す必要なく同一処理室内で焼なまし処
理が行なわれる。又二yケルのかわシにコdルト、モリ
ブデン、白金等の他の金属も使用できる。又ニッケル層
の厚さおよび焼なまし処理温度は限定的なものではなく
単に実施例として示しである。
工程40での焼なまし処理が完了すると、再び工程44
で電子ビーム銃を用いN181 @斌42上に別の蒸着
材供給源からz4 リヤ層としてのタングステン層46
が蒸着形成される。図示の実施例の場合、タングステン
層の厚さは250Xとしであるが、実験によれば厚さ2
001の場合でも好適に機能することがわかった。又同
−の電子ビーム処理室内でタングステン層46上に更に
別のアルミニウム蒸着材供給源からアルミニウム層48
が形成される。蒸着処理時の処理室の圧力は例えば二、
ケル層形成の場合4 X 10−7)−ル、タングステ
ン層形成の場合には2XIO−’)−ル、アルミニウム
層形成の場合10” )−ルよシ小さくてきる。電子ビ
ーム銃の場合、基板を別の処理部へ移すことなく3つの
別の蒸着材供給源から3つの層を蒸着形成しうるので、
電子ビーム銃による上記方法は極めて望ましい、シリコ
ン領域上KN181層、タングステン層およびアルミニ
ウム層が形成された基板は次KT:、11ASQで石英
管PK挿入されアルにラム層が半融されて接合形牛導体
装置52が完成される。この半融処理の圧力は本実施例
の場合10  )−ルよシ小さい圧力または大気圧下で
も可能である。
半導体装置52のタングステン層46はアル(二りム層
4BとN151層42との間の有効バリヤ層をなしてい
ることがわかり九、このタングステン層46によ)、た
とえタングステン層46の厚さが僅か250Xであって
もアルミニウムとN181との化学反応が防止されうる
半導体装置52の接合部54はシリコン領域38のドー
ピングの程度によジオ−ミック接触又はシ式ル 嘗ットキ接触にされる。タングステン層46のため半融
処理工程50でアルミニウムとN15lとの化学反応が
防止されるので、接合部54のショットβリヤの高さは
上昇されず、このため接合部54の順方向の電圧降下の
上昇すなわち接触抵抗の上昇が防止される。又アルミニ
ウムとNi81との化学反応が防止されるので、アルミ
ニウム層およびタングステン層からNlSi層を通し*
’AK一様な電流が流れることKなる。このように/4
リヤとしてのタングステン層46によ)半導体装置52
の信頼性および安定性が向上される・ 本発明の別の好ましい実施例としての別の製造方法を第
4図に示す。この場合、焼なまし処理を行なうことなく
3つの金属層が順次蒸着され形成される。この方法は、
1つの電子ビーム銃で複数の蒸着金属供給源を使用し基
板上KrtA次異なる金属層を形成しうるので、電子ビ
ーム銃により蒸着処理可能な処理室を使用する場合に極
めて好適である。
従って工程56で厚さ960Xのニッケル層36mがシ
リコン領域381上に蒸着され、ニッケル層36a上に
は更に厚さ250Xのタングステン層46aが、タング
ステン層46a上には厚さ235ONのアルミニウム層
48mが蒸着される。上記3金属層は各層毎に基板を取
り出すむとなく減圧ふんいきの同一処理室で順次蒸着処
理されうる。すなわち処理圧は各3金属層形成時すべて
保持されるので、各金属層毎に処理室から取シ外す必要
がない。
3金属層が形成された後、基板は温度430℃の炉内に
置かれアルミニウム層48&が半融処理される。アルミ
ニウム層48mの半融処理中、二、ケル層36畠はシリ
コン領域38aK@@するNi1iifj斌42 mを
形成するニッケルーシリコン反応に充分用いられる。更
に詳述するに、アルミニウム層48mはニッケル層36
mと化学反応を生じることなく一体性を保持している(
いわゆる焼結されている)ことは第4図よシ理解されよ
う。
一方タングステン層46mのためアルミニウムとニッケ
ルとの化学反応が防止されているので、二、ケルのみが
シリコンと反応しNl5I領域42轟が形成されるとと
Kなる。このようKしてニッケル層とシリコン層とを焼
なまし処理してNi81領域を形成する工程およびアル
ミニウム層を半融する工程が単一工程で処理されうる。
以上の説明から、アルミニウムとNl5Iとの化学反応
がN1B1層とアルミニウム層との間KV成される薄い
(500Xよシ小さい)−苛リャ層としてのタングステ
ン層により抑制されうることは理解されよう、又タング
ステン層は最初のNl金属層およびアルミニウム層と同
一の蒸着処理工種で導入可能であ夛、更にNi金属層と
シリコン層の簡なまし処理およびアルミニウム層の半融
処理が単一の熱処理工程で実行可能である。
熱論、本発明に含まれる各種変更は尚業者には理解され
よう0例えば、タングステンのかわシにり7タルおよび
ハフニウムのような他の金属ヲ用いてアルミニウム層と
NiB1層との間にバリヤ層を形成することもできる。
又本発明によるバリヤ層はコバルト、白金、モリ゛ブデ
ン等との珪化物から成る層とアルミニウム層との間に有
効に形成しうる。
珪化物の形成に比較的高い焼なまし温度(約600℃)
が必要な場合、第3図の製造法が好ましい・又本発明の
薄いバリヤ層はアルミニウムおよびrシマ1   ニウ
ム化物のような金属と半導体との化合物を採用する半導
体装置に対し有効である。このように1本発明は図示の
実施例に限定されるものでな(、特許請求の範囲の技術
的思想忙含まれる変更を包有することは理解されよう。
【図面の簡単な説明】
第1A図はアルミニウム層、N1814お゛よびシリコ
ン層とから成る従来の半導体装置の簡略説明図、第11
図は第1A図の半導体装置のアルミニウム層を半融処理
し死後の簡略lli!明図、第2図はアルミニウム層、
珪化物層およびシリコン層から成る半導体装置を製造す
る従来の方法の工程図、第3図は本発明の一実施例とし
てのアルミニウム層、珪化物層およびシリコン層から成
る半導体装置を製造する方法の工程図、および第4図は
第3図の半導体装置を製造する本発明の別実施例として
の製造法を示す工程図である。 lO・・・半導体装置、12・・・シリコン領域、14
・・・珪化物領域、16・・・接合部、18・・・アル
ミニウム層、20・・・NIAj、領域、22 、24
 、26 。 28.30.32.34・・・工程、36.36m・・
・ニッケル層、3 B −38m・・・シリコン領域、
40゜44−・・工程、42j42a=N1181領域
、46゜46m−・タングステン層、48 、48 m
 =アルミニウム層、50・・・工程、52・・・半導
体装置、54・・・接合部、56・・・工程。

Claims (1)

  1. 【特許請求の範囲】 (1)  半導体基板と、前記基板と隣接し金属および
    半導体の化合物領域と、前記化合物領域に電気的に接続
    されるアルミニウム層と、前記アルミニウム層および前
    記化合物領域の間に配設されタングステン、タンタル又
    はノ・フニウムからなるノ々リヤ層とを具え、前記バリ
    ヤ層の厚さが500Xよシ小さく前記バリヤ層によシ前
    記アルミニウム層と前記化合物領域との間の化学的反応
    が防止されてなる半導体装置。 (2)半導体基板がシリコン基板であシ、金属と半導体
    の化合物が珪化物である特許請求の範囲第1項記載の半
    導体装置。 (3)基板の珪化物領域がニッケル珪化物領域である特
    許請求の範囲第2項記載の半導体装置。 (4)前記バリヤ層が、前記アル建二゛ウム層および前
    記珪化物領域間に配設され厚さが500Xよシ小さく前
    記アルミニウム層および前記珪化物領域間の化学反応を
    防止するタングステン層である半導体装置。 (5)′ アル1=ウム層と、珪化物領域と、半導体領
    域と、バリヤ層とを具え、前記珪化物領域と前記半導体
    領域との間に線接合部が形成され、前記バリヤ層が前記
    アルミニウム層と前記珪化物領域との間に配置され厚さ
    が500Xよ〕小さいタングステンから々シ、前記バリ
    ヤ層を介し前記アルミニウム層が゛前記珪化物領域と電
    気的に接続され、又前記バリヤ層によシ前記珪化物領域
    と前記アルミニウム層との化□学反応が防止されそれに
    伴い前記接合部のショット4合部としてのバリヤの高さ
    の上昇が防止されてなる半導体装置。 (6)  シリコン基板と、前記基板内に形成されるニ
    ッケル珪化物領域と、前記ニッケル珪化物領域上に形成
    された厚さが5001よル小さいタングステン層と、前
    記タングステン層上に形成され前記タングステン層を介
    し前記ニッケル珪化物領域と電気的に接続されるアル1
    =ウム層とを具え、紬配二、ケル珪化物領域と前記シリ
    コン基板との間に接合部が形成され、前記タングステン
    層のため前記アルミニウム層と前記ニッケル珪化物領域
    との化学的反応が防止されこれKよルシ、ットキ接合部
    としての前記接合部のバリヤ凰の高さの上昇が防止され
    てなるショットキダイオード。 (7)  シリコン基板上に第1の金属層を形成する工
    程と、タングステン、タンタルおよびハフニウムの群か
    ら選択された第2の金属の層を前記第1の金属層上に形
    成する工程と、アルミニウム層を前記第2の金属層上に
    形成する工程と、単一工程内で前記シリコン基板および
    前記第1および第2の金属層を加熱して前記第1の金属
    層および前記シリコン基板を焼なまし処理して珪化物領
    域を形成し同時に前記アルミニウム層を半融処理する焼
    なまし半融工程とを具え、前記第2の金属層のため前記
    焼なまし半融工程中前記アルミニウム層と1    前
    記珪化物領域との化学反応が防止される半導体装置の製
    造友法。 (8)第2の金属層の厚さが500Xよシ小さい特許請
    求の範囲第7項記載の製造法。 (9)第1および第2の金属層が電子ビーム銃によシ蒸
    着形成されてなる特許請求の範囲第7項記載の製造法。 (ト)第1の金属層が二、ケルからなシ焼なまし・半融
    工程を受けて二yケル珪化物に生成される特許請求の範
    囲第7項記載の製造法。 α壇 シリコン基板上に第1の金属層を形成する工程と
    、前記第1の金属層および前記シリコン基板を焼なまし
    処理して前記基板内に金属珪化物領域を形成する工程と
    、前記金属珪化物領域上に厚さが500Xよシ小さいタ
    ングステン層を形成する工程と、前記タングステン層上
    にアルミニウム層を形成する工程と、前記アルミニウム
    層を半融する半融工程とを具え、前記タングステン層の
    丸め前記半融工程中前記金属珪化物領域と前記アルミニ
    ウム層との化学反応が防止されてなる半導体装置の製造
    \法。 (2)シリコン基板上に二、ケル層を形成する工程と、
    前記ニッケル層上に厚さが500Xより小さいタングス
    テン層を形成する工程と、前記タングステン層上にアル
    ミニウム層を形成する工程・と、前記基板、前記ニッケ
    ル層、前記タングステン層および前記アル1=ウム層を
    処理炉内で加熱し前記ニッケル層および前記シリコン基
    板を焼なまし処理してニッケル珪化物領域を生成し又同
    時に前記アルミニウム層を半融処理する焼なまし・半融
    工程とを具えてなり、前記タングステン層のため前記ア
    ルミニウム層と前記ニッケル珪化物領域との化学反応が
    防止されてなる半導体装置の製造x法・ (2)蒸着中篭子ビーム銃による旭理室の減圧を保持シ
    つつシリコン基板上にニッケル、タングステンおよびア
    ルミニウムの各3金属層を順次蒸着形成する工程と、前
    記3金属層が形成された前記基板を処理炉で加熱し前記
    ニッケル層および前記シリコン基板を焼なまし処理して
    ニッケル珪化物領域を生成し同時に前記アル1=ウム層
    を半融処理して電気接続部を形成する工程とを具え、前
    記タングステン層を介し前記アルミニウム層と前記ニッ
    ケル珪化物領域とが電気的に接続され、又前記タングス
    テン層のため前記ニッケル層と前記アル1=ウム層との
    間の化学反応が防止されるのでニッケルとアルミニウム
    の化合物でなくニッケルとシリコンの化合物からなる前
    記ニッケル珪化物領域が形成される半導体装置の創造法
JP57178980A 1981-12-28 1982-10-12 半導体装置およびその製造法 Pending JPS58115855A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/334,561 US4478881A (en) 1981-12-28 1981-12-28 Tungsten barrier contact
US334561 1994-11-04

Publications (1)

Publication Number Publication Date
JPS58115855A true JPS58115855A (ja) 1983-07-09

Family

ID=23307783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57178980A Pending JPS58115855A (ja) 1981-12-28 1982-10-12 半導体装置およびその製造法

Country Status (5)

Country Link
US (1) US4478881A (ja)
JP (1) JPS58115855A (ja)
DE (1) DE3240866A1 (ja)
FR (1) FR2519190A1 (ja)
GB (1) GB2112566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257269A (ja) * 1987-04-14 1988-10-25 Fujitsu Ltd 半導体装置のコンタクト形成方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
JPS63110765A (ja) * 1986-10-29 1988-05-16 Sumitomo Metal Mining Co Ltd Ic用リ−ドフレ−ム
DE3830174A1 (de) * 1988-09-06 1990-03-15 Geesthacht Gkss Forschung Leitfaehige oberflaechenschicht
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US4924294A (en) * 1989-03-01 1990-05-08 The Boeing Company Structure and method for selectively producing a conductive region on a substrate
DE69027960T2 (de) * 1989-09-04 1997-01-09 Canon Kk Elektronen emittierendes Element und Verfahren zur Herstellung desselben
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
EP0430403B1 (en) 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
JPH07109830B2 (ja) * 1990-10-22 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 薄膜積層体における障壁の改良
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
US5457069A (en) * 1994-08-31 1995-10-10 National Science Council Process for fabricating device having titanium-tungsten barrier layer and silicide layer contacted shallow junction simultaneously formed
US6836468B1 (en) 1996-05-13 2004-12-28 Micron Technology, Inc. Radio frequency data communications device
US6941124B1 (en) 1996-05-13 2005-09-06 Micron Technology, Inc. Method of speeding power-up of an amplifier, and amplifier
US6696879B1 (en) 1996-05-13 2004-02-24 Micron Technology, Inc. Radio frequency data communications device
US6130602A (en) 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
US6459726B1 (en) * 1998-04-24 2002-10-01 Micron Technology, Inc. Backscatter interrogators, communication systems and backscatter communication methods
US6245668B1 (en) * 1998-09-18 2001-06-12 International Business Machines Corporation Sputtered tungsten diffusion barrier for improved interconnect robustness
US6972470B2 (en) 2004-03-30 2005-12-06 Texas Instruments Incorporated Dual metal Schottky diode
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
JP5683139B2 (ja) * 2009-06-23 2015-03-11 新電元工業株式会社 半導体装置およびその製造方法
US8293643B2 (en) * 2010-06-21 2012-10-23 International Business Machines Corporation Method and structure of forming silicide and diffusion barrier layer with direct deposited film on silicon

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54163675A (en) * 1978-06-15 1979-12-26 Nippon Electric Co Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6706868A (ja) * 1967-05-18 1968-11-19
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US4310568A (en) * 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54163675A (en) * 1978-06-15 1979-12-26 Nippon Electric Co Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257269A (ja) * 1987-04-14 1988-10-25 Fujitsu Ltd 半導体装置のコンタクト形成方法

Also Published As

Publication number Publication date
GB2112566A (en) 1983-07-20
DE3240866A1 (de) 1983-07-14
FR2519190A1 (fr) 1983-07-01
US4478881A (en) 1984-10-23

Similar Documents

Publication Publication Date Title
JPS58115855A (ja) 半導体装置およびその製造法
JPH0799169A (ja) 炭化けい素電子デバイスの製造方法
JP3304541B2 (ja) オーミック電極の形成方法
JP3086556B2 (ja) 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
JPS6353949A (ja) 金属配線の形成方法
JP2542617B2 (ja) 半導体装置の製造方法
JPS60182133A (ja) 半導体装置の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
JPS62262422A (ja) TiSi2膜の形成方法
JPH10256252A (ja) 銅薄膜の成膜方法
JPS5863165A (ja) 多層電極構造を有した半導体装置
JPS6366415B2 (ja)
JPH0654807B2 (ja) 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法
JPH01202840A (ja) 薄膜配線
JP3082161B2 (ja) 配線層形成法
JPH05198577A (ja) 半導体装置の製造方法
JP2946543B2 (ja) 半導体装置の製造方法
JP2002076008A (ja) ダイヤモンドへのオーミック電極形成方法および電子デバイス
JPH0799193A (ja) 半導体装置の製造方法
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPS5898921A (ja) 配線電極形成方法
JPH02114641A (ja) 半導体装置の製造方法
JPS5848459A (ja) 半導体装置
KR950006344B1 (ko) 실리콘 반도체소자의 텅스텐/텅스텐질화박막 금속배선 형성방법
JPS6390154A (ja) 半導体装置の製造方法