JPH0799193A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0799193A JPH0799193A JP24000993A JP24000993A JPH0799193A JP H0799193 A JPH0799193 A JP H0799193A JP 24000993 A JP24000993 A JP 24000993A JP 24000993 A JP24000993 A JP 24000993A JP H0799193 A JPH0799193 A JP H0799193A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- substrate
- alloy film
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
で配線を形成した場合の電気特性を良好にする。 【構成】 Al合金膜5を形成後、基板1を150℃以
下に冷却してTiN膜6を反応性スパッタにて形成し、
その後、その積層構造で配線を形成する。TiN膜6の
形成を低温で行うため、その際、Al合金膜の表面が窒
化されることはなく、Al合金膜の結晶の配向面がそろ
いエレクトロマイグレーション寿命が向上する。またそ
の上に第2の配線を形成した場合の接続抵抗も小さい。
Description
に関し、特にAl配線を採用した半導体装置の製造方法
に関する。
線も微細化される。半導体装置の配線材料としては、A
l中にSiやCuを微量に添加したAl合金膜が広く使
用されているが、Al合金は反射率が高いため、その上
に直接フォトレジスト膜を形成して縮小投影露光法によ
り所望のパターンを形成しようと試みても、思い通りの
パターンが形成されない。
の反射光により、パターンが変化してしまう。そこで、
フォトレジスト膜中に染色等を添加して、反射光の影響
を少なくすることが行われているが、微細加工性が悪化
するなどの問題があり、微細配線には適用困難である。
加工性に優れた普通の(染料等を含まない)フォトレジ
スト膜を使用するのが望ましく、Al合金膜上に、反射
率の低い膜を形成する方法が使われている。この反射率
の低い膜として広く使われている膜はTiN膜であり、
このTiN膜の反射防止膜としての応用は、例えば19
87年春期の応用物理学会の予稿集29a−B−3にて
提案されている。
を形成してAl配線を形成する際の従来技術による主な
プロセスフローを本発明に関する図1を用いて説明す
る。まず、図1(A)に示すように、シリコン酸化膜2
で表面が覆われたシリコン基板1上にTi膜3,TiN
膜4を順次スパッタリング法で形成した後、Al合金膜
5をスパッタリング法で形成する。Ti膜3はシリコン
基板と配線のオーミックコンタクトを良好にさせ、接続
抵抗を小さくするためのものであり、その膜厚は20〜
100nm程度であり、TiN膜4は、シリコン基板と
Alの相互拡散により素子が破壊されるのを防ぐバリア
メタルであり、50〜200nm程度の厚さである。
板1を150〜200℃の温度に加熱するものであり、
その理由は次の通りである。すなわち、低温では、シリ
コン基板11のシリコン酸化膜12の段差部に被覆した
Al合金膜13が全く移動しないため、図3に示すよう
に段差部底部の角での被覆性が悪く、信頼性を低下させ
るのと、通常、Al合金膜13中には1%程度のSiが
添加されているが、シリコン基板を熱処理し、冷却する
際、Al合金膜13中に、このSiが粒状に析出し、低
温で形成したAl合金膜13中では大きな析出粒とな
り、配線をふさぎやすく、配線の信頼性を低下させる等
の問題を解決するために行われる。また低温で形成した
Al合金膜は、温度制御が困難であり、Al合金膜質が
不安定であり、ばらつくという問題を解決するために行
われる。また200℃より高温でAl合金膜を形成した
場合、Al合金膜を形成した時点で、すでにAl合金膜
中に大きな粒状のSi析出が形成されるため、その後、
Al合金膜を所望の形状にパターニングするため、ドラ
イエッチング法によりエッチングする際、Si析出がエ
ッチング残渣として残ってしまい、配線間が短絡しやす
い等の問題を解決するために行われる。
示すように第2のTiN膜6を形成する。TiN膜6
は、Tiターゲットを窒素とArの混合雰囲気中でスパ
ッタリングして形成する。その際、Al合金膜5と第2
のTiN膜6は同一スパッタ装置の別のプロセス室で続
けて形成するのが良い。その理由は次のとおりである。
すなわち、Al合金膜5を形成後、一度大気に出してか
らTiN膜を形成すると、耐エレクトロマイグレーショ
ンが悪化したり、その上に第2のAl配線を形成した際
のAl配線間の接続抵抗が増大するためである。これら
の問題は、1991年の電子情報通信学会技術研究報告
のSDM91−136にて報告されている。
同一スパッタ装置で続けて行うと、Al合金膜5形成
後、真空中であるため、TiN膜6形成前には、ほとん
ど温度の低下は無く、150℃以上の基板温度でTiN
膜6を形成することになる。
ト膜7をTiN膜6上に形成し、通常のフォトリソグラ
フィ技術により所望の形状にパターニングする。
ング技術を用い第2のTiN膜6,Al合金膜5,Ti
N膜4,Ti膜3を順次エッチングした後、フォトレジ
スト膜7を除去してAl配線を完成する。
後、第2のAl配線までのプロセスフローを図面を用い
て説明する。図2(E)に示すようにシリコン酸化膜8
で層間絶縁膜を形成する。シリコン酸化膜8は、プラズ
マ化学気相成長法にて形成した膜や、回転塗布した後に
焼成したSOG膜等と、エッチバック工程を組み合わせ
て表面を平坦化している。
グラフィ技術とドライエッチング技術により、シリコン
酸化膜の所望の位置に第2のTiN膜6に達する接続孔
を形成する。
Al合金膜9と第3のTiN膜10をスパッタリング法
により形成し、所望の形状にパターニングして第2のA
l配線を形成する。
の製造方法では、Al合金膜の形成温度が150℃以上
であるため、その後、引き続いてTiN膜を形成する
と、TiN膜中に含まれた未反応の活性な窒素により、
Al合金膜の表面にわずかに窒化アルミニウム(Al
N)が形成される。
以上にしたり、Al合金膜形成後、基板を450℃以上
に加熱することにより、Al合金膜を流動させて、層間
絶縁膜に設けた接続孔を埋め込むプロセスを行う場合、
AlNが形成されやすい。
でAlNが形成されると、Al配線のエレクトロマイグ
レーション耐性が劣化する。その理由は、AlN存在に
より、基板を熱処理したときのAl合金膜の結晶性が低
下するためである。通常、Al合金膜は(100)面に
優性配向し、(100)面への配向性が強いものほどエ
レクトロマイグレーション寿命が長いが、界面にAlN
が形成されると、この(100)面への配向性が弱くな
り、エレクトロマイグレーション寿命が短くなるという
問題がある。
膜とAl合金膜の界面でのAlNの存在により、TiN
膜とAl合金膜の接続抵抗が高くなり、図2(G)のよ
うなAl2層配線を形成した場合、第1のAl配線と第
2のAl配線の接続抵抗が増大し、最悪の場合には、し
ゃ断してしまうという問題がある。
00℃以上では、常に接続抵抗は高いが、150〜20
0℃程度の温度では、接続抵抗の値にバラツキを生じて
しまう。
を形成した積層構造で配線を形成しても、Al表面が窒
化されることなく、電気抵抗を良好にする半導体装置の
製造方法を提供することにある。
め、本発明に係る半導体装置の製造方法は、Al形成工
程と、高融点金属窒化膜形成工程を含み、少なくともA
l或いはAl合金膜と高融点金属窒化膜を含む積層構造
により、Al配線を形成する半導体装置の製造方法であ
って、Al形成工程は、真空中にて反応性スパッタリン
グ法により前記積層構造のAl或いはAl合金膜を基板
上に形成する工程であり、高融点金属窒化膜形成工程
は、Al形成工程を経た基板の周囲雰囲気を真空状態に
保ったまま、反応性スパッタリング法により前記基板の
Al或いはAl合金膜上に高融点金属窒化膜を形成する
工程であり、前記高融点金属窒化膜の形成直前における
基板温度は、150℃以下である。
度は、150℃以上であり、前記高融点金属窒化膜形成
前に前記基板を150℃以下に冷却する工程を含むもの
である。
後、前記基板を加熱し、前記Al或いはAl合金膜を流
動させる工程と、前記基板を150℃以下に冷却する工
程とを含むものである。
を形成する工程と、前記層間絶縁膜の所望の位置に前記
Al配線に達する接続孔を形成する工程と、第2のAl
配線を形成する工程とを含むものである。
ニウム(TiN)である。
く、同一真空中で反応性スパッタリング法により高融点
金属膜を形成する際、前記高融点金属膜形成直前の基板
の温度を150℃以下にする。
図1は、本発明の一実施例を示す工程断面図である。
2で表面が覆われたシリコン基板1上に、Ti膜3,T
iN膜4を順次スパッタリング法で形成し、その後、1
50〜500℃の温度にシリコン基板1を加熱したま
ま、例えばAl中にSiを1%,銅を0.5%添加した
Al合金膜5をスパッタリング法にて0.3〜1.0μ
mの厚さに形成する。
リコン基板1の裏面に室温のArガスを1〜3分間流し
て、シリコン基板1の温度を室温まで冷却する。このと
きのプロセス室の圧力を高くしたほうが冷却速度が速く
て良いが、あまり高くすると、酸素分圧が高くなり、A
l合金膜表面が酸化されることがあるため、1Torr
以下にした方が良い。
(B)に示すように第2のTiN膜6を、Arと窒素の
混合雰囲気中でTiターゲットをスパッタリングする反
応性スパッタリング法により室温で50〜100μmの
厚さに形成する。
スト膜7をTiN膜6上に形成し、通常のフォトリソグ
ラフィ技術により所望の形状にパターニングする。
ング技術を用いて、第2のTiN膜6,Al合金膜5,
TiN膜4,Ti膜3を順次エッチングした後、フォト
レジスト膜7を除去してAl配線を完成する。
リコン基板の冷却は、スパッタリング室とは別のプロセ
ス室を用いて行っているが、TiN膜6を形成するプロ
セス室に基板を移動後、TiN膜6の形成前に室温のA
rガスだけをシリコン基板1の裏面に流し、150℃以
下に冷却してから、窒素ガスも加えてターゲットに高電
圧を印加し、スパッタリングを開始してTiN膜6を形
成しても良い。
安全を高めるため、TiN膜を形成するプロセス室に基
板を移動して基板を冷却してから窒素ガスを流している
が、500℃以下の温度では、窒素分子でAl合金膜の
表面が窒化されることがないことは実験により確認され
ているため、Arと同時に窒素ガスを流しても、Al合
金膜5の表面にAlNが形成されることは無い。
iN膜のスパッタリングを開始できるため、単位時間当
りの処理枚数を増やすことができる。このようにTiN
膜6を形成するプロセス室で基板の冷却を行えば、プロ
セス室が1個少なくても本発明を実施できるという利点
はあるが、基板の冷却を別のプロセス室で行う方法に比
べ、単位時間当りの処理枚数は少ないという問題はあ
る。
ガスを基板に吹き付けて積極的に冷却する方法である
が、そのような方法をとれない装置において、Al合金
膜形成時の温度が150℃よりもそれほど高くない時
は、TiN膜6の形成前の放置時間を長くし、熱放射に
より150℃以下になるまで待ってからTiN膜6を形
成しても良い。或いは複数枚、例えば25枚の基板にA
l合金膜5を形成後、一度基板カセットに戻し、第1枚
目の基板から順にTiN膜6を形成しても良い。25枚
の基板にAl合金膜5を形成している間に、1枚目の基
板温度は熱放射により150℃以下に温度が下がるため
である。
時の温度を150℃以上としたが、Al合金膜は100
℃以下の低温で形成した後、基板を400〜500℃に
加熱し、Al合金膜を流動させて、層間絶縁膜に設けた
開孔部を埋め込むプロセスの場合にも、前述の種々の方
法によるどれかでシリコン基板を150℃以下に冷却し
てから、TiN膜を反応性スパッタリング法により形成
することにより、本発明の効果が得られる。
配線を形成後、図2(E)〜(G)に示すように、層間
絶縁膜であるシリコン酸化膜7や第2のAl配線を形成
することにより、Al合金膜とTiN膜の界面に全くA
lNが形成されることなく、Al2層配線を形成でき
る。
とをはっきりさせるために、それぞれのプロセスフロー
と基板温度の変化の様子を比較して図3に示す。Al合
金膜形成時の基板温度は450℃とする。基板を450
℃に加熱し、Al合金膜形成用のプロセス室に移動する
間に若干基板温度は低下するが、Al合金膜の形成の際
に温度はまた上昇し、450℃以上となる。ここまで
は、従来技術と本発明とで全く同じである。その後、従
来技術では、TiN膜形成用のプロセス室に基板を移動
するが、その際、また基板温度は若干低下するが、40
0℃以上でTiN膜の形成が開始する。
に基板を室温まで冷却し、その後にTiN膜を形成して
おり、TiN膜の開始と同時に若干温度は上昇するが、
100℃以下である。
を形成する際の基板温度を150℃以下に限定している
のは、図2(G)に示すようなAl2層配線を形成し、
その接続抵抗によりAlNが形成されているかどうか判
定したところ、150℃以上では接続抵抗にバラツキが
生じているが、室温から150℃までは、接続抵抗が低
く安定していたためである。
気中で450℃程度に加熱しても、Al表面が窒化され
ないことよりわかる。
iN膜であったが、TiN膜の上にさらにAl合金膜や
他の金属、例えばタングステン(W)等を形成した場合
にも本発明の効果はある。
膜形成後、基板を150℃以下に冷却してから、その上
にTiN膜を反応性スパッタリング法により形成してい
るため、Al合金膜とTiN膜の界面にAlN膜が形成
するのを防止することができる。この理由は、プラズマ
で発生したラジカル窒素等の活性な窒素は低温でもAl
とは反応しにくく、150℃以下ではAlNが形成され
ないものと推察される。
成されないため、Al合金膜とTiN膜との接続抵抗を
低く安定に保つことができ、Al2層配線を形成しても
接続抵抗は従来技術の1/2以下と低く、ばらつきも小
さく形成できる。
ため、(100)面は基板に対して垂直方向に揃って配
向しやすく、したがってエレクトロマイグレーション耐
性を向上でき、寿命は3倍以上にすることができる。
る。
る。
の基板温度変化を示す図である。
め、本発明に係る半導体装置の製造方法は、Al形成工
程と、高融点金属窒化膜形成工程を含み、少なくともA
l或いはAl合金膜と高融点金属窒化膜を含む積層構造
により、Al配線を形成する半導体装置の製造方法であ
って、Al形成工程は、真空中にて前記積層構造のAl
或いはAl合金膜を基板上に形成する工程であり、高融
点金属窒化膜形成工程は、Al形成工程を経た基板の周
囲雰囲気を真空状態に保ったまま、反応性スパッタリン
グ法により前記基板のAl或いはAl合金膜上に高融点
金属窒化膜を形成する工程であり、前記高融点金属窒化
膜の形成直前における基板温度は、150℃以下であ
る。
(B)に示すように第2のTiN膜6を、Arと窒素の
混合雰囲気中でTiターゲットをスパッタリングする反
応性スパッタリング法により室温で50〜100nmの
厚さに形成する。
℃以上でないと窒化されないはずであるが、TiN膜形
成の際150℃以上で窒化されるのはスパッタリングの
プラズマにより発生したラジカルの窒素が直接Al表面
で窒化するのかTiN膜中にとりこまれた活性な窒素が
Al表面を窒化するのか、どちらかあるいは両方により
Al表面が窒化されるため窒化温度が下がったものと思
われる。このことは、Al合金膜形成後、窒素雰囲気中
で450℃程度に加熱しても、Al表面が窒化されない
ことによりわかる。
Claims (5)
- 【請求項1】 Al形成工程と、高融点金属窒化膜形成
工程を含み、少なくともAl或いはAl合金膜と高融点
金属窒化膜を含む積層構造により、Al配線を形成する
半導体装置の製造方法であって、 Al形成工程は、真空中にて反応性スパッタリング法に
より前記積層構造のAl或いはAl合金膜を基板上に形
成する工程であり、 高融点金属窒化膜形成工程は、Al形成工程を経た基板
の周囲雰囲気を真空状態に保ったまま、反応性スパッタ
リング法により前記基板のAl或いはAl合金膜上に高
融点金属窒化膜を形成する工程であり、 前記高融点金属窒化膜の形成直前における基板温度は、
150℃以下であることを特徴とする半導体装置の製造
方法。 - 【請求項2】 前記Al或いはAl合金膜の形成温度
は、150℃以上であり、 前記高融点金属窒化膜形成前に前記基板を150℃以下
に冷却する工程を含むことを特徴とする請求項1に記載
の半導体装置の製造方法。 - 【請求項3】 前記Al或いはAl合金膜を形成後、前
記基板を加熱し、前記Al或いはAl合金膜を流動させ
る工程と、 前記基板を150℃以下に冷却する工程とを含むことを
特徴とする請求項1に記載の半導体装置の製造方法。 - 【請求項4】 前記Al配線を形成後、層間絶縁膜を形
成する工程と、 前記層間絶縁膜の所望の位置に前記Al配線に達する接
続孔を形成する工程と、 第2のAl配線を形成する工程とを含むことを特徴とす
る請求項1、2、又は3に記載の半導体装置の製造方
法。 - 【請求項5】 前記高融点金属窒化膜は、窒化チタニウ
ム(TiN)であることを特徴とする請求項1,2,
3、又は4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5240009A JP2555949B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5240009A JP2555949B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0799193A true JPH0799193A (ja) | 1995-04-11 |
JP2555949B2 JP2555949B2 (ja) | 1996-11-20 |
Family
ID=17053112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5240009A Expired - Lifetime JP2555949B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2555949B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6083830A (en) * | 1997-12-25 | 2000-07-04 | Sharp Kabushiki Kaisha | Process for manufacturing a semiconductor device |
JP2006012975A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | 金属薄膜および多層配線の形成方法ならびに薄膜基板 |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060590A (ja) | 1999-08-20 | 2001-03-06 | Denso Corp | 半導体装置の電気配線及びその製造方法 |
-
1993
- 1993-09-27 JP JP5240009A patent/JP2555949B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6083830A (en) * | 1997-12-25 | 2000-07-04 | Sharp Kabushiki Kaisha | Process for manufacturing a semiconductor device |
JP2006012975A (ja) * | 2004-06-23 | 2006-01-12 | Sony Corp | 金属薄膜および多層配線の形成方法ならびに薄膜基板 |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2555949B2 (ja) | 1996-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
US6204167B1 (en) | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer | |
JPH07161813A (ja) | 半導体装置の製造方法 | |
JPH04259242A (ja) | 半導体装置の製造方法 | |
US20070032075A1 (en) | Deposition method for wiring thin film | |
JP3325720B2 (ja) | 半導体装置とその製造方法 | |
US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
US6552431B2 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same | |
JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
JP2555949B2 (ja) | 半導体装置の製造方法 | |
JPH08181212A (ja) | 半導体装置およびその製造方法 | |
JPH0562967A (ja) | 半導体装置の製造方法 | |
JPH07230991A (ja) | 半導体装置の製造方法 | |
KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
JP3510943B2 (ja) | 半導体装置の製造方法 | |
JPH11186263A (ja) | 半導体装置およびその製造方法 | |
EP0225224A2 (en) | After oxide metal alloy process | |
JPH053254A (ja) | 積層配線形成方法 | |
JP3178867B2 (ja) | 半導体素子の製造方法 | |
JPH05308057A (ja) | 半導体装置の製造方法 | |
JPS61187232A (ja) | 半導体装置の製造方法 | |
KR0130381B1 (ko) | 반도체장치의 배선 형성방법 | |
JPH041497B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20090905 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20110905 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |