JPH10256252A - 銅薄膜の成膜方法 - Google Patents

銅薄膜の成膜方法

Info

Publication number
JPH10256252A
JPH10256252A JP9059279A JP5927997A JPH10256252A JP H10256252 A JPH10256252 A JP H10256252A JP 9059279 A JP9059279 A JP 9059279A JP 5927997 A JP5927997 A JP 5927997A JP H10256252 A JPH10256252 A JP H10256252A
Authority
JP
Japan
Prior art keywords
film
copper
thin film
copper thin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9059279A
Other languages
English (en)
Other versions
JP3304807B2 (ja
Inventor
Takeshi Mori
剛 森
Tetsuo Fukada
哲生 深田
Makiko Hasegawa
万希子 長谷川
Yoshihiko Toyoda
吉彦 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05927997A priority Critical patent/JP3304807B2/ja
Priority to TW087102518A priority patent/TW579575B/zh
Priority to KR1019980006905A priority patent/KR100280933B1/ko
Priority to US09/038,117 priority patent/US6303495B2/en
Publication of JPH10256252A publication Critical patent/JPH10256252A/ja
Application granted granted Critical
Publication of JP3304807B2 publication Critical patent/JP3304807B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ＣＶＤ法を用いて、高融点金属あるいはその
窒化物からなる膜上に銅薄膜を密着性よく成膜する。 【解決手段】 シリコン基板１の主表面上にシリコン酸
化膜２を介在して形成されたＴｉＮ膜（下地膜）３の表
面上に銅原料４ａを暴露する。そして、その後にＴｉＮ
膜３上に銅薄膜を成膜する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、銅薄膜の成膜方
法に関し、特に、高融点金属あるいはその窒化物からな
る下地膜上にＣＶＤ（Chemical Vapor Deposition ）法
を用いて銅薄膜を成膜する方法に関するものである。
【０００２】
【従来の技術】従来から、ＬＳＩの配線材料として、配
線抵抗やエレクトロマイグレーション耐性等の特性が優
れた、Ａｌに銅を添加した材料が一般に使用されてき
た。しかしながら、ＬＳＩの微細化が進み、配線幅が
０．１５μｍ程度以下となる世代では、Ａｌに銅を添加
した材料からなる配線を使用したとしても配線抵抗等の
特性において問題が生じるものと考えられる。
【０００３】そこで、そのような問題を解消すべく、配
線幅が０．１５μｍ程度以下となる世代では、銅配線の
使用が検討されている。銅は比較的拡散しやすい材質で
あるため、ＬＳＩの製造プロセスで通常行なわれる熱処
理により、下地となる膜中に拡散することが懸念され
る。このような拡散を防止すべく、銅配線の下には、た
とえばＴｉＮ膜等の拡散バリア膜を形成するのが一般的
であると考えられる。
【０００４】上記の内容に鑑み、以下にＴｉＮ膜上に銅
薄膜を形成する従来の一手法について図１０と図１１と
を用いて説明する。図１０と図１１は、ＴｉＮ膜上に銅
薄膜を形成する従来の手法における第１と第２工程を示
す断面図である。なお、図１０と図１１には、シリコン
基板１上にシリコン酸化膜２を介在して形成されたＴｉ
Ｎ膜３上に銅薄膜４を成膜する場合が示されている。
【０００５】まず、図１０を参照して、たとえばＣＶＤ
法を用いてシリコン基板１上にシリコン酸化膜２とＴｉ
Ｎ膜３とを順次堆積する。その後、図１１に示されるよ
うに、ＴｉＮ膜上に、たとえばＣｕ（ｈｆａｃ）（ｔｍ
ｖｓ）を用いて、特別な前処理を行なうことなく、ＣＶ
Ｄ法によって銅薄膜４を形成する。ここで、ｈｆａｃ
は、hexafluoroacetylacetonate の略称であり、ｔｍｖ
ｓは、trimethylvinylsilaneの略称である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ように前処理を行なうことなくＣｕ（ｈｆａｃ）（ｔｍ
ｖｓ）を用いてＣＶＤ法によってＴｉＮ膜３上に銅薄膜
４を形成した場合には、Advanced Metalization for UL
SI Applications in 1994 P.79〜P.86においても指摘さ
れているように、下地となるＴｉＮ膜３と銅薄膜４との
密着性が不足するという問題が生じていた。
【０００７】この発明は上記のような課題を解決するた
めになされたものである。この発明の目的は、ＣＶＤ法
を用いて、高融点金属あるいはその窒化物からなる下地
膜上に銅薄膜を密着性よく形成することが可能となる銅
薄膜の成膜方法を提供することにある。
【０００８】
【課題を解決するための手段】この発明に係る銅薄膜の
成膜方法は、高融点金属あるいはその窒化物からなる下
地膜上に銅薄膜を成膜するものである。そして、まず、
下地膜の表面に銅原料を暴露し、この銅原料の暴露の後
に下地膜上に銅薄膜を成膜する。なお、本明細書におい
て「暴露」とは、下地膜と反応させることなく下地膜上
に銅原料等の原料を付着させる処理のことを称するもの
と定義する。また、上記の「成膜」とは、原料を反応さ
せることにより銅薄膜等の膜を形成する処理のことを称
するものと定義する。
【０００９】なお、上記の下地膜は基板上に形成される
ことが好ましく、上記の銅原料を暴露する工程は、基板
の面内温度差を±４℃以内に制御して行なうことが好ま
しい。
【００１０】また、銅原料を暴露する工程は、銅薄膜の
成膜温度よりも低い温度下で行なわれることが好まし
い。
【００１１】また、銅原料を暴露する工程は、銅原料を
暴露した後に、銅薄膜の成膜温度より高い温度下での熱
処理を下地膜に施す工程を含むことが好ましい。
【００１２】また、上記の銅原料を暴露する工程は、複
数回繰返されることが好ましい。
【００１３】
【発明の実施の形態】以下、図１〜図９を用いて、この
発明の実施の形態について説明する。
【００１４】（実施の形態１）まず、図１〜図４を用い
て、この発明の実施の形態について説明する。図１〜図
４はこの発明の実施の形態１における銅薄膜の成膜方法
の第１工程〜第４工程を示す断面図である。
【００１５】図１を参照して、シリコン基板１の表面上
にＣＶＤ法等を用いて、シリコン酸化膜２とＴｉＮ膜３
とを順次形成する。このとき、シリコン酸化膜２は、た
とえば５００ｎｍ程度の厚みとされ、ＴｉＮ膜３は１０
ｎｍ程度の厚みとされる。
【００１６】次に、図２に示されるように、ＴｉＮ膜３
の表面上に銅原料４ａを暴露する。すなわち、ＴｉＮ膜
３の表面上に、このＴｉＮ膜３と反応させることなく銅
原料４ａを付着させる。このときの条件は、下記の表１
のとおりである。
【００１７】
【表１】
【００１８】なお、上記の表１において、基板温度が約
３０℃である旨が表示されているが、この温度以外であ
っても、銅原料４ａが反応することなくＴｉＮ膜３等の
下地膜上に付着され得る温度であればよい。たとえば、
後述する銅薄膜の成膜が可能な基板温度よりも低い温度
であれば、銅原料４ａをＴｉＮ膜３と反応させることな
くＴｉＮ膜３の表面上に付着させることが可能となると
考えられる。
【００１９】次に、シリコン基板１の温度をたとえば約
１８０℃程度にまで上昇させる。それにより、図３に示
されるように、ＴｉＮ膜３の表面上に、銅原料４ａによ
り構成される核４ｂが生成される。このように核４ｂが
形成された後、下記の表２に示される条件で銅薄膜４の
成膜を行なう。
【００２０】
【表２】
【００２１】上記の表２に示されるように、銅原料４ａ
を暴露する際の基板温度よりも高い温度に基板温度を保
持している。この場合であれば、約１８０℃に基板温度
を保持する例が示されているが、銅原料４ａが反応する
ことによって核４ｂが生成されかつ成長する温度であれ
ば、表２に示される温度以外の温度を採用できる。ま
た、表２に示される、銅薄膜４の成膜の際の銅原料４ａ
の流量が、銅原料４ａの暴露の際の銅原料４ａの流量よ
りも少なくなるように設定されている。このように銅原
料４ａの流量を各処理に応じて適切に調整することによ
り、より多くの銅原料４ａを下地となるＴｉＮ膜３の表
面に付着させて核４ｂの生成を促進することが可能とな
るとともに、銅薄膜４の成長をも促進することが可能と
なる。
【００２２】上記のようにして銅薄膜４を形成した後、
所定の温度にまでシリコン基板１を冷却する。そして、
シリコン基板１をＣＶＤ炉内から取出す。以上の工程を
経てシリコン基板１上にＴｉＮ膜３を介在して銅薄膜４
が形成されることとなる。
【００２３】本願発明の発明者は、上記のような方法で
銅薄膜４を形成した後、銅薄膜４とＴｉＮ膜３との密着
強度を評価した。その評価結果が下記の表３に示されて
いる。なお、評価方法としては、本願発明に係る暴露処
理を経てＴｉＮ膜３上に形成された銅薄膜４と暴露処理
を行なわずにＴｉＮ膜３上に形成された銅薄膜４とを準
備し、各々に粘着性テープを付着し、そのテープを剥が
すことにより銅薄膜４がＴｉＮ膜３から剥がれるか否か
を評価した。
【００２４】
【表３】
【００２５】表３に示されるように、本願発明に係る暴
露処理を行なったものについては、粘着性テープを引剥
がした後においてもＴｉＮ膜３上に銅薄膜４が残余する
ことが確認された。つまり、上述の方法で銅薄膜４を成
膜することにより、銅薄膜４とＴｉＮ膜３との密着強度
を増大させることが可能となることがわかる。
【００２６】なお、上記のＴｉＮ膜３の代わりにＷ，Ｔ
ａ，Ｔｉ，Ｃｒ，Ｍｏ等の高融点金属やその窒化物を用
いたとしても、同様の結果が期待できると考えられる。
また、上述あるいは後述する成膜方法は、銅薄膜４以外
の導電層の成膜に際しても適用可能な場合があり得ると
推察される。
【００２７】（実施の形態２）次に、図５および図６を
用いて、この発明の実施の形態２について説明する。図
５は、暴露処理の際に基板の面内温度差が大きい場合に
懸念される問題点を模式的に示す断面図である。
【００２８】図５を参照して、暴露処理の際に基板に所
定以上の面内温度差が生じた場合には、銅原料４ａの付
着むらが生じることが懸念される。それにより、銅原料
４ａの付着後に形成される核４ｂもＴｉＮ膜３の表面で
不均一に形成されることが考えられる。その結果、図５
に示されるように、相対的に大きい厚みｔ２を有する部
分と、相対的に小さい厚みｔ１を有する部分とを含む銅
薄膜４が形成され、銅薄膜４の表面粗さが大きくなる。
それにより、銅薄膜を配線等として使用する際の特性が
劣化することが懸念される。
【００２９】そこで、シリコン基板１の面内温度差が所
定の範囲内となるように制御する。具体的には、たとえ
ばホットプレートタイプの基板加熱用ヒータを準備し、
シリコン基板１をホットプレートに押し付けることによ
り加熱（冷却）を行なう。ここで、ホットプレートの中
央部と周縁部とでは加熱（冷却）量を独立に制御でき、
ホットプレートとシリコン基板１との接触部にはアルミ
部材を使用して均熱性を向上させる。また、シリコン基
板１の裏面にガスを導入し熱伝導により加熱する。な
お、冷却はチラーを使用し、冷却したＨｅを循環させる
ことにより行なう。
【００３０】上記のようなシリコン基板１の温度制御方
法により、たとえばシリコン基板１の面内温度差を±４
℃以下程度の範囲内に保持する。このような温度範囲内
にシリコン基板１の温度を保持して暴露処理を行ない、
その後銅薄膜４を成膜した結果が図６に示されている。
なお、この図６においては６インチの半導体ウェハ６を
上記のシリコン基板１として使用し、この半導体ウェハ
６の表面に銅薄膜４を形成した。
【００３１】その結果、この銅薄膜４の平均膜厚ｄ
avは、４１９０．５Åであり、均一性（σ／ｄav）は
６．６％であった。この結果より、基板の面内温度差、
図６においては半導体ウェハ６の面内温度差を±４℃程
度以内に制御して暴露処理を行なうことにより、下地と
の密着性が改善されるばかりでなく、表面粗さの小さい
銅薄膜４を形成することが可能となることがわかる。そ
して、このようにして形成された銅薄膜４を配線として
使用することにより、優れた特性の配線が得られる。
【００３２】（実施の形態３）次に、この発明の実施の
形態３について説明する。上記の実施の形態１では、基
板温度を３０℃に設定したが、基板温度としては適切な
範囲があるものと考えられる。そこで、本実施の形態３
では、暴露処理における基板温度として好ましい範囲で
あると考えられるものについて言及する。
【００３３】本願発明に係る暴露処理では、前述のよう
に、下地膜と反応させることなく下地膜の表面上に銅原
料４ａを付着させている。したがって、暴露処理は、銅
原料４ａが液化することなく安定して存在しかつ銅原料
４ａと下地膜（たとえばＴｉＮ膜３）との反応が起こら
ない温度範囲内で行なわれることが好ましいといえる。
この内容に鑑み、基板温度が約５℃以上、約３０℃以下
の範囲内で暴露処理を行なうことが好ましいといえる。
さらに好ましくは、基板温度が約５℃以上、約２０℃以
下の範囲内で暴露処理を行なう。それにより、さらに効
果的に下地膜の表面に銅原料４ａを付着させることが可
能となると考えられる。
【００３４】なお、本実施の形態３における暴露処理の
条件を表４に示す。
【００３５】
【表４】
【００３６】（実施の形態４）次に、図７および図８を
用いて、この発明の実施の形態４について説明する。図
７と図８は、この発明の実施の形態４における銅薄膜４
の成膜方法の特徴的な第１と第２工程を示す断面図であ
る。
【００３７】本実施の形態４では、上記の実施の形態１
の場合と同様の方法で銅原料４ａの暴露処理までを行な
う。その後、たとえば約２００℃〜約４５０℃の温度で
暴露処理後の銅原料４ａとＴｉＮ膜３とに熱処理を施
す。なお、この熱処理は、後述する銅薄膜４の成膜時の
温度（たとえば約１８０℃）よりも高いものであればよ
いものと考えられる。このような温度下での熱処理を施
すことにより、図７に示されるように、銅原料４ａによ
り構成される核４ｂが形成され、この核４ｂとＴｉＮ膜
３との間に、銅とＴｉＮとが混在した混在層５が形成さ
れる。この混在層５内では銅原子がＴｉＮの粒界に存在
した状態となっており、このような混在層５が存在する
ことにより、後に形成される銅薄膜４とＴｉＮ膜３との
密着強度を向上させることが可能となる。
【００３８】上記のようにして混在層５を形成するため
の熱処理を行なった後、実施の形態１の場合と同様の条
件で銅薄膜４を成膜する。それにより、図８に示される
構造が得られる。
【００３９】（実施の形態５）次に、本発明の実施の形
態５について説明する。本実施の形態５では、本願発明
に係る暴露処理を複数回繰返して行なうことを特徴とし
ている。このように複数回の暴露処理を行なうことによ
り、ＴｉＮ膜３の表面に、より密に銅原料４ａを付着さ
せることが可能となると考えられる。
【００４０】それにより、核４ｂを密に生成させること
ができ、効率的に銅薄膜４を成膜することが可能となる
と考えられる。また、下地膜となるＴｉＮ膜３の表面上
により均一に銅原料４ａを付着させることも可能となる
と考えられ、ＴｉＮ膜３の表面に、より均一に核４ｂを
生成させることが可能となると考えられる。その結果、
銅薄膜４を効率的に成膜できるばかりでなく、銅薄膜４
とＴｉＮ膜３との密着強度をも向上させることが可能と
なると考えられる。
【００４１】なお、暴露処理を繰返す手法としては、同
じ条件で複数回の暴露処理を繰返す手法と、異なる条件
で暴露処理を繰返す手法とが考えられるが、いずれの手
法を用いてもよい。また、上述の実施の形態４の場合の
ように暴露処理後に熱処理を行なう場合には、暴露処理
と熱処理とを複数回繰返してもよい。このようにして暴
露処理を複数回繰返した後、上述の各実施の形態の場合
と同様の方法で銅薄膜４を成膜する。
【００４２】次に、図９を用いて、本発明の適用例につ
いて説明する。図９は、本発明に係る銅薄膜４の成膜方
法が適用可能なＤＲＡＭ（Dynamic Random Access Memo
ry）を示す断面図である。
【００４３】図９を参照して、シリコン基板１０の主表
面には間隔をあけて不純物拡散領域１４ａ，１４ｂが形
成されている。この不純物拡散領域１４ａ，１４ｂによ
って規定されるチャネル領域上にゲート絶縁膜１５を介
在してゲート電極１６が形成される。一方、シリコン基
板１０の主表面には、素子間を分離するためのトレンチ
１１ａ，１１ｂがそれぞれ形成されている。このトレン
チ１１ａ，１１ｂ内には絶縁膜１２ａ，１２ｂを介在し
てポリシリコン膜１３ａ，１３ｂがそれぞれ形成され
る。
【００４４】シリコン基板１０の主表面を覆うように層
間絶縁膜１８ａが形成され、この層間絶縁膜１８ａに
は、不純物拡散領域１４ａ，１４ｂにそれぞれ到達する
コンタクトホール１１ｃ，１１ｄが形成される。このコ
ンタクトホール１１ｃ，１１ｄ内には、たとえばＷなど
からなるプラグ電極１７ａ，１７ｂがそれぞれ形成され
る。
【００４５】層間絶縁膜１８ａを覆うように層間絶縁膜
１８ｂが形成され、この層間絶縁膜１８ｂにはビアホー
ル１１ｅが形成される。このビアホール１１ｅ内には、
拡散バリアとして機能するＴｉＮ膜１９ａが形成され
る。このＴｉＮ膜１９ａ上には銅配線２０ａが形成され
ることとなる。このように、ＴｉＮ膜１９ａ上に銅配線
２０ａを形成する際に、本願発明に係る銅薄膜の成膜方
法が適用可能である。
【００４６】層間絶縁膜１８ｂを覆うように層間絶縁膜
１８ｃが形成され、この層間絶縁膜１８ｃにはトレンチ
１１ｆが形成される。トレンチ１１ｆ内にはＴｉＮ膜１
９ｂを介在して銅配線２０ｂが形成される。また、層間
絶縁膜１８ｃを覆うようにさらに層間絶縁膜１８ｄが形
成され、この層間絶縁膜１８ｄにもトレンチ１１ｇが形
成される。トレンチ１１ｇ内にも、ＴｉＮ膜１９ｃを介
在して銅配線２０ｃが形成される。そして、この銅配線
２０ｃおよび層間絶縁膜１８ｄを覆うようにパッシベー
ション膜２１が形成される。上記の銅配線２０ｃ，２０
ｂの形成の際にも、本願発明に係る銅薄膜の成膜方法を
使用できる。
【００４７】なお、図９には、サブミクロンレベルの銅
配線の形成を行なうべく考案されたダマシンプロセスを
経て形成された銅配線２０ａ，２０ｂ，２０ｃを開示し
たが、それ以外の用途にも本願発明は適用可能である。
上記のダマシンプロセスについては、たとえば、月刊Se
miconductor World 1995. 12「ダマシン方式を用いた配
線プロセス」等に記載されている。
【００４８】以上のように、本願発明の実施の形態ある
いは適用例について説明を行なったが、本願発明の思想
は、銅薄膜以外の導電膜の成膜にも適用可能な場合があ
り得ると推察される。また、今回開示された実施の形態
はすべての点で例示であって制限的なものではないと考
えられるべきである。本願発明の範囲は特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００４９】
【発明の効果】上述したように、この発明に係る銅薄膜
の成膜方法では、銅薄膜の成膜前に銅原料の暴露処理を
行なっている。この暴露処理は、気相状態の銅原料中に
所定温度で下地膜を晒すことにより行なわれるので、こ
のような暴露処理を行なうことにより銅原料を下地膜の
表面全面上にほぼ均等に付着させることが可能となる。
それにより、銅薄膜の成膜に際し、下地膜の表面全面上
においてほぼ均等に、銅原料により構成される核を生成
することが可能となる。その結果、下地膜の表面上にほ
ぼ均一かつ密着性よく銅薄膜を成膜することが可能とな
る。
【００５０】また、下地膜を基板上に形成し、該基板の
面内温度差を±４℃以下程度の範囲内に保持した状態で
上記の暴露処理を行なった場合には、下地膜の表面上に
さらに均一に銅原料を付着させることが可能となる。そ
れにより、上述の効果に加えて、図６に示されるよう
に、基板（図６においては半導体ウェハ６）上に銅薄膜
をほぼ均一の厚みに成膜することが可能となる。その結
果、表面粗度の低減された銅薄膜が得られる。
【００５１】また、銅薄膜の成膜温度よりも低い温度で
上記の暴露処理を行なった場合には、下地膜と反応させ
ることなく下地膜上に銅原料を付着させることが可能と
なる。それにより、上述のように、下地膜上に密着性よ
く銅薄膜を成膜することが可能となる。
【００５２】また、暴露処理後に銅薄膜の成膜温度より
も高い温度下での熱処理を施した場合には、上記の核と
下地膜との間に、下地膜を構成する材料と銅との混在層
を形成することが可能となる。この混在層中では、たと
えば下地膜がＴｉＮ膜の場合には、ＴｉＮの粒界に銅が
存在する状態となる。混在層は銅薄膜の成膜後において
も存在し、このような混在層の存在により、成膜後の銅
薄膜と下地膜との密着性をさらに向上させることが可能
となる。
【００５３】また、暴露処理を複数回繰返した場合に
は、下地膜の表面上に銅原料をより均一かつ密に付着さ
せることが可能となる。それにより、銅原料の付着後に
生成される核を、下地膜の表面上において、より均一か
つ密に生成させることができる。この状態で銅薄膜を成
膜することにより、下地膜上に銅薄膜を密着性よく成膜
できるとともに、下地膜上に均一に銅薄膜を成膜するこ
とも可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における銅薄膜の成
膜方法の第１工程を示す断面図である。
【図２】 この発明の実施の形態１における銅薄膜の成
膜方法の第２工程を示す断面図である。
【図３】 この発明の実施の形態１における銅薄膜の成
膜方法の第３工程を示す断面図である。
【図４】 この発明の実施の形態１における銅薄膜の成
膜方法の第４工程を示す断面図である。
【図５】 下地膜であるＴｉＮ膜表面上に不均一に銅原
料が付着された場合の問題点を説明するための断面図で
ある。
【図６】 基板としての半導体ウェハの表面上に、この
発明の実施の形態２に記載の方法で銅薄膜を成膜した場
合の銅薄膜の膜厚分布を示す図である。
【図７】 この発明の実施の形態４における銅薄膜の成
膜方法の特徴的な第１工程を示す断面図である。
【図８】 この発明の実施の形態４における銅薄膜の成
膜方法の特徴的な第２工程を示す断面図である。
【図９】 この発明に係る銅薄膜の成膜方法が適用可能
な半導体装置の一例（ＤＲＡＭ）を示す断面図である。
【図１０】 従来の銅薄膜の成膜方法における第１工程
を示す断面図である。
【図１１】 従来の銅薄膜の成膜方法における第２工程
を示す断面図である。
【符号の説明】
１，１０ シリコン基板、３，１９ａ，１９ｂ，１９ｃ
ＴｉＮ膜、４ 銅薄膜、４ａ 銅原料、４ｂ 核、５
混在層、６ 半導体ウェハ、２０ａ，２０ｂ，２０ｃ
銅配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊田 吉彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 高融点金属あるいはその窒化物からなる
    下地膜上に銅薄膜を成膜する方法であって、 前記下地膜表面に銅原料を暴露する工程と、 前記銅原料を暴露した後に前記下地膜上に銅薄膜を成膜
    する工程と、 を備えた銅薄膜の成膜方法。
  2. 【請求項２】 前記下地膜は基板上に形成され、 前記銅原料を暴露する工程は、前記基板の面内温度差を
    ±４℃以下に制御して行なう、請求項１に記載の銅薄膜
    の成膜方法。
  3. 【請求項３】 前記銅原料を暴露する工程は、前記銅薄
    膜の成膜温度よりも低い温度下で行なわれる、請求項１
    に記載の銅薄膜の成膜方法。
  4. 【請求項４】 前記銅原料を暴露する工程は、 前記銅原料を暴露した後に前記銅薄膜の成膜温度よりも
    高い温度下での熱処理を前記下地膜に施す工程を含む、
    請求項１に記載の銅薄膜の成膜方法。
  5. 【請求項５】 前記銅原料を暴露する工程を複数回繰返
    す、請求項１から４のいずれかに記載の銅薄膜の成膜方
    法。
JP05927997A 1997-03-13 1997-03-13 銅薄膜の成膜方法 Expired - Fee Related JP3304807B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05927997A JP3304807B2 (ja) 1997-03-13 1997-03-13 銅薄膜の成膜方法
TW087102518A TW579575B (en) 1997-03-13 1998-02-23 Method for forming a thin copper film
KR1019980006905A KR100280933B1 (ko) 1997-03-13 1998-03-03 동박막의 성막방법
US09/038,117 US6303495B2 (en) 1997-03-13 1998-03-11 Method of forming thin copper film and semiconductor device with thin copper film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05927997A JP3304807B2 (ja) 1997-03-13 1997-03-13 銅薄膜の成膜方法

Publications (2)

Publication Number Publication Date
JPH10256252A true JPH10256252A (ja) 1998-09-25
JP3304807B2 JP3304807B2 (ja) 2002-07-22

Family

ID=13108801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05927997A Expired - Fee Related JP3304807B2 (ja) 1997-03-13 1997-03-13 銅薄膜の成膜方法

Country Status (4)

Country Link
US (1) US6303495B2 (ja)
JP (1) JP3304807B2 (ja)
KR (1) KR100280933B1 (ja)
TW (1) TW579575B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370791B1 (ko) * 1999-07-30 2003-02-05 닛뽄덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6733513B2 (en) 1999-11-04 2004-05-11 Advanced Bioprosthetic Surfaces, Ltd. Balloon catheter having metal balloon and method of making same
US8458879B2 (en) 2001-07-03 2013-06-11 Advanced Bio Prosthetic Surfaces, Ltd., A Wholly Owned Subsidiary Of Palmaz Scientific, Inc. Method of fabricating an implantable medical device
US6936066B2 (en) * 1999-11-19 2005-08-30 Advanced Bio Prosthetic Surfaces, Ltd. Complaint implantable medical devices and methods of making same
US6777327B2 (en) * 2001-03-28 2004-08-17 Sharp Laboratories Of America, Inc. Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
WO2004028340A2 (en) 2002-09-26 2004-04-08 Advanced Bio Prosthetic Surfaces, Ltd. High strength vacuum deposited nitionol alloy films, medical thin film graft materials and method of making same
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0528795A1 (en) * 1990-04-30 1993-03-03 International Business Machines Corporation Apparatus for low temperature cvd of metals
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
KR0179797B1 (ko) * 1995-12-29 1999-04-15 문정환 바이어스 전압이 인가된 Cu 박막 형성방법
US5851367A (en) * 1996-10-11 1998-12-22 Sharp Microelectronics Technology, Inc. Differential copper deposition on integrated circuit surfaces and method for same
US5886864A (en) * 1996-12-02 1999-03-23 Applied Materials, Inc. Substrate support member for uniform heating of a substrate
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370791B1 (ko) * 1999-07-30 2003-02-05 닛뽄덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7148571B1 (en) 1999-07-30 2006-12-12 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR100280933B1 (ko) 2001-03-02
JP3304807B2 (ja) 2002-07-22
TW579575B (en) 2004-03-11
US6303495B2 (en) 2001-10-16
KR19980079827A (ko) 1998-11-25
US20010019847A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
US6447933B1 (en) Formation of alloy material using alternating depositions of alloy doping element and bulk material
US6903462B2 (en) Chemical vapor deposition of titanium
EP0841690A1 (en) Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
US7622386B2 (en) Method for improved formation of nickel silicide contacts in semiconductor devices
JP3244058B2 (ja) 半導体装置の製造方法
US5457069A (en) Process for fabricating device having titanium-tungsten barrier layer and silicide layer contacted shallow junction simultaneously formed
JP2800788B2 (ja) 半導体装置の製造方法
JP3304807B2 (ja) 銅薄膜の成膜方法
US5804251A (en) Low temperature aluminum alloy plug technology
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH10144627A (ja) 導電性拡散障壁層の付着法
US6638856B1 (en) Method of depositing metal onto a substrate
JP3488586B2 (ja) 半導体装置の製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JP3328358B2 (ja) 半導体装置の製造方法
JP3490317B2 (ja) 化学蒸着法による銅薄膜形成法
US6979642B1 (en) Method of self-annealing conductive lines that separates grain size effects from alloy mobility
JPH0888224A (ja) 半導体装置およびその製造方法
JP2000124310A (ja) 半導体装置およびその製造方法
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
JPH10189491A (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
US20020175413A1 (en) Method for utilizing tungsten barrier in contacts to silicide and structure produced therby
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
JP2768967B2 (ja) 半導体装置の薄膜形成方法
KR0141966B1 (ko) 배선금속박막의 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080510

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees