JP2006245461A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006245461A JP2006245461A JP2005061999A JP2005061999A JP2006245461A JP 2006245461 A JP2006245461 A JP 2006245461A JP 2005061999 A JP2005061999 A JP 2005061999A JP 2005061999 A JP2005061999 A JP 2005061999A JP 2006245461 A JP2006245461 A JP 2006245461A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- gate electrode
- hafnium
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 125
- 239000010703 silicon Substances 0.000 claims abstract description 125
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 104
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000005669 field effect Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 150000002736 metal compounds Chemical class 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000001603 reducing effect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 258
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000002955 isolation Methods 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000006722 reduction reaction Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000009257 reactivity Effects 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ゲート電極の少なくともゲート絶縁膜側をハフニウムとシリコンとを含む膜で形成することで、Ｐｏｌｙ−Ｓｉと同等の仕事関数値を得るともに、下地のゲート絶縁膜とハフニウムとの反応性を低減してゲートリークを抑制し、ゲート絶縁膜の薄膜化を実現する。
【解決手段】半導体基板１１上にゲート絶縁膜１４を介してゲート電極１５を備えた電界効果トランジスタからなる半導体装置１であって、前記ゲート電極１５は少なくとも前記ゲート絶縁膜１４側がハフニウムとシリコンとを含む膜からなるものである。
【選択図】図１
【解決手段】半導体基板１１上にゲート絶縁膜１４を介してゲート電極１５を備えた電界効果トランジスタからなる半導体装置１であって、前記ゲート電極１５は少なくとも前記ゲート絶縁膜１４側がハフニウムとシリコンとを含む膜からなるものである。
【選択図】図１
Description
本発明は、リーク電流を抑制するとともにゲート絶縁膜を薄膜化することが容易な半導体装置およびその製造方法に関するものである。
トランジスタの高集積化、高速化は、スケーリング則基づき、トランジスタの微細化によって実現してきている。ゲート絶縁膜の薄膜化が進められ、例えばゲート長が０．１μｍ以下のトランジスタでは、ゲート絶縁膜を２ｎｍ以下の厚さの薄膜にする必要がある。通常、ゲート電極材料には多結晶シリコン（以下Ｐｏｌｙ−Ｓｉという）が用いられてきている。この理由としては、ゲート電極直下のゲート絶縁膜との界面が安定している点や、Ｐｏｌｙ−Ｓｉ内部へインプラ・拡散等の技術を用いて不純物を導入することが容易なので、不純物の元素や濃度を選択して、ＮチャネルＭＯＳ型電界効果トランジスタ（以下ＮＭＯＳＦＥＴという）およびＰチャネルＭＯＳ型電界効果トランジスタ（以下ＰＭＯＳＦＥＴという）各々に、最適な仕事関数を持つゲート電極を形成し、最適なしきい値を得ることが可能である点が挙げられる。
しかしながら、トランジスタの微細化が進むにしたがって、ゲート電極の空乏化の問題が顕著になってきている。このゲート電極の空乏化はＰｏｌｙ−Ｓｉが半導体であるがゆえに抑制困難な現象である。そこで、Ｐｏｌｙ−Ｓｉに変わって金属膜を直接ゲート絶縁膜上に成膜することによって、ゲート電極の空乏化が抑制できることが広く報告され、金属ゲートの開発が注目されている。
しかし、金属ゲートを１種類の金属で形成した場合は、ゲート電極の仕事関数はＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴともに同じ値となるので、従来のＰｏｌｙ−Ｓｉゲートのように、ＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴのゲート電極の仕事関数を調整することが困難になり、適正なしきい値を得ることができない。これを克服するためには、デュアル金属ゲート、すなわち、ＮＭＯＳＦＥＴの金属ゲート電極にはＮ型Ｐｏｌｙ−Ｓｉと同様の仕事関数を有し、ＰＭＯＳＦＥＴの金属ゲート電極にはＰ型Ｐｏｌｙ−Ｓｉと同様の仕事関数を得るように、各々の金属材料を選択することが提案されている（例えば、非特許文献１参照。）。
ＮＭＯＳＦＥＴに適するしきい値を得るためには、４．０ｅＶ近辺の仕事関数を有する金属材料が適している。ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）等はＮＭＯＳＦＥＴに適した仕事関数を有しているが、反応性が高く、下地のゲート絶縁膜を還元するという問題点がある（例えば、非特許文献２参照。）。またゲート絶縁膜とゲート電極との反応性が高いので、ゲート絶縁膜が薄くなり、リーク電流が増大する懸念がある。
ゲート電極にハフニウム（Ｈｆ）を用い、ゲート絶縁膜に酸化シリコン（ＳｉＯ2）を用いた場合のリーク特性を評価した。その結果を図９のゲート電圧とリーク電流の関係図によって説明する。図９に示すように、ゲート電圧を高めることによってリーク電流が増大することがわかった。これは、酸化シリコンとの反応性の高いハフニウム（Ｈｆ）によって、酸化シリコン（ＳｉＯ2）のゲート絶縁膜が破壊されるため、リーク電流が増大することを表している。
Chang Seo Park、Byung Jin Cho、Dim-Lee Kwong著「Thermally Stable Fully Silicided Hf-Silicide Metal-Gate Electrode」IEEE ELECTRON DEVICE LETTERS VOL.25,NO.6, JUNE 2004年
Y.Akasaka et al.著「Material Selection for the Metal Gate/High-K Transistors」 Ext. Abst. SSDM 2004, p.196
解決しようとする問題点は、ＮＭＯＳＦＥＴに適するしきい値を得るために、４．０ｅＶ近辺の仕事関数を有する金属材料が適していて、そのような金属として、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）等があげられるが、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）等は反応性が高く、下地のゲート絶縁膜を還元するという問題点がある。その結果、実効的なゲート絶縁膜の厚さが薄くなり、リーク電流が増大する点である。
本発明は、ＭＯＳＦＥＴに適した仕事関数を得る材料を提案するとともに、リーク電流の増加を抑制して、ゲート絶縁膜の薄膜化を可能とすることを課題とする。
本発明の半導体装置は、半導体基板上にゲート絶縁膜を介してゲート電極を備えた電界効果トランジスタからなる半導体装置であって、前記ゲート電極は少なくとも前記ゲート絶縁膜側がハフニウムとシリコンとを含む膜からなることを特徴とする。このゲート電極は、ハフニウムとシリコンとに対するシリコンの組成比が２０％以上７０％以下であることが好ましい。
本発明の半導体装置では、ゲート電極の少なくともゲート絶縁膜側がハフニウムとシリコンとを含む膜からなることから、少なくともゲート絶縁膜との界面はハフニウムとシリコンとの化合物となっているので、ゲート絶縁膜に酸化シリコン膜もしくは酸化シリコンを主成分とする膜を用いても、ハフニウムがゲート絶縁膜と還元反応することが抑制される。またゲート電極の仕事関数を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近づけることができる。
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を備えた半導体装置の製造方法であって、前記ゲート電極を形成する工程は、少なくとも前記ゲート絶縁膜側をハフニウムとシリコンとを含む膜で形成する工程を含むことを特徴とする。
本発明の半導体装置の製造方法では、ゲート電極を形成する工程で、少なくともゲート絶縁膜側をハフニウムとシリコンとを含む膜で形成することから、少なくともゲート絶縁膜との界面にはハフニウムとシリコンとの化合物が形成される。このため、ゲート絶縁膜に酸化シリコン膜もしくは酸化シリコンを主成分とする膜を用いても、ハフニウムがゲート絶縁膜と還元反応することが抑制される。またゲート電極が、従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近い仕事関数を有するように形成される。
本発明の半導体装置は、少なくともゲート絶縁膜との界面にはハフニウムとシリコンとの化合物が形成されるため、下地のゲート絶縁膜との反応性を低減することができるので、ゲートリークが抑制できて、ゲート絶縁膜の薄膜化を実現することが可能になるという利点がある。またゲート電極の仕事関数を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近づけることができるので、ＭＯＳＦＥＴに適したＶthを得ることができ、ＭＯＳＦＥＴの性能の向上が図れる。
本発明の半導体装置の製造方法は、少なくともゲート絶縁膜との界面にはハフニウムとシリコンとの化合物を形成するため、下地のゲート絶縁膜との反応性を低減することができるので、ゲートリークを抑制することができるとともに、ゲート絶縁膜の薄膜化を実現することが可能になるという利点がある。またゲート電極が、従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近い仕事関数を有するように形成することができるので、ＭＯＳＦＥＴに適したＶthを得るＭＯＳＦＥＴを製造することができる。
本発明の半導体装置は、例えば、ゲート絶縁膜上にゲート電極を有するＮＭＯＳＦＥＴにおいて、ゲート電極の少なくともゲート絶縁膜側が、シリコン（Ｓｉ）とハフニウム（Ｈｆ）とを含む膜で形成されていて、ハフニウムとシリコンとに占めるシリコンの組成比Ｓｉ／（Ｈｆ＋Ｓｉ）が２０％以上、７０％以下となっているものである。
以下、本発明の半導体装置の一実施形態に係る第１例を、図１の概略構成断面図によって説明する。図１では、一例として、ＮＭＯＳＦＥＴについて説明する。
図１に示すように、半導体基板１１に素子分離領域１２が形成され、素子形成領域１３が区画されている。上記半導体基板１１には、一例としてシリコン基板を用い、上記素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）構造とする。なお、素子分離領域１２の構造は、特に限定はされず、ＬＯＣＯＳ（Local Oxidation of Silicon）構造、改良ＬＯＣＯＳ構造等を採用することも可能である。上記半導体基板１１の素子形成領域１３上にはゲート絶縁膜１４を介してゲート電極１５が形成されている。上記ゲート絶縁膜１４は、例えば酸化シリコン膜で形成されている。上記ゲート電極１５は、ハフニウムとシリコンとを含む膜で形成されている。したがって、ゲート電極１５のゲート絶縁幕１４側は少なくともハフニウムとシリコンとを含む膜で形成されることになる。また、ゲート電極１５の両側における反射基板１１にはソース・ドレイン領域１６、１７が形成されている。
次に、ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）について説明する。まず、ハフニウムにシリコンを添加することによって、下地の酸化シリコンからなるゲート絶縁膜との反応が抑制され、ゲート絶縁膜の実効的膜厚の減少を抑制することができることを、図２によって説明する。図２では、縦軸にゲート電極にＰｏｌｙ−Ｓｉを用いた場合のゲート絶縁膜の酸化膜換算膜厚と、ゲート電極にハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）を用いた場合のゲート絶縁膜の酸化膜換算膜厚との差をΔＥＯＴ（ＥＯＴ：Effective Oxide Thicknessの略）として表し、横軸にハフニウムとシリコンとを含む膜のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕を表した。なお、図中、組成比Ｓｉ／（Ｓｉ＋Ｈｆ）が０の場合は、ハフニウム膜のみで構成されたゲート電極の値を表している。
図２の示すように、シリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が増加するにしたがい、ΔＥＯＴが減少していることがわかる。例えば、２ｎｍ程度のゲート絶縁膜厚が必要な０．１μｍ世代のＮＭＯＳＦＥＴでは、ゲート絶縁膜の薄膜化を抑制するためには、ΔＥＯＴは、最大でおよそ１ｎｍ以下、ばらつきを見込んでも１．１ｎｍ以下に抑える必要がある。したがって、シリコンの組成比は０．２（２０％）以上が必要になる。また、上記ΔＥＯＴは小さくなればなるほど好ましく、２ｎｍ程度のゲート絶縁膜厚が必要な０．１μｍ世代のＮＭＯＳＦＥＴでは、ゲート絶縁膜の膜厚の１／３程度のΔＥＯＴ、例えば０．７ｎｍ以下にすることがより好ましい。このようなΔＥＯＴの値を得るには、シリコンの組成比は０．３（３０％）以上が必要になる。したがって、ゲート絶縁膜の薄膜化を抑制するためには、少なくともＨｆＳｉx膜中のシリコン（Ｓｉ）が２０％以上、好ましくは３０％以上必要であることがわかる。
次に、ハフニウムにシリコンを添加することによって、ＮＭＯＳＦＥＴのしきい値Ｖthが増加することを、図３によって説明する。図３では、縦軸にＮＭＯＳＦＥＴのしきい値Ｖthを表し、横軸にハフニウムとシリコンとを含む膜のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕を表した。
図３の示すように、ＮＭＯＳＦＥＴのしきい値Ｖthは０．３Ｖ程度までであれば適用可能である。シリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が小さい場合は、ＮＭＯＳＦＥＴに適用可能なＶthが得られるが、膜中のＳｉが大きくなるにつれて、Ｖthが増加し、Ｓｉ組成７０％程度がＮＭＯＳＦＥＴに適用できる最大の値となる。
上記図２、図３によって説明したように、ゲート絶縁膜１５に用いるハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕は、２０％以上７０％以下とする必要がある。そして好ましくは、３０％以上７０％以下とすることが求められる。
また、上記半導体装置１は、上記説明したようなプレーナ構造のゲート電極を有する半導体装置の他に、埋め込み型ゲート構造（例えばダマシンゲート構造）のゲート電極を有する半導体装置にも適用することができる。
上記半導体装置１では、ゲート電極１５がハフニウムとシリコンとを含む膜からなることから、少なくともゲート絶縁膜１４側はハフニウムとシリコンとを含む膜からなる。このため、ゲート絶縁膜１４に酸化シリコン膜もしくは酸化シリコンを主成分とする膜を用いても、ハフニウムによってゲート絶縁膜１４が還元反応されることが抑制される。またゲート電極１５の仕事関数を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近づけることができる。
特に、ゲート電極１５に用いるハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）のシリコンの組成比を２０％以上７０％以下とすることによって、ＮＭＯＳＦＥＴに適したＶthが得られ、かつ下層のゲート絶縁膜１４の還元性も抑制することが可能になる。
次に、本発明の半導体装置の一実施形態に係る第２例を、図４の概略構成断面図によって説明する。
図４に示すように、半導体基板１１に素子分離領域１２が形成され、素子形成領域１３が区画されている。上記半導体基板１１には、一例としてシリコン基板を用い、上記素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）構造とする。なお、素子分離領域１２の構造は、特に限定はされず、ＬＯＣＯＳ（Local Oxidation of Silicon）構造、改良ＬＯＣＯＳ構造等を採用することも可能である。上記半導体基板１１の素子形成領域１３上にはゲート絶縁膜１４を介してゲート電極１５が形成されている。上記ゲート絶縁膜１４は、例えば酸化シリコン膜で形成されている。上記ゲート電極１５は、少なくとも上記ゲート絶縁膜１４側は、ハフニウムとシリコンとを含む膜１８で形成されている。このハフニウムとシリコンとを含む膜１８については、後に詳述する。
上記ハフニウムとシリコンとを含む膜１８上には上部電極膜１９が形成されている。この上部電極膜１９は、例えば、多結晶シリコン膜、１層以上の金属膜もしくは金属化合物膜、多結晶シリコン膜と金属膜との積層膜、または多結晶シリコン膜と金属化合物膜との積層膜とからなる。上記金属膜には、例えば、タングステン膜、タンタル膜等を用いることができ、上記金属化合物膜には、例えば、窒化タンタル膜、窒化チタン膜、窒化タングステン、窒化ハフニウム等を用いることができる。
次に、ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）について説明する。まず、ハフニウムにシリコンを添加することによって、下地の酸化シリコンからなるゲート絶縁膜との反応が抑制され、ゲート絶縁膜の実効的膜厚の減少を抑制することができることは、前記図２によって説明したとおりである。したがって、ゲート絶縁膜の薄膜化を抑制するためには、少なくともＨｆＳｉx膜中のシリコン（Ｓｉ）が２０％以上、好ましくは３０％以上必要であることがわかる。
次に、ハフニウムにシリコンを添加することによって、ＮＭＯＳＦＥＴのしきい値Ｖthが増加することは、前記図３によって説明したとおりである。したがって、シリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が小さい場合は、ＮＭＯＳＦＥＴに適用可能なＶthが得られる。一方、膜中のＳｉが大きくなるにつれてＶthが増加し、ＮＭＯＳＦＥＴのしきい値Ｖthを０．３Ｖ程度までとることが可能であれば、Ｓｉ組成７０％程度がＮＭＯＳＦＥＴに適用できる最大の値となる。
上記図２、図３によって説明したように、ゲート絶縁膜１５に用いるハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕は、２０％以上７０％以下とする必要がある。そして好ましくは、３０％以上７０％以下とすることが求められる。
上記半導体装置２では、ゲート電極の構造としてプレーナ構造で説明したが、埋め込み型ゲート構造（例えばダマシンゲート構造）でも、上記ゲート電極を適用することができる。
上記半導体装置２では、ゲート電極１５の少なくともゲート絶縁膜１４側がハフニウムとシリコンとを含む膜１８からなることから、少なくともゲート絶縁膜１４との界面はハフニウムとシリコンとの化合物となっているので、ゲート絶縁膜１４に酸化シリコン膜もしくは酸化シリコンを主成分とする膜を用いても、ハフニウムによってゲート絶縁膜１４が還元反応されることが抑制される。またゲート電極１５のゲート絶縁膜１４側の仕事関数を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数に近づけることができる。また、ゲート電極１５をハフニウムとシリコンとを含む膜１８と上部電極膜１９との積層構造とすることによりハフニウムとシリコンとを含む膜１８の膜厚を薄膜化することができる。これによって、下地のゲート絶縁膜１４と反応するハフニウムの量を低減することが可能になるので、ゲート電極１５にハフニウムとシリコンとを含む膜１８を用いたことによるゲート絶縁膜１４の薄膜化をさらに抑制することができる。
次に、本発明の半導体装置の製造方法の一実施形態に係る第１例を、図５の製造工程断面図によって説明する。この製造方法は、前記図１によって説明した半導体装置１の製造方法である。
図５（１）に示すように、半導体基板１１に素子分離領域１２を形成し、素子形成領域１３を区画する。上記半導体基板１１には、一例としてシリコン基板を用い、上記素子分離領域１２を、例えばＳＴＩ（Shallow Trench Isolation）構造に形成する。なお、素子分離領域１２の構造は、特に限定はされず、ＬＯＣＯＳ（Local Oxidation of Silicon）構造、改良ＬＯＣＯＳ構造等を採用することも可能である。上記半導体基板１１上にゲート絶縁膜１４を形成する。このゲート絶縁膜１４は例えば酸化シリコン膜で形成する。
次いで、図５（２）に示すように、ゲート絶縁膜１４上にゲート電極形成膜２１を形成する。上記ゲート電極形成膜２１は、例えばハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）で形成され、その成膜方法の一例としてはスパッタリング法を用いることができる。上記ＨｆＳｉx膜は、ハフニウムとシリコンとに対するシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が２０％以上７０％以下になる条件で成膜する。上記シリコンの組成比を２０％以上７０％以下とするのは、前記図２および図３によって説明したとおりである。
上記ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）の成膜条件の一例を以下に説明する。成膜条件としては、スパッタリングのターゲットにハフニウムとシリコンとを用いる。プロセス雰囲気の圧力を１３．３ｍＰａ以上１３．３Ｐａ以下の範囲で設定し、プロセスガスにＡｒを用いる。また基板温度を室温以上１５０℃以下の範囲に設定する。なお、ＨｆＳｉx膜のスパッタ成膜条件は上記に限定する必要は無く、例えばターゲットとしてＳｉ組成比が２０％以上７０％以下であるようなＨｆＳｉxを用いても良い。また成膜方法をスパッタリング法に限定する必要も無く、例えばＣＶＤ法によって成膜してもよい。
その後、図５（３）に示すように、例えば通常のレジスタ塗布、フォトリソグラフィー技術およびエッチング技術によって、上記ゲート電極形成膜２１をエッチング加工して、ゲート絶縁膜１４上にゲート電極形成膜２１からなるゲート電極１５を形成する。さらに、通常のＭＯＳトランジスタのソース・ドレイン領域の形成技術によって、ゲート電極１５の両側における半導体基板１１にソース・ドレイン領域１６、１７を形成する。このソース・ドレイン領域１６、１７は、図示はしないが、例えばＬＤＤ（Lightly Doped Drain）構造としてもよい。このようにして、半導体装置１を得ることができる。
また、上記半導体装置１の製造方法は、上記説明したようなプレーナ構造のゲート電極を有する半導体装置の他に、埋め込み型ゲート構造（例えばダマシンゲート構造）のゲート電極を有する半導体装置にも適用することができる。
上記半導体装置１の製造方法では、ゲート電極１５をハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）で形成することから、少なくともゲート絶縁膜１４側はハフニウムとシリコンとを含む膜で形成される。このため、ゲート絶縁膜１４を酸化シリコン膜もしくは酸化シリコンを主成分とする膜で形成しても、ハフニウムによってゲート絶縁膜１４が還元反応されることが抑制される。またゲート電極１５の仕事関数値を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数値に近づけることができる。
特に、ゲート電極１５に用いるハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕を２０％以上７０％以下とすることによって、ＮＭＯＳＦＥＴに適したＶthが得られ、かつ下層のゲート絶縁膜１４の還元性も抑制することが可能になる。
次に、本発明の半導体装置の製造方法の一実施形態に係る第２例を、図６の製造工程断面図によって説明する。この製造方法は前記図４によって説明した半導体装置２の製造方法である。
図６（１）に示すように、半導体基板１１に素子分離領域１２を形成し、素子形成領域１３を区画する。上記半導体基板１１には、一例としてシリコン基板を用い、上記素子分離領域１２を、例えばＳＴＩ（Shallow Trench Isolation）構造に形成する。なお、素子分離領域１２の構造は、特に限定はされず、ＬＯＣＯＳ（Local Oxidation of Silicon）構造、改良ＬＯＣＯＳ構造等を採用することも可能である。上記半導体基板１１上にゲート絶縁膜１４を形成する。このゲート絶縁膜１４は例えば酸化シリコン膜で形成する。
次に、図６（２）に示すように、ゲート絶縁膜１４上にゲート電極形成膜２１の下層部分を、例えばハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８で形成する。上記ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８の成膜方法の一例としてはスパッタリング法を用いることができる。上記ＨｆＳｉx膜は、ハフニウムとシリコンとに対するシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が２０％以上７０％以下になる条件で成膜する。上記シリコンの組成比を２０％以上７０％以下とするのは、前記図２および図３によって説明したとおりである。
上記ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８の成膜条件の一例を以下に説明する。成膜条件としては、スパッタリングのターゲットにハフニウムとシリコンとを用いる。プロセス雰囲気の圧力を１３．３ｍＰａ以上１３．３Ｐａ以下の範囲で設定し、プロセスガスにＡｒを用いる。また基板温度を室温以上１５０℃以下の範囲に設定する。なお、ＨｆＳｉx膜のスパッタ成膜条件は上記に限定する必要は無く、例えばターゲットとしてシリコンの組成比が２０％以上７０％以下であるようなＨｆＳｉxを用いても良い。また成膜方法をスパッタリング法に限定する必要も無く、例えばＣＶＤ法によって成膜してもよい。
次に、図６（３）に示すように、上記ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８上に上部電極膜１９を成膜して、ゲート電極形成膜２１を形成する。上記上部電極膜１９は、例えば、多結晶シリコン膜、１層以上の金属膜もしくは金属化合物膜、多結晶シリコン膜と金属膜との積層膜、または多結晶シリコン膜と金属化合物膜との積層膜で形成することができる。上記金属膜には、例えば、タングステン膜、タンタル膜等を用いることができ、上記金属化合物膜には、例えば、窒化タンタル膜、窒化チタン膜、窒化タングステン、窒化ハフニウム等を用いることができる。
上記上部電極膜１９の成膜条件の一例を以下に説明する。成膜方法として、例えばＣＶＤ法を用いる。成膜条件の一例として、プロセスガスに四塩化チタン（ＴｉＣｌ4）とアンモニア（ＮＨ3）とを用い、プロセス雰囲気の圧力を１３．３Ｐａ以上１．３３ｋＰａ以下の範囲で設定し、また基板温度を４００℃以上７００℃以下の範囲に設定する。なお、導電膜２３の成膜方法は上記に限定する必要は無く、スパッタリング法を用いて成膜することもできる。
その後、図６（４）に示すように、例えば通常のレジスタ塗布、フォトリソグラフィー技術およびエッチング技術によって、上記ゲート電極形成膜２１をエッチング加工して、ゲート絶縁膜１４上にゲート電極形成膜２１からなるゲート電極１５を形成する。さらに、通常のＭＯＳトランジスタのソース・ドレイン領域の形成技術によって、ゲート電極１５の両側における半導体基板１１にソース・ドレイン領域１６、１７を形成する。このソース・ドレイン領域１６、１７は、図示はしないが、例えばＬＤＤ（Lightly Doped Drain）構造としてもよい。このようにして、半導体装置２を得ることができる。
また、上記半導体装置２の製造方法は、上記説明したようなプレーナ構造のゲート電極を有する半導体装置の他に、埋め込み型ゲート構造（例えばダマシンゲート構造）のゲート電極を有する半導体装置にも適用することができる。
上記半導体装置２の製造方法では、ゲート電極１５の少なくともゲート絶縁膜１４側をハフニウムとシリコンとを含む膜１８で形成することから、ゲート絶縁膜１４を酸化シリコン膜もしくは酸化シリコンを主成分とする膜で形成しても、ハフニウムによってゲート絶縁膜１４が還元反応されることが抑制される。またゲート電極１５のゲート絶縁膜１４側の仕事関数値を従来のＰｏｌｙ−Ｓｉゲート電極の仕事関数値に近づけることができる。
特に、ゲート電極１５に用いるハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕を２０％以上７０％以下とすることによって、ＮＭＯＳＦＥＴに適したＶthが得られ、かつ下層のゲート絶縁膜１４の還元性も抑制することが可能になる。
さらに、上記半導体装置２の製造方法では、ゲート電極１５をハフニウムとシリコンとを含む膜１８と上部電極膜１９との積層構造で形成することから、ハフニウムとシリコンとを含む膜（ＨｆＳｉx膜）１８を薄く形成することができる。このため、ハフニウムとシリコンとを含む膜１８の膜厚を薄膜化することができる。これによって、下地のゲート絶縁膜１４と反応するハフニウムの量を低減することが可能になるので、ゲート電極１５にハフニウムとシリコンとを含む膜１８を用いたことによるゲート絶縁膜１４の薄膜化をさらに抑制することができる。
上記各半導体装置の製造方法においては、上記スパッタリング法によって成膜されるＨｆＳｉx膜中のＳｉ組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕は、スパッタリング装置のハフニウムターゲットとシリコンターゲットとに対する印加パワーの比に依存する。これを図７のよって説明する。図７は、左縦軸にＨｆＳｉx膜のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕を示し、横軸にＨｆＳｉx膜を成膜する際のシリコンターゲットに印加するパワーとハフニウムターゲットに印加するパワーとの和に対するシリコンターゲットに印加するパワーの比〔Ｓｉ／（Ｈｆ＋Ｓｉ）パワー比〕を表す。また、右縦軸にはＨｆＳｉx膜のシリコンの組成比に対する比抵抗（Ω・ｃｍ）を示した。
図７に示すように、スパッタリング装置のシリコンターゲットに印加するパワーとハフニウムターゲットに印加するパワーとの和に対するシリコンターゲットに印加するパワー比〔Ｓｉ／（Ｈｆ＋Ｓｉ）パワー比〕に対して、ＨｆＳｉx膜のシリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕は正比例の関係にあることがわかる。したがって、シリコンの組成比はスパッタリングパワーによって調整することが可能である。なお、比抵抗はＨｆＳｉx膜のシリコンの組成比に依存することなく、ほぼ一定であった。
上記半導体装置および半導体装置の製造方法において、上記ハフニウムとシリコンとを含む膜は、窒化ハフニウムシリサイド（ＨｆＳｉＮ）膜でも、ＨｆＳｉx膜と同様のＶth値が得られていることが判っている。これを図８によって、説明する。図８は、前記図３にのＮＭＯＳＦＥＴのしきい値Ｖthと、ハフニウムとシリコンとを含む膜のシリコンの組成比Ｓｉ／（Ｓｉ＋Ｈｆ）との関係図に、ＨｆＳｉＮ膜のしきい値電圧のデータを加えた図面である。
例えば、図８に示すように、ＨｆＳｉＮ膜は、シリコンの組成比が２０％のとき、窒素（Ｎ）の組成比が４２．４％で、そのときのしきい値電圧が０．１５７Ｖであった。また、シリコンの組成比が２６％のとき、窒素（Ｎ）の組成比が２６．３％で、そのときのしきい値電圧が０．１０４Ｖであった。このように、ハフニウムとシリコンと窒素とを含む膜、すなわち窒化ハフニウムシリサイド（ＨｆＳｉＮ）膜でも、ＨｆＳｉx膜と同様のＶth値が得られている。
よって、少なくともハフニウムとシリコンとを含む膜でかつ、シリコンの組成比〔Ｓｉ／（Ｈｆ＋Ｓｉ）〕が２０％以上７０％以下であるという特徴を有していれば、シリコン、ハフニウム以外の元素を含んでいてもよい。そして、上記説明したように、ハフニウムとシリコンとを含む膜に窒素を含ませることによって耐熱性が向上されるので、この膜を用いたゲート電極１５の耐熱も向上される。
また、ハフニウムとシリコンとを含む膜に含ませることができる元素としては、上記窒素の他に、例えば、炭素（Ｃ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）等が挙げられる。上記元素のうち、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）はハフニウムと同程度（４．０ｅＶ程度）の仕事関数値を有している。また、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）はハフニウムより大きな仕事関数値を有していて、その値はミッドギャップ付近（４．６ｅＶ程度）である。これらの金属をハフニウムとシリコンとを含む膜に添加すると、添加した金属の仕事関数値の方向に仕事関数がシフトするので、ゲート電極の仕事関数値の調整にこれらの金属を添加することができる。
本発明の半導体装置および半導体装置の製造方法によれば、ＮＭＯＳＦＥＴに適したＶthが得られる。そして、ハフニウムとシリコンとを含む膜を用いたゲート電極と下地のゲート絶縁膜との反応性を低減することが可能になるので、ゲートリークを抑制することができ、ゲート絶縁膜の薄膜化を実現することが可能になる。また、ハフニウムとシリコンとを含む膜の膜厚をより薄膜化することによって、ハフニウムとシリコンとを含む膜のハフニウムと下地のゲート絶縁膜との反応量を低減することが可能になり、ゲート絶縁膜の薄膜化をさらに抑制することができる。
１…半導体装置、１１…半導体基板、１４…ゲート絶縁膜、１５…ゲート電極、１６…ハフニウムとシリコンとを含む膜
Claims (6)
- 半導体基板上にゲート絶縁膜を介してゲート電極を備えた電界効果トランジスタからなる半導体装置であって、
前記ゲート電極は少なくとも前記ゲート絶縁膜側がハフニウムとシリコンとを含む膜からなる
ことを特徴とする半導体装置。 - 前記ゲート電極は、ハフニウムとシリコンとに対するシリコンの組成比が２０％以上７０％以下である
ことを特徴とする請求項１記載の半導体装置。 - 前記ゲート電極は、ハフニウムとシリコンとを含む金属膜からなる
ことを特徴とする請求項１記載の半導体装置。 - 前記ゲート電極は、ハフニウムとシリコンとを含む金属膜と、
前記金属膜上に形成した導電膜とからなる
ことを特徴とする請求項１記載の半導体装置。 - 前記ゲート電極は、ハフニウムとシリコンと窒素とを含む金属化合物膜からなる
ことを特徴とする請求項１記載の半導体装置。 - 半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程を備えた半導体装置の製造方法であって、
前記ゲート電極を形成する工程は、少なくとも前記ゲート絶縁膜側をハフニウムとシリコンとを含む膜で形成する工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005061999A JP2006245461A (ja) | 2005-03-07 | 2005-03-07 | 半導体装置およびその製造方法 |
| TW095105774A TWI307960B (en) | 2005-03-07 | 2006-02-21 | Semiconductor device and method of manufacturing the same |
| CNB2006100514975A CN100485967C (zh) | 2005-03-07 | 2006-02-28 | 半导体器件及其制造方法 |
| US11/365,313 US7391089B2 (en) | 2005-03-07 | 2006-03-01 | Semiconductor device and method of manufacturing the same |
| KR1020060020751A KR20060097605A (ko) | 2005-03-07 | 2006-03-06 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005061999A JP2006245461A (ja) | 2005-03-07 | 2005-03-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006245461A true JP2006245461A (ja) | 2006-09-14 |
Family
ID=36943328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005061999A Pending JP2006245461A (ja) | 2005-03-07 | 2005-03-07 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7391089B2 (ja) |
| JP (1) | JP2006245461A (ja) |
| KR (1) | KR20060097605A (ja) |
| CN (1) | CN100485967C (ja) |
| TW (1) | TWI307960B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683439B2 (en) * | 2007-03-12 | 2010-03-23 | Freescale Semiconductor, Inc. | Semiconductor device having a metal carbide gate with an electropositive element and a method of making the same |
| CN110323277B (zh) * | 2018-03-28 | 2021-01-29 | 华为技术有限公司 | 场效应晶体管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258121A (ja) * | 2001-12-27 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20040065930A1 (en) * | 2001-10-18 | 2004-04-08 | Chartered Semiconductor Manufacturing, Ltd. | Dual metal gate process: metals and their silicides |
| JP2004158593A (ja) * | 2002-11-06 | 2004-06-03 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 |
| JP2005005603A (ja) * | 2003-06-13 | 2005-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005217275A (ja) * | 2004-01-30 | 2005-08-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008530770A (ja) * | 2005-01-13 | 2008-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｎ−ＦＥＴ用途のためのＨｆＳｉＮ金属を形成する方法 |
-
2005
- 2005-03-07 JP JP2005061999A patent/JP2006245461A/ja active Pending
-
2006
- 2006-02-21 TW TW095105774A patent/TWI307960B/zh active
- 2006-02-28 CN CNB2006100514975A patent/CN100485967C/zh active Active
- 2006-03-01 US US11/365,313 patent/US7391089B2/en active Active
- 2006-03-06 KR KR1020060020751A patent/KR20060097605A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040065930A1 (en) * | 2001-10-18 | 2004-04-08 | Chartered Semiconductor Manufacturing, Ltd. | Dual metal gate process: metals and their silicides |
| JP2003258121A (ja) * | 2001-12-27 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004158593A (ja) * | 2002-11-06 | 2004-06-03 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 |
| JP2005005603A (ja) * | 2003-06-13 | 2005-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005217275A (ja) * | 2004-01-30 | 2005-08-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008530770A (ja) * | 2005-01-13 | 2008-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ｎ−ＦＥＴ用途のためのＨｆＳｉＮ金属を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1832199A (zh) | 2006-09-13 |
| CN100485967C (zh) | 2009-05-06 |
| US20060197166A1 (en) | 2006-09-07 |
| KR20060097605A (ko) | 2006-09-14 |
| TWI307960B (en) | 2009-03-21 |
| TW200637002A (en) | 2006-10-16 |
| US7391089B2 (en) | 2008-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8143676B2 (en) | Semiconductor device having a high-dielectric-constant gate insulating film | |
| JP4623006B2 (ja) | 半導体装置及びその製造方法 | |
| US7495298B2 (en) | Insulating buffer film and high dielectric constant semiconductor device and method for fabricating the same | |
| TWI334157B (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20070178634A1 (en) | Cmos semiconductor devices having dual work function metal gate stacks | |
| JP4128574B2 (ja) | 半導体装置の製造方法 | |
| JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005072405A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| JP2008147393A (ja) | 半導体装置及びその製造方法 | |
| JP2011187478A (ja) | 半導体装置およびその製造方法 | |
| JP2007288096A (ja) | 半導体装置及びその製造方法 | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008053283A (ja) | 半導体装置の製造方法 | |
| JP2007324240A (ja) | 半導体装置およびその製造方法 | |
| JP2008004578A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005079310A (ja) | 半導体装置及びその製造方法 | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| JPWO2006129637A1 (ja) | 半導体装置 | |
| JP2006245461A (ja) | 半導体装置およびその製造方法 | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| JP2005228761A (ja) | 半導体装置及びその製造方法 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| JP2008244331A (ja) | 半導体装置およびその製造方法 | |
| JP4828982B2 (ja) | 半導体装置の製造方法 | |
| JP4921887B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |