TWI307960B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI307960B
TWI307960B TW095105774A TW95105774A TWI307960B TW I307960 B TWI307960 B TW I307960B TW 095105774 A TW095105774 A TW 095105774A TW 95105774 A TW95105774 A TW 95105774A TW I307960 B TWI307960 B TW I307960B
Authority
TW
Taiwan
Prior art keywords
film
gate
gate electrode
semiconductor device
insulating film
Prior art date
Application number
TW095105774A
Other languages
English (en)
Other versions
TW200637002A (en
Inventor
Shinpei Yamaguchi
Kaori Tai
Tomoyuki Hirano
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200637002A publication Critical patent/TW200637002A/zh
Application granted granted Critical
Publication of TWI307960B publication Critical patent/TWI307960B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1307960 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體裝置及一種製造該半導體裝置 的方法,可限制電流洩漏,且讓閘極絕緣膜可以做得更薄。 【先前技術】 藉由根據比例定律將電晶體微型化,已經實現電晶體的 積體程度及運轉速度的提升。閘極絕緣膜之薄型化已有進 展且(例如)在具有閘極長度為〇. i _或以下的冑晶體中, 問極絕緣膜的厚度可能有必要降到2 nm或以下。一般而 言’是使用多晶石夕(以下稱為多Si)作為閘極的材料。原因 是,當使用多Si時,閘極電極和閘極絕緣膜之間的介面是 穩定的,而且很容易藉由植入或擴散等技術將雜質引入到 多si中,因此有可能藉由選擇雜質的元素和濃度,來為_ 道MOS場效電晶體(以下稱為nm〇sfet)之每個和p通道 MOS場效電晶體(以下稱為PM〇SFET)提供具有最佳化功函 數的閘極電極,以及獲得最佳化的臨限值。 ,而、’伴隨電晶體微型化的進展,閉極耗損的問題已經 受到關注。閉極電極耗損是一種很難限制的現象,因為夕 Si是-種半導體。為對抗此問題,有許多報告指出,心 直接在開極絕緣膜上形成一金屬膜來取代多以膜,可㈣ 閘極電極耗損’金屬間極的開發因而受到报大的重視 然而,在金屬閉極是以單-金屬形成的情形中, 麵霞和PM咖τ兩者的閘極電極之功函數 的;因此’不同於傳統聚石夕間極的情況,要控 : 107575.doc 1307960 和PMOSFET的閘極工作函數是很困難的,且有可能無法得 到適當的臨限值。為克服此問題,有一種雙金屬閘極被提 出來,其金屬材料係選擇讓NMOSFET的金屬閘極具有和N 型多Si相似的功函數,而讓PMOSFET的金屬閘極具有和P 型多Si相似的功函數(請參見,例如,Chang Seo Park、Byung Jin Cho、Dim-Lee Kwong "Thermally Stable Fully Silicided Hf-Silicide Metal-Gate Electrode" ,IEEE ELECTRON DEVICE LETTERS,卷 25,第 6期,2004年 6 月)。 要得到適合於NMOSFET的臨限值,可適用工作函數在 4.0 eV左右的金屬材料。雖然铪(Hf)、锆(Zr)等具有適合於 NMOSFET的功函數,但它們的反應性太高,可能造成其底 下的閘極絕緣膜還原(請參見,例如,Y. Akasaka等人”Material Selection for the Metal Gate/High-K Transistors",Ext. Abst. SSDM 2004年,196頁)。此外,這種情況下,閘極絕緣膜和 閘極之間的反應性太高,使得閘極絕緣膜可能變得更薄’ 而可能增加:¾漏電流。 使用姶(Hf)作為閘極電極以及二氧化矽(Si〇2)作為閘極 絕緣膜情況中的洩漏特性已經過評估。以下參考圖9說明評 估的結果,此圖顯示閘極電壓和洩漏電流之間的關係。如 圖9所不’)¾漏電流隨閘極電壓升高而增加。這表不給 (Hf),其與二氧化矽的反應性很高,破壞了由二氧化矽(Si02) 所形成的閘極絕緣膜,造成洩漏電流增加。 【發明内容】 因此’工作函數在4.0 eV左右的金屬材料適合用來得到 107575.doc I3〇796〇 適合於NMOSFET的臨限值且此種材料包含铪(Hf)、銼(zr) 等,但這些材料(Hf、Zr等)反應性太高,以致於造成下方閘 極絕緣膜降低,因此該閘極絕緣膜的有效厚度降低,而使 洩漏電流增加,此問題一直存在著。 因此’有必要提出一種材料’其具有適合於M〇SFet的 功函數,且可限制洩漏電流增加,而讓閘極絕緣膜可以做 得更薄。
本發明之一具體實施例,提供一半導體裝置,其包括一 昜效電BB體,該場效電晶體具有一位於一半導體基板上側 之閘極電極,其間有一層閘極絕緣膜。該半導體裝置中, 其閘極電極,至少在閘極絕緣膜側,可包括—含有給和石夕 的膜。較佳的係,該含有铪和矽的膜的矽組成比率為根據 給與矽總比率的20到70%的範圍。 在依據本發明之一具體實施例的半導體裝置中,該閘極 電極,至少在閘極絕緣膜側,包括一含有铪和矽的膜,使 付至少該閘極電極與該閘極絕緣膜之間的介面含有一铪和 矽的化合物組成。因此,即使是使用二氧化矽膜或含有二 氧化石夕的膜作為閘極絕緣膜的主要組成4勿,還是可限制铪 ”閘極、”邑緣膜發生還原反應。此外,可以把該閘極電極的 功函數做成接近傳統多⑴閘極電極的功函數。 本發明之另—具體實施例,提供一種製造一半導體裝置 的方法,其包括在—半導體基板的上侧形成—閘極的步 驟,其間具有一閘極絕緣膜。在該製造一半導體裝置的方 法中,該形成閘極的步驟,包括從一含有铪和矽的膜至少 107575.doc 1307960 該閘極絕緣膜側形成該閘極電極。 、在依據本發明另—具體實施例之製造—半導體裝置的方 法中,在形成該閑極的步驟中,該閑極電極之至少該閘極 絕緣膜側是從含有給和㈣膜形成,使得至少該閉極電極 閘極,、.邑緣膜之間的介面形成一銓和矽的化合物。因 此’即使是使用二氧化石夕膜或含有二氧化石夕的膜作為問極 絕緣膜的主要組成物,亦可限制給與閘極絕緣膜發生還原 反應。此外’肖閘極可以形成與傳統多si閘極電極之功函 數接近的功函數。 在依據本發明之一具體實施例的半導體裝置中,至少在 該閘極電極與該閘極絕緣膜之間形成一铪和矽的化合物, 以降低該祕電極與下方閘極絕緣膜的反應。因而,可限 制閘極電m ’以實現更薄的閉極絕緣膜。此外,由於 該閘極電極的功函數可設定與傳統的多siM極電極之功函 數接近,因此可得到適合於M0SFET的vth值,保證較高的 MOSFET效能。 在依據本發明之另一具體實施例之製造一半導體裝置的 方法中,至少在該閘極電極與該閘極絕緣膜之間的介面形 成一铪和矽的化合物,以降低該閘極電極與下方閘極絕緣 膜的反應。因而,可線及閘極電極洩漏,以實現更薄的閘 極絕緣膜。此外,由於該閘極電極可形成與傳統的多以閘 極電極之功函數接近之功函數,因此可製造出具有適合於 MOSFET的 Vth值的 MOSFET。 【實施方式】 107575.doc
接下來,說明該含有給和石夕的膜师⑻。首先,嗜 考圖2,藉由添加石夕到給中,限制了閘極電極與由二氧化 組成的下方閘極絕緣臈發 生反應,而抑止閘極絕緣膜有 厚度減薄。圖2中,使用多s ^ 少⑴作為閘極電極的情況中,一 極絕緣膜之氧化物膜基本 ( _ 枣膜厚度’以及使用含有铪和矽t 膜(fSij^ )作為閘極電極 旳It况中,一閘極絕緣膜之氧々 1307960 依據本發明之一半導體裝置,例如一 NMOSFET,其在一 閘極絕緣膜上具有一閘極電極,其中該閘極之至少該閘極 絕緣膜側是由含有矽(Si)和铪(Hf)的膜組成,且根據姶與石夕 之總比率之矽組成比率Si/(Hf+Si)是在20到70%的範圍。 依據本發明之半導體裝置之一具體實施例的第一範例說 明以下參考圖丨之示意性組態斷面圖。在圖1中一 nm〇SFEt 作為範例說明。 如圖1所示,一裝置隔離區域12形成於一半導體基板u 中,藉以區隔一裝置形成區域丨3。一矽基板(作為範例)用作 於該半導體裝置11,該裝置隔離區域12為一例如STI(淺溝 槽絕緣)的結構。附帶說明,裝置隔離區域12之結構並不特 殊限制,亦可調適成L0C0S(局部矽氧化)結構、改良的 LOCOS結構或類似的結構。—閘極電極㈣成於半導體裝 置η的裝置形成區域13上側,兩者之間有—閘極絕緣膜 14。閘極絕緣膜14由例如:氧切膜組成。間極電極^由 3有給和㊉的膜組成。因此,閘極電極15之至少閘極絕緣 膜14側是由含有給㈣的膜组成。此外,源極/沒極區域16 和17形成於半導體基板η閑極電極15的兩側。 107575.doc 1307960 物膜基本膜厚度之間的差作為ΔΕΟΤ(ΔΕΟΤ為有效氧化物 厚度的縮寫)縱軸,含有铪和矽的膜中矽的組成比率 [Si/(Hf+Si)]作為橫軸。附帶說明,在圖示中當組成比率 Si/(Hf+Si)為0時,表示閘極電極之值只含有铪。 由圖2可知,AEOT隨矽組成比率[Si/(Hf+Si)]升高而降 低。例如,在0.1 μηι左右的NMOSFET需要約2 nm的閘極絕 緣膜厚度,可能有必要限制閘極絕緣膜減厚度薄,以便把 △ EOT控制在至多約1 nm或以下,或當考慮散射時,控制在 1.1 nm或以下。因此,石夕組成比率可能必須不小於 0.2(20%)。此外,更小ΔΕΟΤ值更好;0.1 μηι左右的NMOSFET 需要約2 nm的閘極絕緣膜厚度之情況中,AEOT最好不超過 閘極絕緣膜厚度的1/3,例如,不超過0.7 nm。為了得到此 一 ΔΕΟΤ值,矽組成比率可能必須不小於0.3(30%)。由此可 知,要限制閘極絕緣膜厚度減薄,HfSix膜中矽(Si)的比例 至少需要有20%,最好不少於30%。 接下來,將參考圖3說明添加矽到铪中會提供NMOSFET 的臨限值Vth。圖3中,NMOSFET的臨限值Vth作為縱軸, 含有姶和矽的膜中矽組成比率[Si/(Hf+Si)]作為橫軸。 由圖3可知,適合的NMOSFET臨限值Vth最大可達到0.3 V。低的矽組成比率[Si/(Hf+Si)]可得到適合的NMOSFET臨 限值Vth,但Vth隨膜中Si比例增加而提高;因此,適合於 NMOSFET的最大值Si組成比率約為70%。 由前述參考圖2和圖3的說明可知,在要用作閘極1 5之含 有铪和矽的膜(HfSix膜)中矽組成比率[Si/(Hf+Si)]可能必須 107575.doc -11 - 1307960 在20到70%的範圍,最好是在3〇到7〇%的範圍。 此外,則述之半導體裝置!不僅適用於具有平面結構之閉 極電極的半導體裝置,其亦適用於具有埋入型閘極結構之 閘極電極之半導體裝置(例如,鑲嵌閘極結構卜 在前述的半導體裝置!中,該間極15由含有給和石夕的膜組 成,使得閉極15之至少閘極絕緣膜14側是由含有給和石夕的 膜組成。因此,即使是使用二氧化石夕膜或含有二氧化石夕的 臈為主要組成物最為閉極絕緣膜14,亦可限制藉由鈴還原 閘極絕緣膜14。此外,閘極15的工作函數可設定與傳統的 多Si閘極電極的功函數接近之值。 特別是,藉由把用來作為間㈣之含有給和石夕的膜(η^ 膜)中的石夕組成比率控制在2〇到7〇%的範圍内,可得到適合 :NMOSFET的vth ’且可抑止下方閘極絕緣膜⑷頃向於: 原的性質。 現在依據本發明之半導體梦罟夕—目μ盛 ^ 干等體裝置之具體實施例的第二範 例5兒明以下參考圖4之示意性組態斷面圖。 如圖績示’-裝置隔離區域12形成於一半導體基板u 猎以區隔裝置形成區域13。-石夕基板(作為範例)用作為 該半導體積㈣,該裝置隔離區域12為—例如 =):結構。«置關區域12之結構並無特殊_ = 類二ros(rM夕氧化)結構、改良_os結構或 成區:::::::形::半導體…的裝置形 間為m緣膜14°閘極絕緣膜 列如一氧化矽膜組成。閘極電極15 、 夕在閘極絕緣膜 107575.doc 12 1307960 14側’係由一含有铪和矽的膜18組成。以下將會詳述該含 有給和矽的膜1 8。 —上部電極膜19形成於該含有铪和矽的膜18之上。上部 電極膜19由例如—多晶顧、至少—金屬膜或金屬化合物 膜、—多晶矽膜及一金屬膜之層壓膜,或一多晶矽膜及一 金屬氧化物膜的層壓膜所组成。可以使用的金屬膜的例子 包括鎢膜和鈕膜。可以使用的金屬化合物膜的範例包括氮 匕在-膜、亂化鈦膜、氮化鶴膜和氮化給膜。 接下來,說明該含有銓和矽的膜(Hfs、膜)。首先,藉由 添加石夕到給中以限制閘極電極與由二氧切形成的下方間 極絕緣膜反應’以及抑止閘極絕緣膜之有效厚度減薄前述 參考圖2的說明相同。因此可看出,要抑止閘極絕緣膜厚度 減薄’ HfSij中石夕(Si)的比例必須至少2〇%,最好是不低於 3 0%。 ' 其次,藉由添加矽到铪中以提高1<[]^〇817]£7的臨限值 與前述參考圖3的說明相同。因此,在低的矽組成比率 [SWHf+Si)]之情況中,可得到適合於NM0SFEτ的vth。另 方面Vthk膜中Si的比例增加而提高,若nm〇sfe丁之 。。限值Vth可達到約0·3 v之一值,則適合於丁的最 大值的Si組成比率變成約7〇0/〇。 由前述參考圖2和圖3的說明可知,在要用作閘極15之含 有铪和矽的膜(HfSix膜)中矽組成比率[si/(Hf+Si)]可能必須 在2〇到70%的範圍,最好是在3〇到7〇%的範圍。 、 鈉述之半導體裝置2中,雖然是以平面結構的閘極電極作 107575.doc •13· 1307960 說明’但該閘極電極亦適用於埋入型的閘極結構(例如 嵌閘極結構)。 ^ ^述之半導體裝置2中,該間極15之至少閘極絕緣膜Μ 側是由含有給和㈣膜18組成,使得至少閘極帥閉極絕 緣,14之間的介面係由—給㈣的化合物組成。因此,即 使是使用二氧切膜或含有二氧切的膜為主要組成物作 為閉極絕緣膜14 ’亦可限制藉由給還原閘極絕緣膜14。此 卜閘極絕緣膜14上之閘極電極i 5的功函數可設定與傳統 的多si閘極電極的功函數接近。此外,閘極電極15具有由 含有铪和矽的膜18與上部電極膜19層壓結構之組態可使含 有給和梦的膜18可以倣得更薄。如此使得會和底下的閑極 絕緣膜14反應的給的含量可以降低’而可限制為了閉極電 極15而使用含有铪和矽的膜丨8而造成閘極絕緣膜丨4厚度變 薄。 現在將在下文中參考圖仏至5〇所示之製造步驟斷面 圖,描述依據本發明之一製造一半導體裝置的方法之一具 體實施例的第一範例。此製造方法為製造前述圖1之半導體 裝置1的方法。 如圖5A所示,—裝置隔離區域12形成於一半導體基板u 之上,用以區隔—裝置形成區域13。一矽基板(作為範例) 用作為該半導體基板U,該裝置隔離區域12為一例如 STI(淺溝槽絕緣)結構。附帶說明,該裝置隔離區域之結構 12並無特殊限制’亦可調適成L〇c〇S(局部矽氧化)結構、 改良的LOCOS結構或類似的結構。於該半導體基板丨丨之上 107575.doc -14- 1307960 形成一閘極絕緣膜14 ^該閘極絕緣膜14由例如二氧化矽膜 組成。 • 其次,如圖5B所示,於閘極絕緣膜14上形成一閘極形成 膜21閘極形成膜21由例如含有铪和矽的臈(HfSix膜)組 . $,可利用例如錢鍍法形成。該HfSij係給與石夕總比率的 矽組成比率[Si/(Hf+Si)]在2〇到7〇%的範圍内之條件下形 成。把石夕組成比率設定在2〇到7〇%的範圍内與前面參考旧 鲁 和圖3所述者相同。 說明用來形成該含有铪和石夕的臈(HfSix膜)的條件範例。 使用铪和矽作為濺鍍的目標。製程大氣氣壓設在η」瓜以 到13 ·3 Pa的範圍’使用Ar作為製程氣體。基板溫度調整從 室溫到15(TC的範圍内。用於形成财队膜的难鍍條件並不 必一定與以上所述㈣。例士口,可以使用Si組成比率在2〇 到70%範圍的HfSix作為目標。此外,臈形成方法並不限定 使用濺鍍法,例如’可以採用CVD來形成該臈。 • 之後’如圖%所示’使用例如一般的光阻、微影技術和 蝕刻技術,對閘極電極形成臈21進行姓刻,在間極絕緣膜 14上形成由閘極氮急形成膜21組成的閘極電極15。進一 步’藉由形成MQS電晶體源極/;及極區域的—般技術,在半 導體基板11中閘極電極! 5的兩側形成源極/圾極區域丄6和 。源極/汲極區域16和17可為,例如,⑽(微量摻雜沒極) 構目上並未晝出。以此方式可得到半導體裝置卜 此外,製造前述半導體裝置】的方法不僅適用具有平面结 構之閘極電極的半導體裝置,其亦適用於具有埋入型閉極 107575.doc -15- 1307960 。構之閘極電極的半導體裝置(例如,鑲嵌閘極結構)。 製造前述半導體裝置1的方法中,該閘極電極15由含有給 '和石夕的膜(HfSix模)組成,使得該閘極15電極之至少問極絕 緣膜14侧是由含有給和石夕的膜組成。因此,即使是使用二 氧化㈣或含有:氧切的膜組成閘極絕緣膜14作為主要 組成物,亦可限制藉由給還原閉極絕緣膜μ。此外,閉極 電極15的功函數可設定與傳統的多Si間極的功函數接近之 一值0 特別是’藉由把用來作為閘㈣之含有給和石夕的膜 膜)中的石夕組成比率[Si/(Hf+Si)]設定在2〇到7〇%的範圍内, 可得到適合於NM0SFET的vth,且可限制下方閘極絕緣膜 14還原。 、 現在依據本發明之製造—半導體裝置的方法之—罝體實 施例的第二範例說明以下參考圖6A至6D之製造步驟斷面 圖。此製造方法為製造前述圖4之半導體裝置2的方法。 士圖6A所示,一裝置隔離區域12形成於一半導體基板u 之上,用以區隔一裝置形成區域13。-矽基板(作為範例) 用作為該半導體基板11,該裝置 '隔離區域12為一例如 STI(淺溝槽絕緣)的結構。該裝置隔離區域咖不限於特定 的結構’亦可調適成LOC〇s(局部石夕氧化)結構、改良的 LOCOS結構或類似的結構。於該半導體基板n之上形成一 閘極絕緣膜14。該閉極絕緣膜14由例如二氧化石夕膜組成。 其次’如圖6B所示,於閘極絕緣膜14上面,從例如一含 有給和石夕的膜(刪,膜)18形成一閘極電極形成似的下層 107575.doc • 16 - 1307960 部分。該含有铪和矽的膜可利用例如濺鍍法形 成。該HfSix膜係給與;5夕之總比率的石夕組成比率)] 在20到70%的範圍内條件下形成。把矽組成比率設定在汕 到70%的範圍内與前面參考圖2和圖3所述者相同。 說明用來形成該含有铪和矽的膜(HfSix膜)18的條件範 例。使用铪和矽作為濺鍍的目標。製程大氣壓力設在133 mPa到13.3 Pa的範圍’使用Ar作為製程氣體。基板溫度設 定在從室温到15(TC的範圍内。W帶說明,%成該觸兀膜 的喷濺條件並不必一定與以上所述相同;例如,可以使用 具有Si組成比率在2〇到7〇%範圍的HfSix作為目標。此外, 膜形成方法並不必一定要使用濺鍍法,例如,可以採用 來形成該膜。 、八次,如圖6C所示,於含有铪和矽的膜(HfSix膜)18上形 成上部電極膜19,以得到一閉極電極形成膜21。該上部 電極媒19可由例如一多晶石夕膜、至少一金屬媒或金屬化合 ^膜、-多晶矽膜及一金屬膜之層壓膜,或一多晶矽膜及 -金屬氧化物膜的層M所組成。可以使用的金屬膜的範 ^包括鶴膜及纽膜。可以使用的金屬化合物膜的範例包括 氮化鈕膜、氮化鈦膜、氮化鎢膜及氮化铪膜。 說明形成該上部電極膜19的條件範例。該膜係利用例如 二_成1膜形成條件的範例包括使用四氯化鈦⑽⑺ KNH3)作為製程氣體’製程大氣壓力在13.3 pa到1.33 ㈣的乾圍’基板溫度在—到·。c的範圍。附帶說明 部電極㈣之形成方法並不必—定要以前述的方法形成, i07575.doc 17 l3〇796〇 且該膜亦可使用濺鍍法形成。 -之後如圖6D所示,使用例如一般的光阻應用、微影技 - 術和钱刻技術,對閘極電極形成膜2 1進行敍刻’在閘極絕 .、緣膜14上开/成由閘極電極形成膜21組成的閘極電極15。進 “步’藉由形成MOS電晶體源極/汲極區域的一般技術,在 半導體基板11中閘極電極! 5的兩側形成源極/沒極區域^ 和17源極/;及極區域16和17可為,例如,ldd(微量推雜沒 # ㉟)的結構’圖上並未晝出。以此方式可得到半導體裝置2。 此外,製造前述半導體裝置2的方法不僅適用於具有平面 構之閘極電極的半導體裝置,其亦適用於具有埋入型間 極結構之閘極電極的半導體裝置(例如,镶嵌閉極結構)。 製&則述半導體裝置2的方法中,該閘極15電極之至少閘 極絕緣膜14侧是由含有鈴和矽的膜以組成,因此,即使是 使用一氧化石夕膜或含有二氧化石夕的膜組成閉極絕緣膜⑷乍 為主要組成物,亦可限制藉由铪還原閘極絕緣膜14。此外, • 纟閘極絕緣膜14之閘極電極15的功函數可設定與傳統的多 Si閘極電極的功函數接近。 】疋藉由把用來作為閘極電極1 5之含有鈴和石夕的膜 (x膜)18中的矽組成比[Si/(Hf+Si)]設定在20到70%的範 圍内’可得到適合於NM〇SF_Vth,且可抑止下方問極 絕緣膜14傾向於還原的性質。 2外’製造前述半導體裝置2的方法中,閘極電極15具有 由3有铪和石夕的膜! 8與上部電極膜19所組成的層麗結構, 因此該含有铪和石夕的膜_ix膜)18可以形成得更薄。因 107575.doc -18- 1307960 b 了以降低該含有給和石夕的膜18的#度。如此使得會和 下方閘極絕緣膜14反應的給的含量可以降低,而可進一步 限制為了祕15而使用含杨和⑦的㈣而造成閘極絕= 膜14厚度變薄。 製造前述一半導體裝置的方法中,以濺鍍法形成的咖 膜中石夕組成比率[Si/(Hf+Si)]取決於濺链設備分別外加於於 目標和石夕目標功率之間的比率。這—點以圖7說明。圖7中, 職,膜切的組成比率[Si/(Hf+si)]作為左邊的縱軸,形成 Six膜時外加於矽目標之功率與外加於矽目標及銓目標 之功率和的比率[Si/(Hf+Si)功率比]作為橫軸。此外,與
HfSix膜中的石夕組成比濾有關的電阻率⑴_作為右邊= 縱轴。 由圖7可知,1^31膜中的矽組成比[Si/(Hf+Si)]和濺鍍設 備外加於矽目標之功率與外加於矽目標及铪目標之功率和 的比率[Si/(Hf+Si)]直接成正比。因此,可利用濺鍍的功率 來控制矽組成比率。附帶說明,電阻係數實質上是恆定, 與HfSix膜中的矽組成比無關。 已經證明,在前述之半導體裝置及製造—半導體裝置的 方法中,當使用氮化矽铪(HfSiN)膜作為該含有铪和矽的膜 時’可以得到與HfSix膜情況相似的vth。以下參考圖8說明 這一點。圖8係把HfSiN膜的臨限電壓資料加晝到圖3所示之 NMOSFET臨限值Vth相對於含有铪和矽之膜中矽組成比率 Si/(Si + Hf)的關係圖上之圖示。 例如,如圖8所示’當HfSiN膜中矽組成比率為2〇%時, 107575.doc •19- 1307960 氮(N)組成比率為42.4%,其臨限電壓值為0157 v。此外, §矽組成比率為26%時,氮(Ν)組成比率為26.3%,而臨限電 壓值為0.104 V。因此,即使膜是含有铪和矽和氮的情形, 亦即氮化矽铪(HfSiN)膜,亦可得到與HfSix膜情況相似的 Vth。 因此,當一含有至少铪和矽的膜配置以具有矽組成比率 [Si/(Hf+Si)]在20到7〇%的範圍内時,該膜可以含有铪以外
的其它元素。此外,如前述,當含有銓和矽的膜中額外又 含有氮時,其耐熱性可提高’使得由此膜形成的閘極電極 1 5之耐熱性也提高。 該含有铪和石夕的膜中彳包含的元素範例還除了1以外包 =碳(c)、鈕(Ta)、鈦(Ti)、鎢(w)、锆(Zr)和鉬(”幻等。這 些=素之中,鈕(Ta)和錯(Zr)功函數與铪之功函數(約4.0eV) 相當。此外,鈦(Ti)、鎢(W)鉬(M〇)具有比銓大的功函數之 力函數,並且該等功函數接近中間能隙(約4.0 eV)。將這些 金屬之任何金屬添加到該含有铪和石夕的膜中時’膜的工作 函數會朝向該添加金屬的工作函數偏移,可利用添加這些 金屬來控制閘極電極的功函數。 依據本發明之半導體裝置及製造—半導體裝置的方法, Z到適合於隨咖了的心此外,有可能抑止由含有 ^和石夕的膜所形成的閉極電極和下方閘極絕緣膜之間的反 ::而輸艮制間㈣漏,因此可實現更薄的間極絕緣膜。 與下方^有給和梦的制厚度減少可降低含有給和石夕的旗 ”甲極絕緣膜的反應量’而可進-步限制閉極絕緣膜 107575.doc -20· 1307960 的厚度減薄。 熟習此項技術人士應瞭解,視設計上的需要及其它因 素,可能出現各種修改、組合、子組合及變更,這此都在 後附申請專利範圍或其等效範圍的範疇内。 【圖式簡單說明】 圖1為顯示依據本發明之半導體t置之一具體實施例的 第—個範例之示意性組態斷面圖; 圖2顯示閘極電極使用聚矽的情況中,一閘極絕緣膜之氧 化物膜基本膜厚度’以及閘極電極使用含有铪和矽的膜情 況中,一閘極絕緣膜之氧化物膜基本膜厚度之間的差 與含有鈴和矽之膜的矽組成比率si/(Si+Hf)的關係之圖示; 圖3顯示一 NMOSFET之臨限值Vth與一含有銓和矽之膜 的組成比率Si/(Si+Hf)之間的關係之圖示; 圖4為依據本發明之半導體裝置之一具體實施例的第二 個範例之示意性組態斷面圖; 圖5A至5C為依據本發明之製造一半導體裝置的方法之 具體貫施例的第一個範例之製造步驟斷面圖; 圖6A至6D為依據本發明之製造一半導體裝置的方法之 具體實施例的第二個範例之製造步驟斷面圖; 圖7顯示一 HfSix膜中矽的組成比與濺鍍該HfSiχ膜時外加 於石夕目標之功率與個別外加於石夕目標及給目標之功率和的 比率的關係之圖示; 圖8顯示以氮的組成比為參數,一 NMOSFET之臨限值Vth 與一含有給和矽之膜的矽組成比率Si/(Si+Hf)的關係之圖 107575.doc 1307960 示,及 閘極電壓與 圖9係在一 NMOSFET使用傳統铪閘極電極 漏電流之間的關係之圖不。 【主要元件符號說明】 1 半導體裝置 11 半導體基板 12 裝置隔離區域 13 裝置形成區域 14 閘極絕緣膜 15 閘極電極 16 源極區域 17 汲極區域 18 含有铪和矽的膜 19 上部電極膜 21 閘極形成膜 107575.doc -22-

Claims (1)

  1. D07#6fl〇5774號專利申請案 中文申请專利範圍替換本(97年6月) 十、申請專利範圍: 1 · 一種半導體裝置,其包含場效電晶體,該場效電晶體具 有位於半導體基板之上側之閘極電極,其間有閘極絕緣 . 膜’其中 . 該閘極電極,至少在該閘極絕緣膜的一側,包括含有 給和石夕的膜及形成在該膜上之金屬膜, 該閘極電極係鑲嵌型閘極結構。 2.如請求項1之半導體裝置,其中: • 肖含有給和;^的膜之_組成比率為根據給和砍之總比 率之20到70%的範圍。 3·如請求項1之半導體裝置,其中: δ亥金屬膜含有給和石夕,及 具有形成於該金屬膜上之導電膜。 4.如請求項1之半導體裝置,其中: 該含有铪和矽的膜包括含有铪、矽和氮的金屬化合物 〇 齡5.-種製造半導體裝置之方法,該方法包括:於半導體基 板的上側形成具有各自為不同材料之第1部分及第2部分 之閘極電極,在§亥半導體基板及該閘極電極之該第1部分 間具有閘極絕緣膜,其中 该形成該閘極的步驟包括至少在該閘極之該閘極絕緣 膜側形成含有铪和矽的膜作為該第〗部分及在含有铪和 石夕的該膜上形成導電膜作為該第2部分。 6.如請求項5之製造半導體裝置之方法,其中·· 107575-970609.doc 1307960 該形成該閑極的步驟包括將該閉 :二大致與該間極絕緣膜厚度相同之厚度之;Γ 如靖求項5之製造半導體裝置之方法,其中: 8. 該形成該閘極的步驟包括依序 閘極電極之該第物該閘極電。臈、該 種+導體裝置,其包含場效電晶體,該半導體褒置勺人. 位於半導體基板上側之閘極電極; 匕3 . 在該閘極電極及該半導體基板間之閘極絕緣膜. ,·位於該閘極電極下部之含有師奴下部閘極電極膜 同材 料=:=部之含有與下部_… 其中該閘極電極係鑲嵌型閘極結構。 9. 如凊求項8之半導體裝置,其中: 該下部閘極電極膜鄰接該閘極絕緣膜。 10. 如請求項8之半導體裝置,其中: 該上部閘極電極膜係聚晶石夕膜、至少一金屬膜或金屬 化合物膜、聚晶矽臈與金屬膜之積層膜、或聚 金屬化合物膜之積層膜。 〜、 11. 如請求項8之半導體裝置,其中: 該閘極絕緣膜包含二氧化矽。 12. 如請求項8之半導體裝置,其中: 该半導體基板包含依序層疊於其上之該閘極絕緣膜、 3玄下部閘極電極膜及該上部閘極電極膜。 107575-970609.doc 1307960 13.如請求項8之半導體裝置,其中: 該閘極絕緣膜具有大致與該下部閘極電極膜厚度相同之厚 度。
    107575-970609.doc
TW095105774A 2005-03-07 2006-02-21 Semiconductor device and method of manufacturing the same TWI307960B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005061999A JP2006245461A (ja) 2005-03-07 2005-03-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200637002A TW200637002A (en) 2006-10-16
TWI307960B true TWI307960B (en) 2009-03-21

Family

ID=36943328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105774A TWI307960B (en) 2005-03-07 2006-02-21 Semiconductor device and method of manufacturing the same

Country Status (5)

Country Link
US (1) US7391089B2 (zh)
JP (1) JP2006245461A (zh)
KR (1) KR20060097605A (zh)
CN (1) CN100485967C (zh)
TW (1) TWI307960B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683439B2 (en) * 2007-03-12 2010-03-23 Freescale Semiconductor, Inc. Semiconductor device having a metal carbide gate with an electropositive element and a method of making the same
CN110323277B (zh) * 2018-03-28 2021-01-29 华为技术有限公司 场效应晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
JP4197607B2 (ja) * 2002-11-06 2008-12-17 株式会社東芝 絶縁ゲート型電界効果トランジスタを含む半導体装置の製造方法
JP2005005603A (ja) * 2003-06-13 2005-01-06 Toshiba Corp 半導体装置及びその製造方法
JP4011024B2 (ja) * 2004-01-30 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications

Also Published As

Publication number Publication date
KR20060097605A (ko) 2006-09-14
CN100485967C (zh) 2009-05-06
JP2006245461A (ja) 2006-09-14
US20060197166A1 (en) 2006-09-07
US7391089B2 (en) 2008-06-24
CN1832199A (zh) 2006-09-13
TW200637002A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
TWI379385B (en) Semiconductor structure
TWI230440B (en) System and method for integrating multiple metal gates for CMOS applications
JP4623006B2 (ja) 半導体装置及びその製造方法
TWI396286B (zh) 半導體裝置的製造方法
TWI458049B (zh) 半導體裝置及其製造方法
JP5157450B2 (ja) 半導体装置およびその製造方法
US7859059B2 (en) Semiconductor device and method for manufacturing same
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
JP2008060101A (ja) 半導体装置およびその製造方法
TW201001626A (en) Semiconductor device and manufacturing method of the same
JP2007005721A (ja) 半導体装置およびその製造方法
TW200810122A (en) Semiconductor device and method for manufacturing the same
TW200820351A (en) Integrated circuit devices and fabrication methods thereof
JP2007288096A (ja) 半導体装置及びその製造方法
JP4398939B2 (ja) 半導体装置
JP4528727B2 (ja) 半導体装置の製造方法
JP2008004578A (ja) 半導体装置の製造方法および半導体装置
WO2007148600A1 (ja) 半導体装置およびその製造方法
TWI307960B (en) Semiconductor device and method of manufacturing the same
TW201104837A (en) Semiconductor device and the manufacturing method thereof
JPWO2006129637A1 (ja) 半導体装置
WO2007055095A1 (ja) 半導体装置およびその製造方法
JP2007134650A (ja) 半導体装置及びその製造方法
JP2005228761A (ja) 半導体装置及びその製造方法
JP5387173B2 (ja) 半導体装置及びその製造方法