JP2008147393A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008147393A
JP2008147393A JP2006332396A JP2006332396A JP2008147393A JP 2008147393 A JP2008147393 A JP 2008147393A JP 2006332396 A JP2006332396 A JP 2006332396A JP 2006332396 A JP2006332396 A JP 2006332396A JP 2008147393 A JP2008147393 A JP 2008147393A
Authority
JP
Japan
Prior art keywords
film
gate insulating
insulating film
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006332396A
Other languages
English (en)
Inventor
Kazuaki Nakajima
一明 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006332396A priority Critical patent/JP2008147393A/ja
Priority to US11/948,292 priority patent/US20080135936A1/en
Publication of JP2008147393A publication Critical patent/JP2008147393A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ゲート絶縁膜上にｐＭＯＳ電極材料として金属電極を形成する際に金属膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる半導体装置及びその製造方法を提供することである。
【解決手段】半導体装置の製造方法は、半導体基板１００上にゲート絶縁膜１０１を形成する工程と、ゲート絶縁膜上に薄いシリコン層１０２を形成する工程と、この薄いシリコン層上にゲート絶縁膜界面での仕事関数が所定範囲内の値となる金属膜１０３を形成する工程と、を備えたものである。
【選択図】図１

Description

本発明は、導電体膜をゲート電極に用いたＭＩＳ型キャパシタ或いはトランジスタなどの半導体装置の製造方法に関する。
従来より、ＭＩＳ型キャパシタ或いはＭＩＳ型トランジスタとして例えばＭＯＳキャパシタ或いはＭＯＳＦＥＴの高性能化及び高集積化を実現するためにデバイスの微細化が追求されいる。しかしながら、線幅が０．１μｍのデザインルール世代（以下、０．１μｍ世代）以降の半導体装置（以下、デバイス）ではゲート絶縁膜としてのゲート酸化膜のスケーリングに限界があると言われている。これはゲート酸化膜厚が薄膜化するにつれトンネル電流によるゲートリーク電流の増加が顕在化することに起因している。さらに、ゲート電極として多結晶シリコンを用いた場合には、ゲート絶縁膜との界面に空乏層が形成され、０．１μｍ世代ではこの空乏化が無視できなくなり、実効酸化膜厚の薄膜化を所望通りに実現できない状況にある。
これら問題を回避する方策として、ゲート絶縁膜の高誘電率化やメタルゲート電極の活用が検討されている。前者はゲート絶縁膜を高誘電体膜に置き換えることで、物理膜厚を稼いでトンネル電流を抑えるためであり、後者はゲート電極をメタル化することで、ゲート電極の空乏化を防ぐためである。近年では特に高誘電体ゲート絶縁膜の材料開発が盛んに行われ、ＺｒＯ２やＨｆＯ２と言った新材料が学会で取り上げられ、実効酸化膜厚の薄膜化競争となっている。しかし、従来のシリコン酸化膜のような信頼性を含めた議論ができるまでには時間を必要とする。
一方、高誘電体膜の開発に比べメタルゲート電極の検討は盛り上がりに欠ける感がある。しかしながら、ＩＴＲＳ２００３年度版ロードマップに示されるように、ゲート絶縁膜の物理膜厚が１．０ｎｍ未満の領域では従来の多結晶シリコン電極でトランジスタを実現することが困難とされている。これは、現在のゲート絶縁膜の実効酸化膜厚（１．５ｎｍ程度）に対して、ゲート電極に形成される空乏層が０．３〜０．５ｎｍ程度と大きな割合を占める結果、絶縁膜による容量に対して空乏化に伴う容量が直列に接続されて低容量化を招くためである。従って、０．１μｍ世代までシリコン系酸化膜を延命化するためにもメタルゲート電極の開発は必須である。
しかしながら、従来の多結晶シリコン膜を介する構造（ポリサイド構造、サリサイド構造、ポリメタル構造を含む）とは異なった、新たな問題が発生する。従来の多結晶シリコン膜を介したゲート電極構造の場合、トランジスタの閾値は、チャネル領域の不純物濃度と、多結晶シリコン膜中の不純物濃度で決定される。しかし、メタルゲート電極構造の場合、チャネル領域の不純物濃度と、ゲート電極の仕事関数で決定する。
従来の多結晶シリコンを用いたゲート電極では、ｐＭＯＳ，ｎＭＯＳ電極材料のそれぞれの仕事関数を、多結晶シリコンの価電子帯の電子エネルギーの最大値に対応した５．０ｅＶ、伝導帯の電子エネルギーの最小値に対応した４．１ｅＶに設定することが可能となっている。
そこで、メタルゲート電極を採用する場合にも、ｐＭＯＳ電極材料としては５．０ｅＶの仕事関数を有する金属若しくはその化合物を用いることが好ましい。
金属の中で仕事関数５．０ｅＶを有するタングステン電極（Ｗ電極という）はｐＭＯＳ電極材料として有望である。このＷ電極を形成する手法として、ソースガスにＷ（ＣＯ）６ガスを用いた化学的気相成長（ＣＶＤ）法によるＷ膜プロセスがその一候補として挙げられるが、Ｗ膜中に多くの炭素（Ｃ）を含み、それら残留Ｃが後熱工程によりゲート絶縁膜界面近傍に析出し、固定電荷の要因となることが判っている。
ところで、従来の技術としては、例えば特許文献１にあるように半導体基板上に成膜工程でゲート絶縁膜を形成した後、仕事関数の異なる導電材料を有するゲート電極を形成する半導体装置の製造方法が開示されている。
特開２００５−０９３８５６号公報
そこで、本発明は上記の問題に鑑み、ゲート絶縁膜上にｐＭＯＳ電極材料として金属電極を形成する際に金属膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる半導体装置及びその製造方法を提供することを目的とするものである。
本願発明の一態様によれば、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン層を形成する工程と、前記シリコン層上に前記ゲート絶縁膜界面での仕事関数が所定範囲内の値となる金属膜を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本願発明の他の態様によれば、半導体基板と、前記半導体基板上に設けたゲート絶縁膜と、前記ゲート絶縁膜上にゲート絶縁膜界面での仕事関数が所定範囲内の値となるよう設けた金属膜と、前記ゲート絶縁膜と前記金属膜との間に設けられ、前記金属膜に含まれる炭素成分と結合して前記金属膜から前記ゲート絶縁膜へ析出する炭素成分を抑制する所定の膜厚を有した金属シリコン炭素化合物と、を備えた半導体装置が提供される。
本発明によれば、ゲート絶縁膜上にｐＭＯＳ電極材料として金属電極を形成する際に金属膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる半導体装置及びその製造方法を提供することができる。
発明の実施の形態について図面を参照して説明する。
［第１の実施形態］
図１は本発明の第１の実施形態の半導体装置の製造方法の主要な製造工程部分の断面図を示している。図２は従来例の半導体装置の製造方法の主要な製造工程部分の断面図を示している。ここでは、半導体装置であるＭＩＳ型キャパシタとしてＭＯＳキャパシタを形成する製造工程について説明する。
まず、図２を参照して従来例のＭＯＳキャパシタの製造工程を説明する。
図２(a)に示すように、半導体基板としての単結晶シリコン基板１００上にゲート絶縁膜としてシリコン酸化膜（ＳｉＯ２）１０１を形成し、その上に、例えば、有機ソースを用いてＣＶＤ法によりタングステン膜（以下、Ｗ膜）１０３（膜厚５０ｎｍ）を堆積し、所望のパターンにＷ膜１０３を異方性エッチングし、ゲート電極を形成する。図２(b)に示すように、その後、１０％希釈の水素雰囲気中で４５０℃の加熱処理を行った。
図３は、このようにして製造された従来例のＭＯＳキャパシタの低電流ストレス印加時のゲートバイアス変動特性（ΔＶｇ−ｔ特性）を示している。このゲートバイアス変動特性とは、シリコン基板上のゲート電極とそのゲート電極とは反対側のシリコン基板の基準電位点（アース面）との間に電流源を接続し、ゲート電極からシリコン基板の基準電位点に対して一定のストレス電流（０．１ｍＡ／ｃｍ２）を流したときのゲート電極と基準電位点間のゲートバイアス電圧Ｖｇの変化を測定したものである。このとき、低電流ストレス印加時のゲートバイアス電圧Ｖｇが時間軸に対して−２Ｖ〜−４Ｖの範囲で大きく変動していることが判る。この範囲が変動量（ΔＶｇ）である。これは、Ｗ膜１０３中に含まれるＣ元素が後段の熱処理工程（以下、後熱工程）でゲート絶縁膜中へ拡散し、それが絶縁膜中のトラップ準位を形成するためである。二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometer）により構成元素の深さ方向分布を調査した結果、Ｗ電極からゲート絶縁膜へ向けてＣ元素が拡散していることが判った。Ｗ膜は有機ソースを使ってＣＶＤ法により成膜しているために、膜中に数％オーダーでＣが残留してしまう。つまり、この残留Ｃ元素が熱処理により酸化膜中へ拡散し、それがトラップ準位として働き、上述したようなゲートバイアス変動要因となると考えられる。
そこで、図１を参照して本発明の第１の実施形態に係るＭＯＳキャパシタの製造工程を説明する。
図１(a)に示すように、半導体基板としての単結晶シリコン基板１００上にゲート絶縁膜としてシリコン酸化膜（ＳｉＯ２）１０１を形成し、Ｗ成膜に先立ち、例えば、ＳｉＨ４ガス：３００ｓｃｃｍ、圧力：５Ｔｏｒｒ、時間：１０ｓｅｃの条件で、膜厚にして１ｎｍの薄いシリコン層（以下、Ｓｉ層）１０２を形成する。この後、従来例と同じように、有機ソースを用いてＣＶＤ法によりＷ膜１０３（膜厚５０ｎｍ）を堆積し、所望のパターンにタングステン膜（以下、Ｗ膜）１０３を異方性エッチングし、ゲート電極を形成する。その後、図１(b)に示すように、１０％希釈の水素雰囲気中で４５０℃の加熱処理を行った。このような加熱処理によって、薄いＳｉ層１０２はＷ膜１０３中のＣと結合し、さらにＷと結合することにより、金属シリコン炭素化合物であるＷＳｉＣ膜１０２Ａが形成される。
その結果、図３の低電流ストレス印加時のゲートバイアス変動特性に示すように、従来例と比べ、本発明によればＭＯＳキャパシタのゲートバイアス変動量（ΔＶｇ）が全く観測されない。これは、Ｓｉ層（換言すればＷＳｉＣ層）が上記炭素（Ｃ）のゲート酸化膜中への拡散を防ぐためである。ＣとＳｉの結合力は非常に強く、一旦Ｓｉ−Ｃ結合が形成されると、熱分解するようなことは容易に起きない。それゆえ、Ｗ成膜時だけでなく、Ｗ成膜後の後熱工程においても、Ｗ電極とゲート絶縁膜界面のＳｉ−Ｃ結合層は安定しており、ゲート絶縁膜中へのＣ拡散は抑制される。
そこで、次にＳｉ層の厚みに対してＭＯＳキャパシタのゲートバイアス変動量（ΔＶｇ）がどのように依存するか調査した。図４は、Ｓｉ層の厚さに対するゲートバイアス変動量（ΔＶｇ）を測定した結果を示している。同時に、Ｓｉ層の厚さに対する仕事関数（φｍ）の変化を示している。その結果、ゲート電極とゲート絶縁膜との界面層の厚みを厚くしていくと、ΔＶｇが小さくなることが判る。図４の結果は、Ｃ拡散を抑制するには０．３ｎｍ以上の厚みがあれば十分であることを示している。
しかし、Ｓｉ層の厚みをさらに厚くすれば良いかと言えばそうではない。メタルゲート電極では材料そのものが有する仕事関数が重要となる。ここでは、Ｗ電極をｐＭＯＳ向け電極材料として適用することを考えており、ｐＭＯＳ電極としてはポリシリコンの価電子帯の電子エネルギーの最大値５．０ｅＶ近傍の少なくとも４．８ｅＶ以上の仕事関数が求められる。ところが、Ｓｉ層の厚みを厚くすることは、Ｓｉの仕事関数に近づくことを意味し、具体的には４．６ｅＶ近くになる。そこで、界面層の厚みに対する仕事関数を求めた結果、Ｓｉ層の厚みが厚くなるにつれ、仕事関数が小さくなる傾向にあり、その厚みが２ｎｍを越えると、４．８ｅＶよりも小さい値となってしまうことが判った。
したがって、ゲートバイアス変動量を抑え、かつ所望の仕事関数を得るためには、Ｓｉ界面層の厚みは０．３ｎｍ〜２ｎｍの範囲であることが望ましい。
第１の実施形態によれば、ゲート絶縁膜上にｐＭＯＳ電極材料として金属電極を形成する際に金属膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる。
［第２の実施形態］
図５及び図６は本発明の第２の実施形態の半導体装置の製造方法の製造工程部分の断面図を示している。図６は図５の工程の続きとなっている。ここでは、半導体装置であるＭＩＳ型トランジスタとしてＭＯＳＦＥＴを形成する製造工程について説明する。なお、本発明に係るＭＯＳＦＥＴの製造工程としてシリコン基板上にｐ型ＭＯＳＦＥＴ（以下、ｐＭＯＳ）を形成する工程を説明するが、ｐＭＯＳと対をなすｎ型ＭＯＳＦＥＴ（以下、ｎＭＯＳ）も同時に形成するＣＭＯＳ（Complementary MOS）集積回路の製造工程として説明する。
図５(a)に示すように、素子分離２０１を有した半導体基板としての単結晶シリコン基板２００上に、例えば、有機ソースを用いた化学的気相成長（ＣＶＤ）法により、ハフニウムを含むゲート絶縁膜２０２を形成する。
その後、Ｗ成膜に先立ち、例えば、ＳｉＨ４ガス：３００ｓｃｃｍ、圧力：５Ｔｏｒｒ、時間：１０ｓｅｃの条件で、膜厚にして０．５ｎｍの薄いＳｉ層２０３を形成する。
その上に、例えば有機ソースを用いたＣＶＤ法により仕事関数４．９ｅＶを有するW膜２０４を１０ｎｍの膜厚で成膜する。このことにより、Ｗ成膜段階のＣ拡散を抑制し、ゲートバイアス変動量を抑制することが可能となる。なお、後段の熱処理工程で、Ｓｉ層１０３はＷ膜２０４中のＣと結合し、さらにＷと結合することにより、金属シリコン炭素化合物であるＷＳｉＣ膜２０３Ａが形成される。
次いで、図５(b)に示すように、例えば、ｎＭＯＳ領域のＷ膜２０４及びＳｉ層２０３を剥離する。
さらに、図５(c)に示すように、例えば、ＣＶＤ法によって仕事関数４．２ｅＶを有するＷＳｉＮ膜２０５を１０ｎｍの膜厚で成膜する。
図５(d)に示すように、多結晶シリコン膜２０６を堆積した後、多結晶シリコン膜中へｎＭＯＳ領域にはＡｓ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入する。これらのイオン注入は、多結晶シリコン膜２０６を出来るだけ電気抵抗の低い導電体に近づけるために行われている。さらにその上に、シリコン窒化膜２０７を堆積した。
この時点で、ｎＭＯＳ領域ではゲート絶縁膜２０２と仕事関数４．２ｅＶを有するＷＳｉＮ膜２０５が接し、ｐＭＯＳ領域ではゲート絶縁膜２０２と仕事関数４．９ｅＶを有するＷ膜２０４が接する。これにより、この後、トランジスタを形成した際にはこれらゲート絶縁膜と接する金属材料の仕事関数がトランジスタの閾値を支配する。このとき、Ｓｉ層２０３の厚みが０．５ｎｍと薄いため、Ｗ膜の仕事関数に与える影響は小さい。
図５(e)に示すように、例えば３０ｎｍのゲート幅パターンにシリコン窒化膜２０７、多結晶シリコン膜２０６、ＷＳｉＮ膜２０５、Ｗ膜２０４を異方性エッチングし、ゲート電極２２０ｎ，２２０ｐを形成する。
図６(f)に示すように、シリコン酸化膜２０８及びシリコン窒化膜２０９を堆積した後、シリコン酸化膜２０８、シリコン窒化膜２０９のエッチバックを行い、電極パターンの側壁部分をシリコン酸化膜２０８とシリコン窒化膜２０９で囲む構造にする。シリコン酸化膜２０８及びシリコン窒化膜２０９による側壁は、次のイオン注入後に形成される深い拡散層２１０をゲート領域の両側のシリコン基板２００に適宜の距離だけ離間させて形成するために設けている。さらに、例えば、ｎＭＯＳ領域にはＰ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入し、１０３０℃５秒の加熱処理を施すことによって、深い拡散層２１０を形成する。この深い拡散層２１０は、後述の浅い拡散層２１２と共にＭＯＳトランジスタのドレイン領域及びソース領域を形成するものである。
この後、図６(g)に示すように、電極パターンの側壁部分であるシリコン酸化膜２０８及びシリコン窒化膜２０９を剥離する。このとき、側壁部分と同時にシリコン窒化膜２０７も剥離されてしまう。次いで、シリコン窒化膜２１１を堆積した後、シリコン窒化膜２１１のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜２１１で囲む構造にする。
さらに、例えば、ｎＭＯＳ領域にはＡｓ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入し、８００℃５秒の加熱処理を施すことによって、浅い拡散層２１２を形成する。
なお、深い拡散層と浅い拡散層をそれぞれ形成する際には不純物であるイオンの注入後に不純物活性化のために必ず熱工程（加熱処理）が入る。予め深い拡散層を浅い拡散層よりも先に形成することにより、深い拡散層は先に形成されるために熱工程による活性化を二度受けることになるが、浅い拡散層の形成は後で行うために熱工程による活性化は一度のみとなる。深い拡散層の方は、側壁部分の形成によってゲート領域の両側に一定の距離離間させているために二度の熱工程であっても拡散による影響は殆どない。浅い拡散層の方については、一度のみの熱工程であるために拡散によって基板面方向へ伸びる拡散範囲の増加は少ない。つまり、予め深い拡散層を浅い拡散層よりも先に形成することにより、結果として浅い拡散層の基板面方向の伸びを抑えてゲート長（チャネル長）が短くなり過ぎる（短チャネル効果と呼ばれる）を防ぐことが可能となる。
次いで、図６(h)に示すように、再度、シリコン酸化膜２１３、シリコン窒化膜２１４からなる側壁を形成する。シリコン酸化膜２１３及びシリコン窒化膜２１４による側壁は、次の加熱処理後に形成されるシリサイド層２１５をゲート領域の両側に適宜の距離だけ離間させて形成するために設けている。そして、例えば、Ｎｉ膜（１０ｎｍ）を全面に堆積し、３５０℃３０ｓｅｃ程度の加熱処理を行い、Ｎｉとシリコン基板を反応させた後、未反応Ｎｉ膜を例えば硫酸と過酸化水素水の混合液により除去する。そして、５００℃３０ｓｅｃ程度の加熱処理を行う。このとき、ゲート電極上と拡散層上にシリサイド層２１５が形成される。シリサイド層２１５は、電気的抵抗が低く、後述するコンタクト２１７とメタル接触する。なお、本実施形態では、多結晶シリコン膜２０６を残すようにゲート電極上にシリサイド層２１５を形成したが、ゲート電極の多結晶シリコン膜がすべてシリサイド層になっても良い。
図６(i)に示すように、第１の層間膜２１６上に所望のコンタクトパターンを形成し、コンタクトパターンの内部に例えばＴｉ／ＴｉＮ／Ｗ膜を埋め込み、ＣＭＰ法により平坦化することにより、コンタクト２１７を形成する。次いで、第２の層間膜２１８を堆積し、所望の溝パターンを形成した後、ＴａＮ／Ｃｕ膜を埋め込んでＣＭＰ法によって平坦化することにより、コンタクト２１７を電気的につなぐＣｕ配線２１９を形成する。
以上の製造工程によって、仕事関数４．２ｅＶのｎＭＯＳ電極と仕事関数４．９ｅＶのｐＭＯＳ電極を有するデュアルメタルトランジスタ（ｎＭＯＳトランジスタとｐＭＯＳトランジスタで異なる金属材料をゲート電極に使うもの）を形成することが可能となる。
本実施形態では、ｎＭＯＳ電極のゲート電極材料としてＷＳｉＮ膜、ｐＭＯＳ電極材料としてＷ膜を用いたが、それぞれＷＳｉ膜、ＷＮ膜でも良い。同様に、ＷＳｉＣ膜、ＷＣ膜など炭化物や、ＷＳｉＢ膜やＷＢ膜などの硼化物でも良い。なお、ｐＭＯＳ電極材料としてＷ膜を用いた場合には、Ｗ膜と多結晶シリコン膜とは反応するので、Ｗ膜と多結晶シリコン膜との間にバリア層として窒化層（例えばＷＮ）が形成されていれば良い。
また、本実施形態ではＷ元素を主成分とする電極材料の組み合わせを用いたが、周期律表で同じVIａ族のモリブデン（Ｍｏ）もしくはそれら合金を主成分とする電極材料の組み合わせでも良い。
さらに、本実施形態ではVIａ族のＷ元素を主成分とする電極材料の組み合わせを用いたが、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）のIVａ族、またはバナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）のVａ族を主成分とする電極材料の組み合わせでも良い。
また、本実施形態ではゲート絶縁膜の材料としてハフニウム系酸化膜を用いたが、ハフニウム系酸化膜以外に、例えば、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、ストロンチウム（Ｓｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）等の酸化物、もしくはＺｒＳｉｘＯｙなどそれら元素とシリコンの酸化物でも良い。さらには、それら酸化物の積層膜でも良い。
第２の実施形態によれば、ゲート絶縁膜上にｐＭＯＳ電極材料としてタングステン電極を形成する際に、タングステン膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる。
［第３の実施形態］
図７及び図８は本発明の第３の実施形態の半導体装置の製造方法の製造工程部分の断面図を示している。図８は図７の工程の続きとなっている。ここでは、ＭＩＳ型トランジスタとしてＭＯＳＦＥＴを形成する製造工程について説明する。
図７(a)に示すように、素子分離３０１を有した半導体基板としての単結晶シリコン基板３００上に、例えば、有機ソースを用いた化学的気相成長（ＣＶＤ）法により、ハフニウムを含むゲート絶縁膜３０２を形成する。
次いで、例えば、ＳｉＨ４ガス：３００ｓｃｃｍ、圧力：５Ｔｏｒｒ、時間：１０ｓｅｃの条件で、膜厚にして０．５ｎｍの薄いＳｉ層３０３を形成する。その上に、例えば有機ソースを用いたＣＶＤ法により仕事関数５．０ｅＶを有するＭｏＮ膜３０４を１０ｎｍの膜厚で成膜する。なお、後段の熱処理工程で、Ｓｉ層３０３はＭｏＮ膜３０４中のＣと結合し、さらにＷと結合することにより、金属シリコン炭素化合物であるＭｏＳｉＣ膜３０３Ａが形成される。
次いで、図７(b)に示すように、例えば、ｎＭＯＳ領域のＭｏＮ膜３０４及びＳｉ層３０３を剥離する。
さらに、図７(c)に示すように、例えば、ＣＶＤ法によって仕事関数４．２ｅＶを有するＭｏＳｉＮ膜３０５を１０ｎｍの膜厚で成膜する。
図７(d)に示すように、その上に低抵抗層としてＷ膜３０６を堆積した。さらにその上に、シリコン窒化膜３０７を堆積した。
図７(e)に示すように、例えば３０ｎｍのゲート幅パターンにシリコン窒化膜３０７、Ｗ膜３０６、ＭｏＳｉＮ膜３０５、ＭｏＮ膜３０４を異方性エッチングし、ゲート電極３２０ｎ，３２０ｐを形成する。
この後、図８(f)に示すように、シリコン窒化膜３０８を堆積した後、シリコン窒化膜３０８のエッチバックを行い、電極パターンの側壁部分をシリコン窒化膜３０８で囲む構造にする。さらに、例えば、ｎＭＯＳ領域にはＡｓ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入し、８００℃５秒の加熱処理を施すことによって、浅い拡散層３０９を形成する。
図８(g)に示すように、シリコン酸化膜３１０及びシリコン窒化膜３１１を堆積した後、シリコン酸化膜３１０、シリコン窒化膜３１１のエッチバックを行い、電極パターンの側壁部分をシリコン酸化膜３１０及びシリコン窒化膜３１１で囲む構造にする。さらに、例えば、ｎＭＯＳ領域にはＰ＋イオンをイオン注入し、ｐＭＯＳ領域にはＢ＋イオンをイオン注入し、１０３０℃５秒の加熱処理を施すことによって、深い拡散層３１２を形成する。なお、この第３の実施形態では、浅い拡散層３０９の方を先に形成し深い拡散層３１２を後に形成するので、第２の実施形態の図６(f)及び(h)のように側壁部分を２回形成することがなく、後の深い拡散層３１２を形成する際に必要なシリコン酸化膜３１０及びシリコン窒化膜３１１による側壁形成のみとなっている。
そして、例えば、Ｎｉ膜（１０ｎｍ）を全面に堆積し、３５０℃３０ｓｅｃ程度の加熱処理を行い、Ｎｉとシリコン基板を反応させた後、未反応Ｎｉ膜を例えば硫酸と過酸化水素水の混合液により除去する。そして、５００℃３０ｓｅｃ程度の加熱処理を行う。このとき、拡散層上にシリサイド層３１３が形成される。
図８(h)に示すように、第１の層間膜３１４上に所望のコンタクトパターンを形成し、コンタクトパターンの内部に例えばＴｉ／ＴｉＮ／Ｗ膜を埋め込み、ＣＭＰ法により平坦化することにより、コンタクト３１５を形成する。次いで、第２の層間膜３１６を堆積し、所望の溝パターンを形成した後、ＴａＮ／Ｃｕ膜を埋め込んでＣＭＰ法によって平坦化することにより、コンタクト３１５を電気的につなぐＣｕ配線３１７を形成する。
以上の製造工程によって、仕事関数４．２ｅＶのＭｏＳｉＮからなるｎＭＯＳ電極と仕事関数５．０ｅＶのＭｏＮとＭｏＳｉＮ積層からなるｐＭＯＳ電極を有するデュアルメタルトランジスタを形成することが可能となる。
なお、本実施形態においても、第２の実施形態と同様に、ゲート絶縁膜の材料としては、ハフニウム系酸化膜以外に、例えば、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、ストロンチウム（Ｓｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）等の酸化物、もしくはＺｒＳｉｘＯｙなどそれら元素とシリコンの酸化物でも良い。さらには、それら酸化物の積層膜でも良い。
第３の実施形態によれば、ゲート絶縁膜上にｐＭＯＳ電極材料として窒化モリブデン電極を形成する際に、窒化モリブデン膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる。
本発明の第１の実施形態の半導体装置の製造方法の主要な製造工程部分を示す断面図。 従来例の半導体装置の製造方法の主要な製造工程部分を示す断面図。 低電流ストレス印加時のゲートバイアス変動特性に示す特性図。 Ｓｉ層の厚さに対するゲートバイアス変動量ΔＶｇ及び仕事関数φｍの変化を示す特性図。 本発明の第２の実施形態の半導体装置の製造方法の製造工程部分を示す断面図。 図５の工程の続きの製造工程部分を示す断面図。 本発明の第３の実施形態の半導体装置の製造方法の製造工程部分を示す断面図。 図７の工程の続きの製造工程部分を示す断面図。
符号の説明
１００…シリコン基板（半導体基板）
１０１…シリコン酸化膜（ゲート絶縁膜）
１０２…Ｓｉ層（薄いシリコン層）
１０２Ａ…ＷＳｉＣ（金属シリコン炭素化合物）
１０３…タングステン膜（金属膜）

Claims (5)

  1. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に薄いシリコン層を形成する工程と、
    前記シリコン層上に前記ゲート絶縁膜界面での仕事関数が所定範囲内の値となる金属膜を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記仕事関数は、４．８ｅＶ以上５．０ｅＶ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコン層が、０．３ｎｍ〜２ｎｍの範囲の厚さであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記金属膜が、Ｗ、Ｍｏ若しくはその化合物であることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置の製造方法。
  5. 半導体基板と、
    前記半導体基板上に設けたゲート絶縁膜と、
    前記ゲート絶縁膜上にゲート絶縁膜界面での仕事関数が所定範囲内の値となるよう設けた金属膜と、
    前記ゲート絶縁膜と前記金属膜との間に設けられ、前記金属膜に含まれる炭素成分と結合して前記金属膜から前記ゲート絶縁膜へ析出する炭素成分を抑制する所定の膜厚を有した金属シリコン炭素化合物と、
    を備えた半導体装置。
JP2006332396A 2006-12-08 2006-12-08 半導体装置及びその製造方法 Pending JP2008147393A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006332396A JP2008147393A (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法
US11/948,292 US20080135936A1 (en) 2006-12-08 2007-11-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332396A JP2008147393A (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008147393A true JP2008147393A (ja) 2008-06-26

Family

ID=39496960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332396A Pending JP2008147393A (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20080135936A1 (ja)
JP (1) JP2008147393A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016191A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090132801A (ko) * 2008-06-23 2009-12-31 삼성전자주식회사 게이트 구조물, 이의 형성 방법 및 이를 갖는 반도체 장치
JP2010186877A (ja) * 2009-02-12 2010-08-26 Renesas Electronics Corp 半導体装置およびその製造方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016191A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 半導体装置及びその製造方法
JP2010040711A (ja) * 2008-08-04 2010-02-18 Panasonic Corp 半導体装置及びその製造方法
US8471341B2 (en) 2008-08-04 2013-06-25 Panasonic Corporation Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20080135936A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP2008147393A (ja) 半導体装置及びその製造方法
TWI387096B (zh) Semiconductor device and manufacturing method thereof
JP3974507B2 (ja) 半導体装置の製造方法
JP5442332B2 (ja) 半導体装置およびその製造方法
US20060081939A1 (en) Semiconductor device having misfet using high dielectric constant gate insulation film and method for fabricating the same
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
US20060071282A1 (en) Semiconductor device and manufacturing method thereof
JP5521726B2 (ja) 半導体装置及びその製造方法
US9076857B2 (en) Semiconductor device and manufacturing method thereof
US20140346610A1 (en) Semiconductor device
US20090294877A1 (en) Semiconductor device and manufacturing method thereof
JP5275056B2 (ja) 半導体装置の製造方法及び半導体装置
US20120193726A1 (en) Semiconductor device and method of manufacturing the same
US20090039440A1 (en) Semiconductor device and method of fabricating the same
JP4163164B2 (ja) 半導体装置およびその製造方法
US20070184592A1 (en) Method for manufacturing semiconductor device
US20090057786A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8008728B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9153586B2 (en) Semiconductor device having metal carbon nitride electrodes with different work functions
JP2012049181A (ja) 半導体装置の製造方法
JP5387173B2 (ja) 半導体装置及びその製造方法
JP2008205065A (ja) 半導体装置及びその製造方法
JP2008117842A (ja) 半導体装置、およびその製造方法
US20070026596A1 (en) Gate electrode structure and method of forming the same, and semiconductor transistor having the gate electrode structure and method of manufacturing the same
JP2013055274A (ja) 半導体装置及びその製造方法