JP5976500B2 - プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 - Google Patents
プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP5976500B2 JP5976500B2 JP2012239027A JP2012239027A JP5976500B2 JP 5976500 B2 JP5976500 B2 JP 5976500B2 JP 2012239027 A JP2012239027 A JP 2012239027A JP 2012239027 A JP2012239027 A JP 2012239027A JP 5976500 B2 JP5976500 B2 JP 5976500B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- mask
- block
- patterned
- block layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000000034 method Methods 0.000 description 18
- 229910001385 heavy metal Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Weting (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
法に関する。
する装置であって、光の明るさや波長などの異なる被写体を感知する画素毎に異なる電気
的値を、信号処理の可能なレベルに切り換える装置を指す。
e)イメージセンサとCMOSイメージセンサとがある。イメージセンサは、外部の被写
体映像を撮像した光を吸収して光電荷を蓄積する受光素子として、フォトダイオードを用
いる。
図である。
低濃度のP型不純物がインサイチューでドープされてエピタキシャル成長したP型エピタ
キシャル層(P−エピタキシャル)11Bとからなる基板11のフォトダイオード領域内
に、深いN型領域(深いN−)15が形成され、深いN型領域15上にP0領域16が形
成される。そして、フォトダイオード領域から離れた基板11上にトランスファトランジ
スタTXのゲート酸化膜13とゲート電極14とが形成される。また、図中に参照符号を
付していないが、ゲート電極14の側壁には、LDDスペーサが形成される。図中の参照
符号「12」は、素子分離膜を表す。
なるPN接合付近で光による電子−正孔対(Electron−Hole pair)が
発生し、このキャリアが、印加されたバイアスによってトランスファトランジスタTXに
移動して電流を発生させることにより、光エネルギーを電流に切り換える。
分が、フォトダイオードになる。
ォトダイオード領域とシリコン表面とを隔離させ、シリコン表面のシリコンダングリング
ボンドによる暗電流の流入を抑制する。P0領域16は、ボロンイオン注入によって形成
される。
ズマ処理時に生じる損傷が存在し、暗電流の原因となる。また、フォトレジストを構成し
ている一部の重金属が後続の感光膜除去時に完全に除去されずにフォトダイオードの表面
に残り、これが後続の熱処理時に内部へ拡散してしまうと、暗電流の原因となる。しかし
、半導体製造工程におけるプラズマ損傷や感光膜除去工程による重金属汚染の根本的な除
去は困難である。
、その目的は、暗電流の原因となるプラズマ損傷や感光膜除去工程による重金属汚染を防
止することのできるCMOSイメージセンサのフォトダイオードの製造方法を提供するこ
とにある。
が完了した基板を用意するステップと、該基板のフォトダイオードの形成される領域の上
部にパターニングされたブロック(blocking)層を形成するステップと、該パタ
ーニングされたブロック層を残した状態で、前記フォトダイオードの形成される領域を除
く残りの領域に対して、マスクを用いたイオン注入を行うステップと、前記マスクを除去
するステップとを含むことを特徴とする。
域の上部にゲート構造を形成するステップと、該ゲート構造の一側の前記基板構造にイオ
ン注入を行い、フォトダイオードを形成するステップと、該フォトダイオードの上部にパ
ターニングされたブロック層を形成するステップと、該パターニングされたブロック層を
残した状態で、前記トランジスタ形成領域に対して、マスクを用いたイオン注入を行うス
テップと、前記マスクを除去するステップとを含むことを特徴とする。
領域の上部にゲート構造を形成するステップと、該ゲート構造の一側の前記基板構造に第
1マスクを用いた第1イオン注入を行い、フォトダイオードを形成するステップと、該フ
ォトダイオードの上部にパターニングされたブロック層を形成するステップと、該パター
ニングされたブロック層を残した状態で、前記トランジスタ形成領域に対して、第2マス
クを用いた第2イオン注入を行うステップと、前記ゲート構造の側壁にスペーサを形成す
るステップと、該スペーサ及びマスクパターンを第3マスクとして用いた第3イオン注入
を行うステップとを含むことを特徴とする。
防止するため、フォトダイオードの形成後にフォトダイオードの上部にブロック層を形成
する。
示すための断面図である。
、P型基板21A上に低濃度のP型不純物がインサイチューでドープされてエピタキシャ
ル成長したP型エピタキシャル層(P−エピタキシャル)21Bとからなる基板21に、
通常の方法により素子分離膜22を形成する。例えば、素子分離膜22は、STI(Sh
allow Trench Isolation)法にて形成する。
酸化膜23を形成する。例えば、第1ブロック酸化膜23は、化学気相蒸着法によりTE
OSで形成し、第1ブロック酸化膜23の厚さは20Å〜2000Åの範囲とする。
りパターニングを行い、第1ブロックマスク24を形成した後、第1ブロックマスク24
をエッチングバリアとして第1ブロック酸化膜23をエッチングする。このとき、第1ブ
ロック酸化膜23のエッチングは、プラズマを用いたドライエッチングではなく、ウェッ
トエッチングで行う。これにより、第1ブロック酸化膜23のエッチング時に露出する基
板21の表面のプラズマ損傷を防止する。好ましくは、第1ブロック酸化膜23のウェッ
トエッチングは、BOE又はHF水溶液を用いて行う。第1ブロック酸化膜23が除去さ
れる部分は、フォトダイオードを除く残りの領域(例えば、トランジスタ形成領域)であ
る。すなわち、フォトダイオードの形成される領域の上部にパターニングされた第1ブロ
ック酸化膜23Aを残留させる。
スク24は、感光膜で形成されたものであるため、プラズマを用いて除去する。一方、除
去時にプラズマを用いるため、パターニングされた第1ブロック酸化膜23のエッチング
後に露出していた基板21の表面がプラズマ損傷を受ける。しかし、この部分は、フォト
ダイオードが形成される部分ではないため、除去時にプラズマを用いても構わない。
形成される領域の上部にパターニングされた第1ブロック酸化膜23Aが残留することが
分かる。以下、残留するパターニングされた第1ブロック酸化膜23Aを、略称して「第
1ブロック層23A」とする。
Aでブロックした後、後続のイオン注入を行う。
行われるイオン注入工程を指す。このようなイオン注入工程は、感光膜をマスクとして用
い、その種類は5〜8種類に及ぶ。これにより、図示してはいないが、図中の参照符号「
M1X」が表すように、複数回にわたって感光膜除去工程を行う。ここで、「X」は形成
及び除去される感光膜マスクの数を示す。このとき、感光膜の除去は一般的にプラズマを
用いて行うため、工程時に生じるプラズマ損傷がフォトダイオードの形成される領域に与
えられる。しかし、本発明のように、フォトダイオードの形成される領域の上部を酸化膜
からなる第1ブロック層23Aでブロックすれば、イオン注入時のプラズマ損傷を防止す
ることができる。
ダイオードの形成される領域が感光膜と直接接触しなくなるため、重金属の浸透を大きく
抑制することができる。
ると、プラズマ損傷からフォトダイオードの形成される領域を保護することができる。
上にゲート酸化によりゲート酸化膜25を形成する。このとき、ゲート酸化膜25の形成
前にはゲート酸化前洗浄を行うことが必須であるが、このようなゲート酸化前洗浄時にお
いて、第1ブロック層23Aも全て除去される。例えば、ゲート酸化前洗浄は、BOE又
はHF水溶液を用いて行うが、BOE又はHF水溶液により酸化膜物質の第1ブロック層
23Aは容易に除去される。さらに、ゲート酸化前洗浄がウェット処理で行われるため、
基板21の表面のプラズマ損傷はない。
るポリシリコン膜を蒸着した後、ゲートパターニングを行い、ゲート電極26を形成する
。これらの図においては、トランスファトランジスタTXのゲート電極26のみを示して
いる。ここで、図中の参照符号「25A」は、パターニングされたゲート酸化膜を表す。
域(P0)29とを形成するため、イオン注入を行う。
ニングを行い、第1イオン注入マスク27Aを形成する(図2F参照)。このとき、第1
イオン注入マスク27Aにより開放される領域は、フォトダイオードの形成される領域で
ある。このために、第1イオン注入マスク27Aの一側面をゲート電極26の中央付近に
整列することができ、他側面を素子分離膜22のエッジからフォトダイオード形成領域側
に一部延長して整列することができる。続いて、通常のイオン注入法によりN型不純物の
イオン注入(深いN−注入)を行い、深いN型領域(深いN−)28を形成する。
成する。このとき、詳しくは、再び感光膜を塗布し、露光及び現像によりパターニングを
行い、第2イオン注入マスク27Bを形成した後、P型不純物(例えば、ボロン)の第1
P0イオン注入(P0注入)を行う。
域28とP0領域29とを形成して、フォトダイオードを完成させる。
N接合部分が、フォトダイオードになる。フォトダイオードの最上部にはP0領域29が
形成され、その下のフォトダイオード領域とシリコン表面とを隔離させ、シリコン表面の
シリコンダングリングボンドによる暗電流の流入を抑制する。
注入マスク27Bは、プラズマを用いて除去する。
とき、第2ブロック酸化膜30は、化学気相蒸着(CVD)法又は熱酸化法を用いて20
Å〜2000Åの範囲の厚さに蒸着する。例えば、第2ブロック酸化膜30は、化学気相
蒸着法によりTEOSで形成する。ここで、第2ブロック酸化膜30も、プラズマ損傷を
防止するブロック層として用いられる。
グを行い、第2ブロックマスク31を形成した後、第2ブロックマスク31をエッチング
バリアとして第2ブロック酸化膜30をエッチングする。このとき、第2ブロック酸化膜
30のエッチングは、プラズマを用いたドライエッチングではなく、ウェットエッチング
で行う。これにより、第2ブロック酸化膜30のエッチング時に露出する基板21の表面
のプラズマ損傷を防止する。好ましくは、第2ブロック酸化膜30のウェットエッチング
は、BOE又はHF水溶液を用いて行う。第2ブロック酸化膜30が除去される部分は、
フォトダイオードを除く残りの領域である。すなわち、フォトダイオードの形成された領
域の上部にパターニングされた第2ブロック酸化膜30Aを残留させる。
スク31が感光膜で形成したものであるため、プラズマを用いて除去する。一方、除去時
にプラズマを用いるため、第2ブロック酸化膜30のエッチング後に露出していた基板2
1の表面がプラズマ損傷を受ける。しかし、この部分は、フォトダイオードの形成された
部分ではないため、除去時にプラズマを用いても構わない。
形成された領域の上部にパターニングされた第2ブロック酸化膜30Aが残留することが
分かる。以下、残留するパターニングされた第2ブロック酸化膜30Aを、略称して「第
2ブロック層30A」とする。
Aでブロックした後、後続のイオン注入を行う。ここで、後続のイオン注入とは、ゲート
パターニングの後にもフォトダイオードを除く残りのトランジスタ形成領域に感光膜をマ
スクとして用いて、7〜10回程度イオン注入(例えば、LDDイオン注入)を行うこと
を意味する。これにより、図示してはいないが、図中の参照符号「M2Y」が表すように
、複数回にわたって感光膜除去工程を行う。ここで、「Y」は形成及び除去される感光膜
マスクの数を示す。このとき、感光膜除去工程は一般的にプラズマを用いるため、工程時
に生じるプラズマ損傷がフォトダイオードの形成された領域に与えられる。しかし、本発
明のように、フォトダイオードの形成された領域の上部を酸化膜からなる第2ブロック層
30Aでブロックすれば、イオン注入時のプラズマ損傷を防止することができる。
ダイオードの形成された領域が感光膜と直接接触しなくなるため、重金属の浸透を大きく
抑制することができる。
サ32を形成する工程を行う。すなわち、第2ブロック層30Aを含む全面にスペーサ絶
縁膜を蒸着した後、スペーサエッチングを行い、LDDスペーサ32を形成する。このと
き、LDDスペーサ32は、ゲート電極26の側壁に形成され、TEOS32Aと窒化膜
32Bとの二重構造となる。一方、第2ブロック層30Aの両端側壁と、ゲート電極26
の一側壁に形成された第2ブロック層30Aの側壁にも、TEOS32Aと窒化膜32B
との二重構造を形成することができる。
スペーサエッチング時に多量のプラズマ損傷がフォトダイオードの上部に与えられても、
第2ブロック層30Aがこれを全てブロックする。
感光膜とをマスクとして用いて行う。
DDスペーサの形成後、第2P0イオン注入を行わなければならない場合は、図2Lのよ
うな方法を適用する。
注入を行うために、まず、第2ブロック層30Aをウェットエッチングにより除去する。
Dスペーサ32において第2ブロック層30Aと同じように、酸化膜物質のTEOS32
Aの一部がエッチングされることがある。図中の参照符号「32C」は、残留するTEO
Sを表し、参照符号「32D」は、残留するLDDスペーサを表す。また、第2ブロック
層30Aは、少なくともフォトダイオードの上部が完全に露出するまで除去し、フォトダ
イオードエッジ上のゲート電極26の一側壁には、残留する第2ブロック層32Bの一部
が存在することがある。
に厚いことから、それを予め除去することにより、後続の第2P0イオン注入を円滑に行
うためである。
よる基板21の表面の損傷を防止するため、バッファ酸化膜を50Å〜200Åの範囲の
薄い厚さに予め形成することもできる。
フォトダイオードの形成前及びフォトダイオードの形成後に行われるイオン注入及び感光
膜除去工程によって生じるプラズマ損傷及び重金属汚染を根本的に防止することができる
。さらに、ブロック層は、後続のプラズマを用いたドライエッチング時におけるプラズマ
損傷も防止する。
成後に伴うプラズマ損傷及び感光膜除去時の重金属汚染からフォトダイオードをブロック
することにより、暗電流の原因を根本的に遮断することができるという効果がある。
想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲
に属する。
22 素子分離膜
23A 第1ブロック層
25A ゲート酸化膜
26 ゲート電極
28 深いN型領域
29 P0領域
30A 第2ブロック層
32 LDDスペーサ
Claims (5)
- 基板構造のフォトダイオードの形成される領域上に、酸化膜からなるパターニングされた第1ブロック層を形成するステップと、
少なくとも前記パターニングされた第1ブロック層上に感光膜物質からなる第1マスクを形成するステップと、
前記第1マスクをマスクとして第1イオン注入を行うステップと、
プラズマを用いて第1マスクを除去するステップと、
前記パターニングされた第1ブロック層をウエット処理除去するステップと、
前記基板構造のトランジスタ形成領域の上部にゲート構造を形成するステップと、
該ゲート構造の一側の前記基板構造に感光膜物質からなる第2マスクを用いた第2イオン注入を行い、フォトダイオードを形成するステップと、
該フォトダイオードの上部に酸化膜からなるパターニングされた第2ブロック層を形成するステップと、
少なくとも前記パターニングされた第2ブロック層上に感光膜物質からなる第3マスクを形成するステップと、
前記第3マスクをマスクとして前記トランジスタ領域に対して第3イオン注入を行うステップと、
プラズマを用いて第3マスクを除去するステップと、
前記ゲート構造の側壁と前記パターニングされた第2ブロック層の側壁にスペーサを形成するステップと、
該スペーサ及び感光膜物質からなるマスクパターンを第4マスクとして用いた第4イオン注入を行うステップと、
前記パターニングされた第2ブロック層をウエットエッチングで除去し、前記フォトダイオードの上部を露出させるステップと、
該露出した前記フォトダイオードの上部にバッファ膜を形成し、フォトダイオードに対して、第5イオン注入を行うステップと
をステップの順に行うことを特徴とするCMOSイメージセンサの製造方法。 - 前記フォトダイオードの上部に、パターニングされた第2ブロック層を形成するステップは、
前記基板上にブロック層を形成し、
前記フォトダイオードを覆うために、前記ブロック層上にブロックマスクを形成し、
前記ブロックマスクを用いて前記ブロック層をエッチングし、前記フォトダイオードの上部に前記パターニングされたブロック層を残留させる
ことを含むものである請求項1に記載のCMOSイメージセンサの製造方法。 - 前記パターニングされた第2ブロック層をウエットエッチングで除去するステップにおいて、前記ウェットエッチングがBOE又はHF水溶液を用いて行われるものである請求項1に記載のCMOSイメージセンサの製造方法。
- 前記第2ブロックを形成する酸化膜が化学気相蒸着法又は熱酸化法により形成されるものである請求項1に記載のCMOSイメージセンサの製造方法。
- 前記パターニングされた第2ブロック層が20Å〜2000Åの範囲の厚さで形成されている請求項1に記載のCMOSイメージセンサの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0038787 | 2006-04-28 | ||
KR1020060038787A KR100772316B1 (ko) | 2006-04-28 | 2006-04-28 | 플라즈마손상으로부터 포토다이오드를 보호하는 씨모스이미지센서의 제조 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097666A Division JP5161475B2 (ja) | 2006-04-28 | 2007-04-03 | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065862A JP2013065862A (ja) | 2013-04-11 |
JP5976500B2 true JP5976500B2 (ja) | 2016-08-23 |
Family
ID=38648819
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097666A Active JP5161475B2 (ja) | 2006-04-28 | 2007-04-03 | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 |
JP2012239027A Active JP5976500B2 (ja) | 2006-04-28 | 2012-10-30 | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097666A Active JP5161475B2 (ja) | 2006-04-28 | 2007-04-03 | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7629216B2 (ja) |
JP (2) | JP5161475B2 (ja) |
KR (1) | KR100772316B1 (ja) |
CN (2) | CN101866938B (ja) |
TW (1) | TWI336521B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870821B1 (ko) * | 2007-06-29 | 2008-11-27 | 매그나칩 반도체 유한회사 | 후면 조사 이미지 센서 |
US9184191B2 (en) * | 2013-10-17 | 2015-11-10 | Micron Technology, Inc. | Method providing an epitaxial photonic device having a reduction in defects and resulting structure |
CN103872066B (zh) * | 2014-03-24 | 2016-08-17 | 上海华力微电子有限公司 | 减少互补式金氧半导体影像传感器白像素的方法 |
CN105428383A (zh) * | 2015-12-21 | 2016-03-23 | 豪威科技(上海)有限公司 | 一种cmos图像传感器及其制造方法 |
KR20200143089A (ko) | 2019-06-14 | 2020-12-23 | 삼성전자주식회사 | 유기 센서 및 전자 장치 |
JP7069275B2 (ja) | 2020-11-04 | 2022-05-17 | ユニバーサル製缶株式会社 | ボトル缶の製造方法 |
CN113764452B (zh) * | 2021-09-06 | 2024-04-26 | 上海集成电路装备材料产业创新中心有限公司 | 像素单元结构及其形成方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2921567B1 (ja) * | 1998-04-22 | 1999-07-19 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
JP3103064B2 (ja) * | 1998-04-23 | 2000-10-23 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
KR100464949B1 (ko) * | 2000-08-31 | 2005-01-05 | 매그나칩 반도체 유한회사 | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 |
IL156497A (en) * | 2002-06-20 | 2007-08-19 | Samsung Electronics Co Ltd | Image sensor and method of fabricating the same |
KR100495411B1 (ko) * | 2002-12-27 | 2005-06-14 | 매그나칩 반도체 유한회사 | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 |
KR100494645B1 (ko) * | 2002-12-27 | 2005-06-13 | 매그나칩 반도체 유한회사 | 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법 |
US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
JP2004335588A (ja) * | 2003-05-01 | 2004-11-25 | Renesas Technology Corp | 固体撮像装置及びその製造方法 |
JP2005072236A (ja) | 2003-08-25 | 2005-03-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
US6908839B2 (en) * | 2003-09-17 | 2005-06-21 | Micron Technology, Inc. | Method of producing an imaging device |
KR20050072236A (ko) | 2004-01-06 | 2005-07-11 | 정천수 | 당구용 팁 가공장치 |
US6900507B1 (en) * | 2004-01-07 | 2005-05-31 | Micron Technology, Inc. | Apparatus with silicide on conductive structures |
JP2005302836A (ja) * | 2004-04-07 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 固体撮像装置の製造方法 |
KR100741933B1 (ko) * | 2004-09-21 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
KR20060077115A (ko) * | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법 |
KR100746222B1 (ko) * | 2005-07-11 | 2007-08-03 | 삼성전자주식회사 | 이미지 센서의 제조방법들 |
KR100672729B1 (ko) * | 2005-07-14 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR100653716B1 (ko) * | 2005-07-19 | 2006-12-05 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
KR100741877B1 (ko) * | 2005-12-29 | 2007-07-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 이의 제조 방법 |
-
2006
- 2006-04-28 KR KR1020060038787A patent/KR100772316B1/ko active IP Right Grant
-
2007
- 2007-03-28 US US11/727,750 patent/US7629216B2/en not_active Expired - Fee Related
- 2007-04-03 JP JP2007097666A patent/JP5161475B2/ja active Active
- 2007-04-04 TW TW096112131A patent/TWI336521B/zh active
- 2007-04-25 CN CN2010101872926A patent/CN101866938B/zh active Active
- 2007-04-25 CN CN2007100979708A patent/CN101064281B/zh active Active
-
2009
- 2009-11-16 US US12/619,465 patent/US8460993B2/en active Active
-
2012
- 2012-10-30 JP JP2012239027A patent/JP5976500B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007300084A (ja) | 2007-11-15 |
CN101866938A (zh) | 2010-10-20 |
TWI336521B (en) | 2011-01-21 |
US20070254424A1 (en) | 2007-11-01 |
CN101064281A (zh) | 2007-10-31 |
CN101064281B (zh) | 2010-07-21 |
US8460993B2 (en) | 2013-06-11 |
US20100062576A1 (en) | 2010-03-11 |
US7629216B2 (en) | 2009-12-08 |
CN101866938B (zh) | 2012-09-26 |
KR100772316B1 (ko) | 2007-10-31 |
JP5161475B2 (ja) | 2013-03-13 |
TW200746408A (en) | 2007-12-16 |
JP2013065862A (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
JP5976500B2 (ja) | プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法 | |
JP5444694B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
KR101617950B1 (ko) | 포토다이오드 게이트 유전체 보호 층 | |
KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
US7560330B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP2004214665A (ja) | Cmosイメージセンサの製造方法 | |
TWI613816B (zh) | 半導體裝置及其製造方法 | |
US7518171B2 (en) | Photo diode and related method for fabrication | |
KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
US8076207B2 (en) | Gate structure and method of making the same | |
US20070077678A1 (en) | Method of fabricating image sensors | |
KR100670539B1 (ko) | 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법 | |
US20090085079A1 (en) | Image Sensor and Method for Manufacturing The Same | |
TWI471915B (zh) | 閘極結構及其製作方法 | |
TWI286382B (en) | Photo diode and method for manufacturing the same | |
KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
JP2011204740A (ja) | 固体撮像装置及びその製造方法 | |
JP2014197566A (ja) | 固体撮像装置の製造方法 | |
KR20070008117A (ko) | 시모스 이미지센서의 실리사이드 형성방법 | |
KR20100030813A (ko) | 씨모스 이미지 센서의 제조 방법 | |
KR20110072516A (ko) | 이미지 센서의 제조 방법 | |
KR20100052729A (ko) | 이미지 센서 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150303 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5976500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |