JP2005277146A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005277146A
JP2005277146A JP2004089052A JP2004089052A JP2005277146A JP 2005277146 A JP2005277146 A JP 2005277146A JP 2004089052 A JP2004089052 A JP 2004089052A JP 2004089052 A JP2004089052 A JP 2004089052A JP 2005277146 A JP2005277146 A JP 2005277146A
Authority
JP
Japan
Prior art keywords
drying
manufacturing
semiconductor device
semiconductor
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004089052A
Other languages
English (en)
Inventor
Junshi O
純志 王
Yuka Hayami
由香 早見
Akira Nakamura
亮 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004089052A priority Critical patent/JP2005277146A/ja
Priority to US11/088,984 priority patent/US7294577B2/en
Publication of JP2005277146A publication Critical patent/JP2005277146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Abstract

【課題】シリサイド層を形成する際の前処理を改良することにより、シリサイド化の均一性を向上させ、シリサイド抵抗のバラツキを小さくする半導体装置の製造方法を提供する。
【解決手段】５０ｎｍ以下の線幅の半導体領域にシリサイド層を形成する前に、前記半導体領域から有機物を除去する工程と、前記半導体領域表面に形成された酸化膜を除去する工程と、乾燥処理として有機溶媒を用いない乾燥を行う工程とを含む半導体装置の製造方法。
【選択図】図５

Description

本発明は、半導体装置の製造方法に係わり、特にシリサイド層を形成する際の前処理に関する。
半導体装置の微細化に伴い、拡散領域が浅く形成され、シリコンからなるゲート電極もより小さく形成される。このような浅い拡散領域やゲート電極を低抵抗にする技術として、シリコン領域の形状に自己整合したシリサイド層を形成するサリサイド技術がある。
サリサイド技術は、まず、コバルト等の金属を絶縁膜とシリコンとが露出しているシリコン基板上に堆積する。次いで、シリコン基板をアニールし、シリコンと金属との間でシリサイド反応を行わせてシリサイド層を形成する。そして、未反応の金属を除去することで、選択的にシリサイド層を形成することができる。
良好なシリサイド層を形成するためには、金属をシリコン基板上に堆積する前に、シリコン基板表面の洗浄を行い、自然酸化膜を除去する必要がある。自然酸化膜があると、シリコンと金属の拡散が阻害されて、シリサイド反応が不十分となり、低抵抗なシリサイド層が得られなくなるからである。
特開２００２−３３４８５０号公報（２００２年１１月２２日公開） 対応米国特許第６４７５８９３ Ｂ２（２００２年１１月５日発行）
しかしながら、半導体装置のより一層の微細化に伴い、単に様々な洗浄を行っても、シリサイド層の均一化、シリサイド抵抗のバラツキが問題になってきている。したがって、微細化に応じた洗浄方法が必要とされる。
本発明の目的は、均一性の優れたシリサイド層を有する半導体装置の製造方法を提供することである。
また、本発明の他の目的は、シリサイド抵抗のバラツキを小さくする半導体装置の製造方法を提供することである。
本発明の一観点によれば、５０ｎｍ以下の線幅の半導体領域にシリサイド層を形成する前に、前記半導体領域から有機物を除去する工程と、前記半導体領域表面の酸化膜を除去する工程と、乾燥処理として有機溶媒を用いない乾燥を行なう工程とを有する半導体装置の製造方法が提供される。
本発明によれば、シリサイド形成前の薬液洗浄において、シリサイド形成工程までに形成されたシリコン表面の自然酸化膜、化学酸化膜、変質層を全て除去し、かつシリコン表面に残留する有機物を極限まで減らすことにより、ｎＭＯＳトランジスタ領域におけるゲート長５０ｎｍ以下のポリシリコンゲート電極のウェーハ面内における抵抗のバラツキを抑えることができる。
本発明者らは、鋭意研究を重ねた結果、以下のことを見出した。
すなわち、半導体装置のより一層の微細化に伴い、特にゲート電極の線幅がますます短くなることで、ゲート電極における寄生抵抗の上昇と、抵抗のバラツキが生じることが分かった。また、ゲート電極はその線幅が短くなったのに加え、数多くのエッチング工程、イオン注入工程、アッシング工程等の様々な雰囲気に晒される。このことが、微細なゲート電極の表面を変質させ、シリサイド形成の均一性に大きく影響を与えていると考えられる。
図１（Ａ）は、ｎチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率を示す図である。図１（Ｂ）は、ｐチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率を示す図である。図中、縦軸は累積確率を示し、横軸はゲート抵抗を示している。ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタは、後で詳細に説明する方法にて形成した。ただし、シリサイド形成工程における前洗浄として、アンモニア過水処理、希釈フッ酸処理、有機溶媒を用いた乾燥にて処理した。その後、コバルト成膜、熱処理、配線工程等を行い、ｎＭＯＳトランジスタのゲート長４０，５０，７０，９０ｎｍのゲート抵抗をそれぞれ測定した。測定点数は、ウェーハ面内においてそれぞれ４３点ずつである。その結果、ゲート長が５０ｎｍ以下のｎチャネルＭＯＳトランジスタにおいて、ウェーハ面内でゲート抵抗がばらついていることが分かった。
なお、アンモニア過水処理では、バッチ式洗浄装置を用いて、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏが１：２：１１０、温度４０℃でウェーハを処理した。また、希釈フッ酸処理では、バッチ式洗浄装置を用いて、ＨＦ：Ｈ2Ｏが１：２２０、室温でウェーハを処理した。さらに、乾燥処理では、イソプロピルアルコール（ＩＰＡ）を用いたマランゴニ乾燥にて処理した。
図２は、上記マランゴニ乾燥を行った後の、ウェーハ表面に存在する有機物量を示す図である。図中、縦軸はヘキサデカン換算した有機物量を示し、横軸は有機物の種類を示している。有機物の測定は、ＧＣ−ＭＳ（ガスクロマトグラフ質量分析）を用いて測定した。その結果、ＩＰＡ、酢酸、芳香族、炭化水素類の４種類で、計２３．０８ｐｇ／ｃｍ2の有機物が検出された。これらの有機物は、上記アンモニア過水処理や、希釈フッ酸処理では取り除くことができなかった有機物と、マランゴニ乾燥後の有機物が、ウェーハ表面に残存したものと考えられる。
したがって、詳細なメカニズムは未だ解明できないが、ゲート電極の線幅が５０ｎｍ以下とますます短くなることで、ゲート電極における寄生抵抗の上昇と、抵抗のバラツキが生じることが分かった。また、ゲート電極はその線幅が短くなったのに加え、数多くのエッチング工程、イオン注入工程、アッシング工程等の様々な雰囲気に晒され、ダメージを受けている。このことが、微細なゲート電極の表面を変質させ、シリサイド形成の均一性に大きく影響を与えていると考えられる。さらに、ｐＭＯＳゲートとｎＭＯＳゲートの違いについては、ゲート電極ポリシリコンに注入するイオン種の違いにより、表面に存在する変質層の膜質及び膜厚の違いがシリサイド化反応の抑制に影響を与えていると考えられる。
以下、本発明の一実施形態による半導体装置の製造方法を図３と図４を用いて説明する。図３と図４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図３（ａ）に示すように、例えばシリコンよりなる半導体基板１に、素子領域を画定する素子分離領域２を形成する。素子分離領域２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成することができる。
次に、フォトリソグラフィ技術を用い、ｐ型不純物をイオン注入することにより、ｎＭＯＳトランジスタが形成される領域における半導体基板１内に、ｐウェル１ｐを形成する。同様に、ｎ型不純物をイオン注入することにより、ｐＭＯＳトランジスタが形成される領域における半導体基板１内に、ｎウェル１ｎを形成する。
さらに、半導体基板１の表面に、膜厚１〜２ｎｍのゲート絶縁膜３を形成する。ゲート絶縁膜３上に、膜厚１００ｎｍのポリシリコン膜を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜をパターニングして、ゲート長３０〜５０ｎｍのゲート電極４が形成される。
図３（ｂ）に示すように、例えばＴＥＯＳをソースとして用いる減圧プラズマＣＶＤ法により、厚さ１５ｎｍのシリコン酸化膜（SiO2膜）５をゲート電極４及びシリコン基板１の上に形成する。シリコン酸化膜５上に、シラン（SiH4）とアンモニア(NH3)を用いてＣＶＤ法により、例えば厚さ５ｎｍのシリコン窒化(SiN)膜６を形成する。続いて、半導体基板１の上面に対して略垂直方向に異方性エッチングしてシリコン窒化膜６をゲート電極４の側壁に残す。さらに、シリコン窒化膜６をマスクにしてシリコン酸化膜５を等方性エッチングすることにより、シリコン酸化膜５及びシリコン窒化膜６からなるオフセットサイドウォールノッチ７を形成する。
図３（ｃ）に示すように、フォトリソグラフィ技術を用い、ｎＭＯＳトランジスタが形成される領域を開口するレジストパターン８を形成する。レジストパターン８とゲート電極４とをマスクにして、例えば斜め方向からのイオン注入により、ゲート電極４の両側の半導体基板１内にｐ型不純物をイオン注入する。ｐ型不純物としては、例えばＩｎやＢを用いることができる。こうして、ゲート電極４の両側の半導体基板１内に、ｐ型ポケット領域９が形成される。
次に、例えばイオン注入により、レジストパターン８とゲート電極４とをマスクにして、ゲート電極４の両側の半導体基板１内に、ｎ型不純物をイオン注入する。ｎ型不純物としては、例えばＡｓを用いることができる。こうして、ゲート電極４の両側の半導体基板１内に、エクステンション領域１０が形成される。
次に、レジストパターン８を剥離する。レジストパターン８を剥離する際には、まず、レジスト膜を灰化する灰化処理、即ちアッシングを行なう。レジストパターン８を灰化する際の反応ガスとして、例えばＯ2ガスのみや、Ｏ2ガスとＣＦ4ガスとフォーミングガスとを用いることができる。
この後、灰化されたレジスト膜を薬液により除去する薬液処理、即ちウエット処理を行なう。薬液処理においては、まず、ＳＰＭ（Sulfuric acid - Hydrogen Peroxide Mixture）液を用いてレジストパターン８を除去し、ＳＰＭ液で除去しきれないレジストパターン８の残渣をＡＰＭ（Ammonia - Hydrogen Peroxide Mixture）液を用いて除去する。ＳＰＭ液は、硫酸と過酸化水素とが、例えば４：１で混合されて成る薬液である。ＡＰＭ液は、水酸化アンモニウムと過酸化水素と水とが、例えば１：１：５で混合されて成る薬液である。こうして、レジストパターン８が除去される。
図３（ｄ）に示すように、フォトリソグラフィ技術を用い、ｐＭＯＳトランジスタが形成される領域を開口するレジストパターン１１を形成する。
次に、例えば斜めイオン注入法により、レジストパターン１１とゲート電極４とをマスクにして、ゲート電極４の両側の半導体基板１内にｎ型不純物を導入する。ｎ型不純物としては、例えばＳｂを用いることができる。こうして、ゲート電極４の両側の半導体基板１内に、ｎ型ポケット領域１２が形成される。
次に、例えばイオン注入法により、レジストパターン１１とゲート電極４とをマスクにして、ゲート電極４の両側の半導体基板１内に、ｐ型不純物を導入する。ｐ型不純物としては、例えばＢを用いることができる。こうして、ゲート電極４の両側の半導体基板１内に、エクステンション領域１３が形成される。
次に、上述したレジストパターン８の剥離方法と同様にして、レジストパターン１１を除去する。
次に、エクステンション領域１０、１３中のドーパント不純物を活性化するための熱処理の前処理として、半導体基板１の表面を洗浄する洗浄処理を行なう。洗浄処理の際は、上述のＡＰＭ液を用いた洗浄処理と、ＨＰＭ（Hydrochloric acid - Hydrogen Peroxide Mixture）液を用いた洗浄処理とを行なう。ＨＰＭ液とは、塩酸と過酸化水素と水との混合比が、例えば１：１：５の薬液である。
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、エクステンション領域１０、１３中のドーパント不純物を活性化するための熱処理を行なう。
図４（ｅ）に示すように、全面に、例えば減圧熱ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜を形成する。次に、シリコン酸化膜を異方性エッチングする。エッチングガスとしては、例えば、ハイドロフルオロカーボンを用いる。こうして、ゲート電極４の側壁部分に、酸化シリコンからなる積層構造のサイドウォール絶縁膜１４が形成される。
図４（ｆ）に示すように、フォトリソグラフィ技術を用い、ｎＭＯＳトランジスタが形成される領域を開口するレジストパターン１５を形成する。
次に、例えばイオン注入により、レジストパターン１５、ゲート電極４及びサイドウォール絶縁膜１４をマスクとして、半導体基板１内にｎ型不純物を導入する。ｎ型不純物としては、例えばＡｓ又はＰを用いることができる。こうして、側壁部分にサイドウォール絶縁膜１４が形成されたゲート電極４の両側の半導体基板１内に、ソース／ドレイン拡散層１６が形成される。
次に、レジストパターン８の剥離方法と同様の方法を用いて、レジストパターン１５を除去する。
図４（ｇ）に示すように、フォトリソグラフィ技術を用い、ｐＭＯＳトランジスタが形成される領域を開口するレジストパターン１７を形成する。
次に、例えばイオン注入により、レジストパターン１７、ゲート電極４及びサイドウォール絶縁膜１４をマスクとして、半導体基板１内にｐ型不純物を導入する。ｐ型不純物としては、例えばＢを用いることができる。こうして、側壁部分にサイドウォール絶縁膜１４が形成されたゲート電極４の両側の半導体基板１内に、ソース／ドレイン拡散層１８が形成される。
次に、レジストパターン８の剥離方法と同様の方法を用いて、レジストパターン１７を除去する。
次に、ソース／ドレイン拡散層１６、１８中のドーパント不純物を活性化するための熱処理の前処理として、半導体基板１の表面を洗浄するための洗浄処理を行なう。洗浄処理の際には、水酸化アンモニウムと過酸化水素と水との混合比が、例えば１：１：５のＡＰＭ液による洗浄処理と、塩酸と過酸化水素と水との混合比が、例えば１：１：５のＨＰＭ液による洗浄処理とを行なう。こうして、半導体基板１の表面が洗浄される。
なお、ここでは、ＡＰＭ液による洗浄処理を行った後にＨＰＭ液による洗浄処理を行ったが、ＨＰＭ液による洗浄処理を行った後にＡＰＭ液による洗浄処理を行ってもよい。
次に、ソース／ドレイン拡散層１６、１８中のドーパント不純物を活性化するための熱処理を行なう。
次に、後述するシリサイド形成工程における前洗浄として、ＡＰＭ処理、ＨＰＭ処理、有機溶媒を用いた乾燥、ＤＨＦ処理、スピン乾燥処理を行なう。
ここで、ＡＰＭ処理は、バッチ式洗浄装置を用いて、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏが１：２：１１０、温度６５℃で半導体基板を洗浄する。また、ＨＰＭ処理は、バッチ式洗浄装置を用いて、塩酸と過酸化水素と水との混合比が、例えば１：１：５、温度６５℃で半導体基板を洗浄する。なお、ＡＰＭ処理の後、及びＨＰＭ処理の後は、純水を用いて水洗を行なう。有機溶媒を用いた乾燥処理は、イソプロピルアルコール（ＩＰＡ）を用いたマランゴニ乾燥にて処理した。希釈フッ酸処理は、枚葉式洗浄装置を用いて、ＨＦ：Ｈ2Ｏが１：１０、室温で半導体基板を洗浄する。ＤＨＦ処理後、水洗を行い、枚葉式スピン乾燥にて半導体基板を乾燥する。
図４（ｈ）に示すように、スパッタ法により全面に、コバルト（Ｃｏ）を形成する。Ｃｏ膜の膜厚は、例えば５〜１０ｎｍとする。
次に、熱処理を行って、ＣｏとＳｉとを反応させることにより、コバルトシリサイド膜を形成する。この後、Ｓｉと反応しなかったＣｏを除去する。こうして、ポリシリコンのゲート電極４上と、ソース／ドレイン拡散層１６，１８上に、コバルトシリサイド１９が形成される。
こうして、ｎＭＯＳトランジスタ２０ｎとｐＭＯＳトランジスタ２０ｐとを有する本実施形態による半導体装置が製造される。
本実施形態による半導体装置の製造方法は、半導体基板１の乾燥方法を含めた、薬液処理の手順に主な特徴がある。すなわち、シリサイド形成工程における前洗浄として、ＡＰＭ処理、（ＨＰＭ処理、）ＤＨＦ処理、スピン乾燥処理を、この順序で行なうことである。以下、この順における半導体基板１の表面状態について検討する。
まず、ＡＰＭ処理は、主として、半導体基板１およびゲート電極４の表面に付着したパーティクルや有機系の不純物を除去するために用いられる。次のＨＰＭ処理は、主として、半導体基板１およびゲート電極４の表面に存在する微量な金属を除去するために用いられる。ＡＰＭ処理とＨＰＭ処理は、その順番を入れ換えることができる。最後のＤＨＦ処理は、半導体基板１及びゲート電極４の表面に存在する酸化膜を除去するために用いられる。さらに、ＤＨＦ処理に引続き、有機溶媒を用いた乾燥ではなく、スピン乾燥を用いることで、ＤＨＦ処理後の清浄面を維持することができる。
ここで、ＡＰＭ処理は、ゲート電極４を構成するポリシリコンを、１ｎｍ以上エッチングする条件が好ましい。ポリシリコン表面に存在する化学酸化膜、変質層を確実に除去するためである。また、高温のＡＰＭ液、例えば６０℃から８０℃で半導体基板を洗浄することにより、ポリシリコンのエッチングレートを速くすることができる。
また、ＨＰＭ処理は、５０℃から７０℃の薬液にて処理するのが好ましい。高温のＨＰＭ液を用いることにより、金属汚染を除去する能力が向上するからである。しかし、半導体基板１表面等に存在する微量の金属が問題にならない程度であれば、ＨＰＭ処理を省略することができる。
また、ＤＨＦ処理は、ＨＦ濃度が４ｗｔ％以上であることが好ましい。ポリシリコン表面に存在する化学酸化膜、変質層の除去能力が高くなると考えられるからである。また、ＤＨＦ処理後の半導体基板表面に形成される自然酸化膜は、その膜厚を０．１〜０．４ｎｍに抑えることが好ましい。この場合、フッ酸処理後の水洗処理により自然酸化膜が形成されるが、水洗時間を短くすることにより自然酸化膜形成が抑えられると考えられる。バッチ式洗浄装置の水洗時間は例えば１０分で、枚葉式洗浄装置の水洗時間は例えば２〜３分である。自然酸化膜の膜厚が厚くなると、シリサイド反応する際にシリコンとコバルトとの反応が抑制されてしまうからである。
また、上記スピン洗浄に代えて、温水乾燥、加熱乾燥、及び真空乾燥を用いることができる。すなわち、有機溶媒を用いない乾燥を行なうことが重要である。
さらに、有機溶媒を用いない乾燥において、乾燥後のウェーハ表面に存在する総有機物量が１０ｐｇ／ｃｍ2以下にすることが好ましい。シリコン表面に有機物が存在することにより、シリサイド反応においてシリコンとコバルトとの反応が抑制される方向に働くためである。
（評価結果）
図５（Ａ）は、本発明のｎチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率を示す図である。図５（Ｂ）は、本発明のｐチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率を示す図である。図中、縦軸は累積確率を示し、横軸はゲート抵抗を示している。ｎチャネルＭＯＳトランジスタは、上述した本発明の実施形態において詳細に説明した方法にて形成した。すなわち、シリサイド形成工程における前洗浄として、ＡＰＭ処理、ＨＰＭ処理、有機溶媒を用いた乾燥、ＤＨＦ処理、スピン乾燥処理を行った。その後、コバルト成膜、熱処理、配線工程等を行い、ｎＭＯＳトランジスタのゲート長４０，６０，８０ｎｍのゲート抵抗をそれぞれ測定した。その結果、いずれのゲート長においてもウェーハ面内でのゲート抵抗のばらつきを抑制することができた。
図６は、上記スピン乾燥を行った後の、ウェーハ表面に存在する有機物量を示す図である。図中、縦軸はヘキサデカン換算した有機物量を示し、横軸は有機物の種類を示している。有機物の測定は、ＧＣ−ＭＳ（ガスクロマトグラフ質量分析）を用いて測定した。その結果、ＩＰＡ、酢酸、芳香族、炭化水素類の４種類で、計６．３１ｐｇ／ｃｍ2の有機物が検出された。この有機物量は、上述したマランゴニ乾燥後の有機物量２３．０８ｐｇ／ｃｍ2の４分の１に低減していた。
図２と図６とから分かるように、本発明の前処理を用いることで、総有機物量を約４分の１に低減できる。すなわち、洗浄工程において、ＡＰＭ処理、ＤＨＦ処理によりシリコン表面から有機物を無くし、さらに、有機溶媒を用いない乾燥を行なうことで、ウェーハ表面に残存する総有機物量を低減することができる。また、図１と図５から本発明の前処理を用いることで、ゲート長を５０ｎｍ以下にしてもゲート抵抗のばらつきを抑え得ることが分かる。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、サイドウォール絶縁膜としてオフセットサイドウォールノチ構造とシリコン酸化膜との積層を用いたが、１層からなるサイドウォール、２層以上からなるサイドウォール等、種々の組み合わせが可能である。
また、上記実施形態では、サリサイド層を形成する金属としてコバルトを適用したが、チタン、モリブデン、ニッケル、またはその合金、またはそれらの積層膜をシリサイド化する場合にも本発明を適用することができる。
また、上記実施形態では、ＡＰＭ処理（バッチ式）、ＨＰＭ処理（バッチ式）、第１乾燥(バッチ式)、ＤＨＦ処理（枚葉式）、第２乾燥（枚葉式）の順で処理を行なったが、ＡＰＭ処理とＨＰＭ処理を共に枚葉式処理装置を用いた場合には、上記第１乾燥は不要である。上記第１乾燥は、バッチ式装置から枚葉式装置への移送のための乾燥である。したがって、１台の処理装置で連続的に、ＡＰＭ処理、ＨＰＭ処理、ＤＨＦ処理、有機溶媒を用いない乾燥処理をすることにより、スループット向上や、装置台数の削減などの利点がある。
図１（Ａ）は、ｎチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率結果を示す図である。図１（Ｂ）は、ｐチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率結果を示す図である。 マランゴニ乾燥を行った後の、ウェーハ表面に存在する有機物量を示す図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図５（Ａ）は、本発明のｎチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率結果を示す図である。図５（Ｂ）は、本発明のｐチャネルＭＯＳトランジスタにおけるゲート抵抗のウェーハ面内の累積確率結果を示す図である。 スピン乾燥を行った後の、ウェーハ表面に存在する有機物量を示す図である。
符号の説明
１…半導体基板
２…素子分離領域
３…ゲート絶縁膜
４…ゲート電極
１６…ソース／ドレイン拡散層
１８…ソース／ドレイン拡散層
１９…コバルトシリサイド層

Claims (10)

  1. ５０ｎｍ以下の線幅の半導体領域にシリサイド層を形成する前に、
    前記半導体領域から有機物を除去する工程と、
    前記半導体領域表面の酸化膜を除去する工程と、
    乾燥処理として有機溶媒を用いない乾燥を行なう工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体領域にシリサイド層を形成する前に、
    前記半導体領域から有機物を除去する工程と、
    有機溶媒を用いて前記半導体領域を乾燥する工程と、
    前記半導体領域表面の酸化膜を除去する工程と、
    乾燥処理として有機溶媒を用いない乾燥を行なう工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. ｎＭＯＳトランジスタ領域における５０ｎｍ以下の線幅の半導体表面にシリサイド層を形成する前に、
    前記半導体領域から有機物を除去する工程と、
    前記半導体表面を乾燥する工程と、
    前記半導体領域表面の酸化膜を除去する工程と、
    乾燥処理として有機溶媒を用いない乾燥を行なう工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 請求項１又は３に記載の半導体装置の製造方法において、
    前記半導体領域の側壁に、酸化膜、または酸化膜及び窒化膜で形成した側壁絶縁膜を有することを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体領域から有機物を除去する工程は、水酸化アンモニウムと過酸化水素の溶液で処理することを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体領域から有機物を除去する工程の後、前記半導体領域から金属不純物を除去する工程をさらに含むことを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記半導体領域から金属不純物を除去する工程は、塩酸と過酸化水素の溶液で処理することを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記半導体表面の酸化膜を除去する工程は、希釈フッ酸で処理することを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記有機溶媒を用いない乾燥は、温水乾燥、加熱乾燥及び真空乾燥、スピン乾燥であることを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記有機溶媒を用いない乾燥において、乾燥後の前記半導体表面に存在する総有機物量が１０ｐｇ／ｃｍ2以下であることを特徴とする半導体装置の製造方法。
JP2004089052A 2004-03-25 2004-03-25 半導体装置の製造方法 Pending JP2005277146A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004089052A JP2005277146A (ja) 2004-03-25 2004-03-25 半導体装置の製造方法
US11/088,984 US7294577B2 (en) 2004-03-25 2005-03-24 Method of manufacturing a silicide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004089052A JP2005277146A (ja) 2004-03-25 2004-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005277146A true JP2005277146A (ja) 2005-10-06

Family

ID=34990531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004089052A Pending JP2005277146A (ja) 2004-03-25 2004-03-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7294577B2 (ja)
JP (1) JP2005277146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570362B2 (en) 2014-05-08 2017-02-14 Canon Kabushiki Kaisha Method for manufacturing semiconductor device and semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706798B1 (ko) * 2005-09-28 2007-04-12 삼성전자주식회사 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
KR100875164B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 웨이퍼의 세정 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278431A (ja) * 1989-05-09 1991-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH05160103A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd ウエハの乾燥方法
JPH06104239A (ja) * 1992-09-18 1994-04-15 Nippon Steel Corp 基板の乾燥方法及び装置
JPH06104328A (ja) * 1992-08-04 1994-04-15 Internatl Business Mach Corp <Ibm> 全自動且つコンピュータ化コンベヤベースの製造ライン
JPH1022255A (ja) * 1996-06-28 1998-01-23 Sony Corp 洗浄方法及び洗浄装置
JP2001053051A (ja) * 1999-08-10 2001-02-23 Pre-Tech Co Ltd 基板の乾燥装置および洗浄装置並びに乾燥方法および洗浄方法
JP2002334850A (ja) * 2001-03-30 2002-11-22 Internatl Business Mach Corp <Ibm> サリサイド構造の改良された形成方法
JP2004006759A (ja) * 2002-04-19 2004-01-08 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664196B1 (en) * 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
US6211055B1 (en) * 1999-08-16 2001-04-03 Promos Technology, Inc. Wet-dry-wet process in wet station
US6492275B2 (en) * 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch
US7293571B2 (en) * 2002-09-30 2007-11-13 Lam Research Corporation Substrate proximity processing housing and insert for generating a fluid meniscus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278431A (ja) * 1989-05-09 1991-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH05160103A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd ウエハの乾燥方法
JPH06104328A (ja) * 1992-08-04 1994-04-15 Internatl Business Mach Corp <Ibm> 全自動且つコンピュータ化コンベヤベースの製造ライン
JPH06104239A (ja) * 1992-09-18 1994-04-15 Nippon Steel Corp 基板の乾燥方法及び装置
JPH1022255A (ja) * 1996-06-28 1998-01-23 Sony Corp 洗浄方法及び洗浄装置
JP2001053051A (ja) * 1999-08-10 2001-02-23 Pre-Tech Co Ltd 基板の乾燥装置および洗浄装置並びに乾燥方法および洗浄方法
JP2002334850A (ja) * 2001-03-30 2002-11-22 Internatl Business Mach Corp <Ibm> サリサイド構造の改良された形成方法
JP2004006759A (ja) * 2002-04-19 2004-01-08 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570362B2 (en) 2014-05-08 2017-02-14 Canon Kabushiki Kaisha Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20050215003A1 (en) 2005-09-29
US7294577B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
KR100500451B1 (ko) 인장된 채널을 갖는 모스 트랜지스터를 구비하는반도체소자의 제조 방법
US6171911B1 (en) Method for forming dual gate oxides on integrated circuits with advanced logic devices
TWI416595B (zh) 製造半導體裝置的方法
JP5153131B2 (ja) 半導体素子のデュアルゲート形成方法
US20090000649A1 (en) Method for cleaning wafer
US7745320B2 (en) Method for reducing silicide defects in integrated circuits
US7935632B2 (en) Reduced metal pipe formation in metal silicide contacts
US7588883B2 (en) Method for forming a gate and etching a conductive layer
US20040087073A1 (en) Method for fabricating semiconductor device
US7884028B2 (en) Method of removing material layer and remnant metal
US7294577B2 (en) Method of manufacturing a silicide layer
US7268048B2 (en) Methods for elimination of arsenic based defects in semiconductor devices with isolation regions
US20110215386A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US20030153170A1 (en) Method for cleaning semiconductor device and method for fabricating the same
KR100685898B1 (ko) 반도체 소자의 제조방법
JP3614782B2 (ja) 半導体装置の製造方法及びその方法により製造される半導体装置
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
US20090169767A1 (en) Method for increasing the removal rate of photoresist layer
KR100628225B1 (ko) 반도체 소자의 제조방법
US9922882B1 (en) Manufacturing method of semiconductor structure
US7470605B2 (en) Method for fabrication of a MOS transistor
CN104425231B (zh) 一种半导体器件的制备方法
JP2004153076A (ja) 半導体装置の製造方法
JPH0897414A (ja) 半導体装置
KR100190060B1 (ko) 실리사이드 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720