JP5933953B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5933953B2 JP5933953B2 JP2011222350A JP2011222350A JP5933953B2 JP 5933953 B2 JP5933953 B2 JP 5933953B2 JP 2011222350 A JP2011222350 A JP 2011222350A JP 2011222350 A JP2011222350 A JP 2011222350A JP 5933953 B2 JP5933953 B2 JP 5933953B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- insulating film
- manufacturing
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000005530 etching Methods 0.000 claims description 36
- 239000007772 electrode material Substances 0.000 claims description 31
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置の製造方法に関する。
特許文献１には、シリコン基板の表面にゲート絶縁膜を形成し、その上にゲート電極を形成し、露出しているゲート絶縁膜をウエットエッチングによって除去し、ゲート電極およびシリコン基板の露出部分に熱酸化によって酸化膜を形成することが開示されている。ここで、ウエットエッチングによってゲート電極の側面の下方にアンダーカットが形成される。このアンダーカットは、ウエットエッチングに続く熱酸化によって小さくなり、更に、熱酸化に続く減圧ＣＶＤ法によるシリコン酸化膜によって埋められうる。
上記のようなアンダーカットが形成されると、ゲート絶縁膜の端部の構造にばらつきが生じやすく、これがＭＯＳトランジスタの特性（例えば、閾値、電流駆動能力）のばらつきを招きうる。
本発明は、ＭＯＳトランジスタの特性のばらつきを低減するために有利な技術を提供することを目的とする。
本発明の１つの側面は、ＭＯＳトランジスタを含む半導体装置の製造方法に係り、前記製造方法は、半導体基板の上に形成された第１絶縁膜の上にゲート電極材料層を形成する工程と、前記ゲート電極材料層の上にエッチングマスクを形成する工程と、前記ゲート電極材料層をパターニングすることによりゲート電極を形成する工程と、前記ゲート電極が形成された前記半導体基板の上に第２絶縁膜を形成する工程と、を含み、前記ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分と、前記ゲート電極の上面または前記エッチングマスクの上面とを覆う保護膜が形成され、前記第２絶縁膜を形成する工程では、前記保護膜を覆うように前記第２絶縁膜が形成される。
本発明によれば、ＭＯＳトランジスタの特性のばらつきを低減するために有利な技術が提供される。
本発明の一つの実施形態は、ＭＯＳトランジスタを含む半導体装置の製造方法に関する。図１を参照しながら、本発明の一つの実施形態として、ＭＯＳトランジスタを含む半導体装置の製造方法を説明する。まず、図１（ａ）に示す工程では、半導体基板１０１の上に第１絶縁膜１０２を形成し、次いで、第1絶縁膜１０２の上にゲート電極材料層１０３を形成する。ここで、半導体基板１０１は、シリコン基板でありうる。第１絶縁膜１０２は、該シリコン基板を熱酸化して形成されたシリコン酸化膜でありうる。ゲート電極材料層１０３は、ポリシリコン層でありうる。ゲート電極材料層１０３は、例えばＣＶＤ法によって形成されうる。
次に、図１（ｂ）、（ｃ）に示す工程では、ゲート電極材料層１０３の上にエッチングマスク１０４’を形成する。より具体的には、図１（ｂ）、（ｃ）に示す工程では、ゲート電極材料層１０３の上に絶縁膜１０４を形成し、絶縁膜１０４の上にフォトレジストパターン１０５を形成する。次いで、フォトレジストパターン１０５をマスクとして絶縁膜１０４をエッチングする。これにより絶縁膜１０４がパターニングされてエッチングマスク１０４’が形成される。フォトレジストパターン１０５は、エッチングマスク１０４’の形成後に除去されうる。絶縁膜１０４は、シリコン酸化膜でありうる。
次に、図１（ｄ）に示す工程では、ゲート電極材料層１０３をパターニングすることによりゲート電極１０３’を形成する。この工程では、ゲート電極材料層１０３がパターニングされるとともに、少なくとも、ゲート電極１０３’の側面の下部１と、第１絶縁膜１０２のうちゲート電極１０３’の側面に隣接する部分２とを保護する保護膜１０６が形成される。保護膜１０６は、典型的には、エッチングマスク１０４’および／またはゲート電極材料層１０３の上にも形成される。図１（ｄ）に示す例では、保護膜１０６は、ゲート電極１０３’の側面、エッチングマスク１０４’およびゲート電極材料層１０２を覆うように連続的に形成されている。ゲート電極材料層１０３のパターニングは、ゲート電極材料層１０３のうちエッチングマスク１０４’によって覆われていない部分をエッチングによって除去することによってなされる。ゲート電極材料層１０３をエッチングするためのガスとしては、例えば、Ｃｌ２、ＨＢｒおよびＯ２の混合ガスを使用することができる。保護膜１０６は、ゲート電極材料層１０３のエッチングによって発生するシリコンとエッチングのために使用するガスとの反応によって、即ちゲート電極材料層１０３のエッチングの副産物として、形成されうる。保護膜１０６は、あるいは、ゲート電極材料層１０３のエッチングの終了後に、保護膜１０６を堆積するためのガスを処理チャンバに導入することによって形成されうる。例えば、ＨＢｒの流量を多くする等の方法がある。なお、ゲート電極材料層１０３のエッチングにおいて、エッチングマスク１０４’、および、ゲート電極材料層１０２の露出した部分の厚さが薄くなりうる。
次に、図１（ｅ）に示す工程では、保護膜１０６が存在する状態で半導体基板１０１にイオンを注入することによって拡散領域１０７を形成する。拡散領域１０７は、例えば、ソース領域およびドレイン領域を構成する。次に、図１（ｆ）に示す工程では、保護膜１０６の上に層間絶縁膜１１５（第２絶縁膜の一例）などの絶縁膜を形成する。
ここで、ゲート電極１０３’の形成の際に形成される保護膜１０６を覆うように絶縁膜を形成することは、形成された保護膜１０６を除去することなく該絶縁膜を形成することを意味する。これは、前述のようなアンダーカットの形成を防止するために効果的であり、アンダーカットの形成の防止は、ＭＯＳトランジスタの特性（例えば、閾値、電流駆動能力）のばらつきを抑えるために有利である。一方、ゲート電極１０３’の形成の際に形成された保護膜１０６を除去するためのウエットエッチングなどを実施すると、それによって前述のようなアンダーカットが形成されうる。
以下、上記の半導体装置の製造方法を固体撮像装置の製造に適用した例を説明する。図２は、半導体装置の一例としての固体撮像装置の構成を模式的に示す断面図である。固体撮像装置は、光電変換素子ＰＤを有する画素が配列された画素部１０と、画素部１０から画素の信号を読み出すための周辺回路部２０とを含む。図２では、画素部１０の構成要素として、代表的に、１つの光電変換部ＰＤと、光電変換部ＰＤに蓄積された電荷をフローティングディフュージョンＦＤに転送する転送ＭＯＳトランジスタ（転送ゲート）ＴＸと、１つのＭＯＳトランジスタＴＲ１とが示されている。ＭＯＳトランジスタＴＲ１は、例えば、増幅トランジスタ、リセットトランジスタまたは選択トランジスタでありうる。光電変換部ＰＤ、フローティングディフュージョンＦＤ、転送ＭＯＳトランジスタＴＸ、ＭＯＳトランジスタＴＲ１を構成する拡散領域は、例えば、半導体基板１０１に形成されたウエル１０１ａに配置されうる。図２では、周辺回路部２０の構成要素として、代表的に、１つのＭＯＳトランジスタＴＲ２が示されている。ＭＯＳトランジスタＴＲ２を構成する拡散領域は、例えば、半導体基板１０１に形成されたウエル１０１ｂに配置されうる。
画素部１０では、転送ＭＯＳトランジスタ（転送ゲート）ＴＸおよびＭＯＳトランジスタＴＲ１を含むＭＯＳトランジスタが形成されている。そして、これらのＭＯＳトランジスタを覆う保護膜１０６の上にシリコン酸化膜１０８、シリコン窒化膜１０９、シリコン酸化膜１１１、層間絶縁膜１１５などの絶縁膜（これらは、第２絶縁膜の例）が形成されている。周辺回路部２０では、ＭＯＳトランジスタＴＲ２のゲート電極１０３’の上面の保護膜１０６が除去されている。しかし、サイドスペーサ（シリコン酸化膜１０８およびシリコン窒化膜１０９；第２絶縁膜の例）とゲート電極１０３’との間および該サイドスペーサとゲート絶縁膜（第１絶縁膜１０２）との間には保護膜１０６が残っている。図２に記載されたその他の構成要素については、図３〜図７を参照しながら説明する。
図３〜図５には、周辺回路部２０のＭＯＳトランジスタの形成方法が示され、図６および図７には、画素部１０の光電変換部ＰＤおよびＭＯＳトランジスタの形成方法が示されている。
周辺回路部２０については、図１（ａ）〜（ｄ）に示す工程の後に、図３（ａ）に示すように、ソース領域およびドレイン領域を形成するための拡散領域１０７をイオン注入によって形成する。画素部１０については、図１（ａ）〜（ｄ）に示す工程の後に、図６（ａ）に示すように、光電変換部ＰＤの不純物領域（例えば、電荷を蓄積するＮ型不純物領域）１０７ａを形成する。また、転送ＭＯＳトランジスタＴＸのドレインであるとともにフローティングディフュージョンＦＤでもある不純物領域（例えば、Ｎ型不純物領域）１０７ｂをイオン注入によって形成する。次いで、図６（ｂ）に示すように、不純物領域１０７ａの上部に不純物領域１０７ａとは異なる導電型の不純物領域ＳＲをイオン注入によって形成する。これにより、埋め込み型の光電変換部ＰＤが形成される。
次いで、図３（ａ）および図６（ｂ）に示すように、周辺回路部２０および画素部１０の双方に、シリコン酸化膜１０８として、例えばＴＥＯＳ膜を形成する。次いで、図３（ｂ）および図６（ｃ）に示すように、周辺回路部２０および画素部１０の双方にシリコン窒化膜１０９を形成する。次いで、画素部１０をフォトレジストマスクで覆い、図３（ｃ）に示すように、周辺回路部２０のシリコン窒化膜１０９およびシリコン酸化膜１０８をエッチングする。これにより、周辺回路部２０では、シリコン窒化膜１０９およびシリコン酸化膜１０８のうちゲート電極１０３’の側面を覆っている部分が残る。このようにして残ったシリコン窒化膜１０９およびシリコン酸化膜１０８により、ゲート電極１０３’の側面を覆うサイドスペーサが形成される。ここで、マスク１０４’が露出するまでエッチングを行ってもよい。その場合にはサイドスペーサの高さが、図３（ｃ）の構成よりも低くなる。
次いで、周辺回路部２０については、図４（ａ）に示すように、拡散領域１０７に対して更にイオン注入を行う。この際にサイドスペーサが存在する領域よりもサイドスペーサが存在しない領域に対して多くのイオンが注入され、いわゆるＬＤＤ構造のソース領域およびドレイン領域が形成される。その後、画素部１０のフォトレジストマスクを除去する。
次いで、図４（ｂ）および図６（ｃ）に示すように、周辺回路部２０および画素部１０の双方にシリコン酸化膜１１１を形成する。そして、画素部１０をフォトレジストマスクで覆い、周辺回路部２０をエッチングする。これにより、図４（ｃ）に示すように、ゲート電極１０３’の上面を覆っている保護膜１０６およびエッチングマスク１０４’が除去され、ゲート電極１０３’の上面が露出する。ここで、シリコン酸化膜１１１は、画素部１０を覆った状態で残っていて、以下のシリサイドの形成時においてシリサイドの形成を防止する層として機能する。つまり、シリサイドを形成しない部分を覆うようにシリコン酸化膜１１１を残す。シリコン酸化膜１１１は画素部１０のみに限られず周辺回路部２０に存在してもよい。
次いで、周辺回路部２０および画素部１０の双方にコバルト等の高融点金属を堆積し、熱処理を行う。これにより、図５（ａ）に示すように、周辺回路部２０では、該高融点金属がゲート電極１０３’の上部のシリコンと反応し、シリサイド（例えば、コバルトシリサイド）１１２が形成される。なお、画素部１０では、シリコン酸化膜１１１の上に高融点金属が配置されているので、シリサイドは形成されない。
次いで、図５（ｂ）および図７（ａ）に示すように、周辺回路部２０および画素部１０の双方にシリコン酸化膜１１３を形成し、更に、シリコン酸化膜１１３の上にシリコン窒化膜１１４を形成する。
次いで、図５（ｂ）および図７（ｂ）に示すように、画素部１０の光電変換部ＰＤの上方の領域以外の領域におけるシリコン酸化膜１１３およびシリコン窒化膜１１４を除去する。次いで、図５（ｃ）および図７（ｃ）に示すように、周辺回路部２０および画素部１０の双方に層間絶縁膜１１５を形成する。次いで、図７（ｃ）に示すように、層間絶縁膜１１５のうち画素部１０の光電変換部ＰＤの上方の部分に開口を形成し、該開口にシリコン窒化物などの高屈折率材料を埋め込み、光導波路を形成してもよい。この後、一般の半導体技術によって、コンタクトプラグや配線などを形成し、マイクロレンズ等の光学部材を形成することで固体撮像装置が完成する。後のコンタクトプラグを形成する工程において、画素部１０のシリコン窒化膜１０９はエッチングストップとして機能可能である。同様に、後のコンタクトプラグを形成する工程において、周辺回路部２０のシリコン窒化膜１１４はエッチングストップとして機能可能である。
ここで、光導波路の採用は任意である。光導波路を採用しない場合には、画素部１０の光電変換部ＰＤの上方の領域に設けられていたシリコン酸化膜１１３とシリコン窒化膜１１４を設けなくてもよい。
図８は、上記の実施形態の変形例を示している。ここで、図８（ａ）は、周辺回路部２０のＭＯＳトランジスタの構成例を示し、図８（ｂ）は、画素部１０のＭＯＳトランジスタの構成例を示している。この変形例では、ゲート電極１０３’を形成する工程において、ゲート電極１０３’の側面におけるゲート電極１０３’の上面と下面との間にくびれ２００が形成される。この変形例においても、保護膜１０６を除去することなく保護膜１０６の上に層間絶縁膜１１５、シリコン酸化膜１０８、シリコン窒化膜１０９などの絶縁膜（これらは、第２絶縁膜の一例）を形成する。これは、前述のようなアンダーカットの形成を防止するために効果的であり、アンダーカットの形成の防止は、ＭＯＳトランジスタの特性（例えば、閾値、電流駆動能力）のばらつきを抑えるために有利である。
Claims (10)
- ＭＯＳトランジスタを含む半導体装置の製造方法であって、
半導体基板の上に形成された第１絶縁膜の上にゲート電極材料層を形成する工程と、
前記ゲート電極材料層の上にエッチングマスクを形成する工程と、
前記ゲート電極材料層をパターニングすることによりゲート電極を形成する工程と、
前記ゲート電極が形成された前記半導体基板の上に第２絶縁膜を形成する工程と、を含み、
前記ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分と、前記ゲート電極の上面または前記エッチングマスクの上面とを覆う保護膜が形成され、
前記第２絶縁膜を形成する工程では、前記保護膜を覆うように前記第２絶縁膜が形成される、
ことを特徴とする半導体装置の製造方法。 - 前記エッチングマスクを形成する工程は、
前記ゲート電極材料層の上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングする工程と、を含む、
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第２絶縁膜を形成する工程では、前記保護膜と前記ゲート電極の前記上面との間に前記エッチングマスクが位置した状態で、前記第２絶縁膜が形成される、
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記第２絶縁膜をエッチングすることにより前記ゲート電極の側面を覆うサイドスペーサを形成する工程を更に含む、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。 - 前記ゲート電極を形成する工程では、Ｃｌ ２ 、ＨＢｒおよびＯ ２ の混合ガスを使って前記ゲート電極材料層をエッチングする、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。 - 前記半導体装置は固体撮像装置である、
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。 - 画素部および周辺回路部を含む固体撮像装置の製造方法であって、
半導体基板の上に形成された第１絶縁膜の上にゲート電極材料層を形成する工程と、
前記ゲート電極材料層の上に第１エッチングマスクおよび第２エッチングマスクを形成する工程と、
前記ゲート電極材料層をパターニングすることにより前記画素部において前記第１エッチングマスクの下に第１ゲート電極を形成するとともに前記周辺回路部において前記第２エッチングマスクの下に第２ゲート電極を形成する工程と、
前記第１ゲート電極および前記第２ゲート電極が形成された前記半導体基板の上に第２絶縁膜を形成する工程と、
前記周辺回路部において前記第２絶縁膜をエッチングすることによって前記第２ゲート電極の側面にサイドスペーサを形成する工程と、
前記サイドスペーサの形成後に、前記第２ゲート電極にシリサイドを形成する工程と、を含み、
前記第１ゲート電極および前記第２ゲート電極を形成する工程では、前記ゲート電極材料層がパターニングされるとともに、少なくとも、前記第１ゲート電極および前記第２ゲート電極の側面の下部と、前記第１絶縁膜のうち前記側面に隣接する部分と、前記第１ゲート電極および前記第２ゲート電極の上面または前記第１エッチングマスクおよび前記第２エッチングマスクの上面とを覆う保護膜が形成され、
前記第２絶縁膜を形成する工程では、前記第２絶縁膜が前記保護膜を覆い、
前記シリサイドを形成する工程の前に、少なくとも前記第２ゲート電極の前記上面の上の前記保護膜を除去して、前記第２ゲート電極の前記上面を露出させる、
ことを特徴とする固体撮像装置の製造方法。 - 前記第２絶縁膜を形成する工程の後に、前記第２ゲート電極の前記上面と前記第２絶縁膜との間に前記第２エッチングマスクが位置しており、
前記シリサイドを形成する工程の前に、前記第２エッチングマスクを除去して、前記第２ゲート電極の前記上面を露出させる、
ことを特徴とする請求項７に記載の固体撮像装置の製造方法。 - 前記サイドスペーサを形成する工程と前記シリサイドを形成する工程の間に、前記第１ゲート電極および前記第２ゲート電極を覆う第３絶縁膜を形成し、前記第３絶縁膜が前記画素部に残るように前記周辺回路部において前記第３絶縁膜をエッチングした後に、前記第２エッチングマスクを除去して前記第２ゲート電極の前記上面を露出させる、
ことを特徴とする請求項８に記載の固体撮像装置の製造方法。 - 前記シリサイドを形成する工程では、前記画素部において前記第２絶縁膜と前記第１ゲート電極の上面との間に前記保護膜が位置している
ことを特徴とする請求項７乃至９のいずれか１項に記載の固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011222350A JP5933953B2 (ja) | 2011-10-06 | 2011-10-06 | 半導体装置の製造方法 |
| US13/610,142 US8551873B2 (en) | 2011-10-06 | 2012-09-11 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011222350A JP5933953B2 (ja) | 2011-10-06 | 2011-10-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013084694A JP2013084694A (ja) | 2013-05-09 |
| JP5933953B2 true JP5933953B2 (ja) | 2016-06-15 |
Family
ID=48042352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011222350A Expired - Fee Related JP5933953B2 (ja) | 2011-10-06 | 2011-10-06 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8551873B2 (ja) |
| JP (1) | JP5933953B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5943577B2 (ja) * | 2011-10-07 | 2016-07-05 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP2015216176A (ja) * | 2014-05-08 | 2015-12-03 | キヤノン株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| US9608033B2 (en) * | 2014-05-12 | 2017-03-28 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera |
| JP6362093B2 (ja) * | 2014-06-13 | 2018-07-25 | キヤノン株式会社 | 固体撮像装置の製造方法及び固体撮像装置 |
| CN104103645B (zh) * | 2014-06-16 | 2017-03-29 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示装置 |
| US9691883B2 (en) * | 2014-06-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Asymmetric formation approach for a floating gate of a split gate flash memory structure |
| JP6978893B2 (ja) * | 2017-10-27 | 2021-12-08 | キヤノン株式会社 | 光電変換装置、その製造方法及び機器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3319003B2 (ja) * | 1993-03-18 | 2002-08-26 | ソニー株式会社 | ゲート絶縁膜上のゲート電極材料のドライエッチング方法 |
| JP3284707B2 (ja) * | 1993-10-22 | 2002-05-20 | ソニー株式会社 | ゲート電極構造の形成方法 |
| JP3325717B2 (ja) | 1994-09-09 | 2002-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3399111B2 (ja) * | 1994-10-06 | 2003-04-21 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH10233501A (ja) * | 1997-02-19 | 1998-09-02 | Matsushita Electron Corp | Ｍｏｓ型半導体装置の製造方法 |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| JPH1154481A (ja) * | 1997-08-01 | 1999-02-26 | Matsushita Electron Corp | ドライエッチング方法及びドライエッチング装置 |
| JP2001308305A (ja) * | 2000-04-21 | 2001-11-02 | Sony Corp | 固体撮像素子の製造方法 |
| JP2003045894A (ja) | 2001-05-23 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6830979B2 (en) | 2001-05-23 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2003045821A (ja) | 2001-07-30 | 2003-02-14 | Fujitsu Ltd | シリコンの加工方法と半導体装置の製造方法 |
| DE10153619B4 (de) * | 2001-10-31 | 2004-07-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung und integrierte Schaltungsanordnung |
| US6610604B1 (en) * | 2002-02-05 | 2003-08-26 | Chartered Semiconductor Manufacturing Ltd. | Method of forming small transistor gates by using self-aligned reverse spacer as a hard mask |
| JP4063567B2 (ja) | 2002-03-26 | 2008-03-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4241288B2 (ja) | 2002-09-30 | 2009-03-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| US6995434B2 (en) | 2002-09-30 | 2006-02-07 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8222159B2 (en) * | 2008-08-25 | 2012-07-17 | Elpida Memory, Inc. | Manufacturing method of semiconductor device |
| JP5558916B2 (ja) * | 2009-06-26 | 2014-07-23 | キヤノン株式会社 | 光電変換装置の製造方法 |
| US8334560B2 (en) * | 2009-09-02 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse disturb immune asymmetrical sidewall floating gate devices |
| KR20110042614A (ko) * | 2009-10-19 | 2011-04-27 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
-
2011
- 2011-10-06 JP JP2011222350A patent/JP5933953B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-11 US US13/610,142 patent/US8551873B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013084694A (ja) | 2013-05-09 |
| US8551873B2 (en) | 2013-10-08 |
| US20130089975A1 (en) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5933953B2 (ja) | 半導体装置の製造方法 | |
| JP5037816B2 (ja) | Ｃｍｏｓイメージセンサ及びその形成方法 | |
| JP3782297B2 (ja) | 固体撮像装置及びその製造方法 | |
| US7531374B2 (en) | CMOS image sensor process and structure | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US8383448B2 (en) | Method of fabricating metal oxide semiconductor device | |
| JP2007317939A (ja) | 固体撮像素子及びその製造方法 | |
| JP5976500B2 (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4398917B2 (ja) | 固体撮像装置及びその製造方法 | |
| CN100499147C (zh) | 图像感测元件及其制作方法 | |
| JP6362093B2 (ja) | 固体撮像装置の製造方法及び固体撮像装置 | |
| US8679884B2 (en) | Methods for manufacturing semiconductor apparatus and CMOS image sensor | |
| US7586138B2 (en) | Image sensor and method of forming the same | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| WO2013018308A1 (ja) | 固体撮像装置の製造方法 | |
| JP2006216604A (ja) | 半導体装置及びその製造方法 | |
| TWI309474B (en) | Image sensor and method of forming the same | |
| KR100847845B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649000B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2008306152A (ja) | 電荷結合素子の製造方法及び固体撮像装置 | |
| JP2011204740A (ja) | 固体撮像装置及びその製造方法 | |
| KR20060077115A (ko) | 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법 | |
| KR20110070072A (ko) | 버팅 컨택 구조의 반도체 소자 및 반도체 소자의 버팅 컨택 형성 방법 | |
| KR20080011550A (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160506 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5933953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |