JP2001308305A - 固体撮像素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 転送電極を形成するドライエッチング後の洗
浄工程で生じる下地の酸化シリコン膜のサイドエッチン
グを防止して、垂直レジスタの信号電荷の転送不良を防
いで入射画像の撮像を良好にする。 【解決手段】 半導体基板１１上に、酸化膜１２、窒化
膜１３、酸化シリコン膜１４を積層して形成したゲート
絶縁膜１５上に第１のポリシリコン膜３１を形成してエ
ッチング加工し、第１の転送電極１６を形成してから洗
浄処理を行った後、第１の転送電極１６を被覆する層間
絶縁膜１８を形成し、その上に第２のポリシリコン膜３
２を形成してエッチング加工し、第２の転送電極２１を
形成する固体撮像素子の製造方法において、第１のポリ
シリコン膜３１をエッチング加工する際に、酸化シリコ
ン膜１４上層もエッチングによって除去するとともに、
酸化シリコン膜１４の側壁に保護膜を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子の製
造方法に関し、詳しくは転送電極の加工工程に特徴を持
たせた固体撮像素子の製造方法に関する。

【０００２】

【従来の技術】少なくとも２層構造のポリシリコン転送
電極を備え、かつゲート絶縁膜の最上層には、減圧ＣＶ
Ｄ法によって、酸化シリコン膜が２０ｎｍ以上５０ｎｍ
以下の範囲内の厚さに形成されている。このような酸化
シリコン膜を形成する工程を備えた固体撮像素子の製造
方法を、図２によって、以下に説明する。

【０００３】図２の（１）に示すように、熱酸化法によ
って、シリコン基板（半導体基板）１１１表面を酸化し
て酸化膜１１２を成膜する。減圧ＣＶＤ法によって、酸
化膜１１２上に窒化膜（窒化シリコン膜）１１３を成膜
する。さらに減圧ＣＶＤ法によって、窒化膜１１３上に
酸化シリコン膜（第１の酸化シリコン膜）１１４を２０
ｎｍ以上５０ｎｍ以下の範囲内の厚さに成膜する。この
ように、酸化膜１１２、窒化膜１１３、酸化シリコン膜
１１４を順次成膜することによって、ゲート絶縁膜１１
５を形成する。

【０００４】次に、図２の（２）に示すように、ＣＶＤ
法によって、上記第１の酸化シリコン膜１１４上に第１
のポリシリコン膜（１３１）を成膜した後、レジスト塗
布技術を用いて上記第１のポリシリコン膜（１３１）上
にレジスト膜（図示せず）を形成する。次いでリソグラ
フィー技術によって上記レジスト膜を第１の転送電極形
状に加工した後、その加工したレジスト膜をマスクに用
いて上記第１のポリシリコン膜（１３１）をエッチング
し、第１のポリシリコン転送電極１１６を形成する。こ
のエッチングでは、第１のポリシリコン転送電極１１６
の断面形状において、側壁の傾斜角度が基板表面に対し
て７０°程度のテーパ形状となるようなエッチング条件
を選択する。

【０００５】その後、上記レジスト膜を例えばアッシン
グ処理によって除去した後、希フッ酸による洗浄処理、
硫酸過水洗浄処理を行う。そして所望の第１のポリシリ
コン転送電極１１６が完成する。また、上記第１のポリ
シリコン膜のエッチングが終了した時点では、上記酸化
シリコン膜１１４の膜厚は、１５ｎｍ〜２０ｎｍにな
る。

【０００６】次いで、図２の（３）に示すように、ＣＶ
Ｄ前洗浄を行う。このとき、ＣＶＤ前洗浄における処理
フロー中の希フッ酸処理では、上記酸化シリコン膜１１
４が完全に除去されるだけの時間をかける。すなわち、
この時点で、上記酸化シリコン膜１１４が除去された領
域の窒化膜１１３が露出される。

【０００７】次いで、図２の（４）に示すように、前記
酸化シリコン膜１１４を形成したのと同様の減圧ＣＶＤ
法によって、上記窒化膜１１３上および第１のポリシリ
コン転送電極１１６上に、前記酸化シリコン膜１１４と
同様の膜厚となるように第２の酸化シリコン膜１１７を
形成する。

【０００８】さらに、図２の（５）に示すように、熱酸
化法によって、上記第１のポリシリコン転送電極１１６
表面を酸化して上記第２の酸化シリコン膜（１１７）と
ともに、第１の層間絶縁膜１１８を形成する。

【０００９】次に、図２の（６）に示すように、上記第
１の層間絶縁膜１１８上に第２のポリシリコン膜（１３
２）を成膜した後、レジスト塗布、リソグラフィー技術
によるマスクの形成、そのマスクを用いたエッチングに
よって、上記第２のポリシリコン膜（１３２）を加工
し、第２のポリシリコン転送電極１２１を形成する。そ
の後、レジスト膜を例えばアッシング処理によって除去
し、さらに希フッ酸洗浄、硫酸過水洗浄を行う。次い
で、減圧ＣＶＤ法によって、前記第２にポリシリコン転
送電極１２１の表面に第３の酸化シリコン膜１２２を形
成する。その後、第３の酸化シリコン膜１２２表面を熱
酸化して、第２の層間絶縁膜１２３を形成する。

【００１０】その後、図示はしないが、半導体基板部に
センサ等を形成した後、金属遮光膜、層内レンズ、カラ
ーフィルタ、オンチップマイクロレンズ等を形成し、固
体撮像素子を完成させる。

【００１１】

【発明が解決しようとする課題】しかしながら、図３の
（１）〔前記図２の（３）に相当〕に示すように、第１
のポリシリコン転送電極１１６を加工するドライエッチ
ング後において、被エッチング膜（第１のポリシリコン
膜１３１）の下地である第１の酸化シリコン膜１１４の
膜厚が１５ｎｍ以上あるため、後に形成する第２の酸化
シリコン膜を成膜する前に行うＣＶＤ前洗浄処理におい
て、希フッ酸処理では６００秒を越える時間を必要とし
ていた。この希フッ酸処理はウエットエッチングである
ため、第１のポリシリコン転送電極１１６の側面下部に
おける第１の酸化シリコン膜１１４にサイドエッチング
を生じて、窪み１５１が形成される。

【００１２】図３の（２）〔前記図２の（４）に相当〕
に示すように、上記サイドエッチングを生じた状態で第
２の酸化シリコン膜１１７を形成すると、サイドエッチ
ングによる窪み１５１を十分に被覆する状態に形成され
ない。すなわち、第１の酸化シリコン膜１１４に生じた
サイドエッチングによって、第１のポリシリコン転送電
極１１６上に形成された第２の酸化シリコン膜１１７と
窒化膜１１３上に形成された第２の酸化シリコン膜１１
７との間に切れ目１６１が生じる。

【００１３】そのため、図３の（３）〔前記図２の
（５）に相当〕に示すように、第１のポリシリコン転送
電極１１６を熱酸化すると、上記切れ目の部分より酸化
種がサイドエッチングによる窪み１５１に入り込み、第
１のポリシリコン転送電極１１６の側壁下部側が酸化さ
れ、窪み（１５１）は中空状のボイド１４２になる。

【００１４】さらに、図３の（４）〔前記図２の（６）
に相当〕に示すように、第３の酸化シリコン膜１２２に
は電荷転送方向に切れ目（図示せず）が生じており、そ
の切れ目が図面に垂直な方向でボイド１４２とつながっ
ているため、第３の酸化シリコン膜１２２を熱酸化する
際にボイド１４２内に酸化種が入り込み、その結果、電
荷転送方向のボイド１４２の径が拡大し、ボイド１４２
を大きく成長させることになる。

【００１５】このように、第１のポリシリコン転送電極
１１６の側壁下部に数十ｎｍ程度のボイド１４２が存在
するため、垂直レジスタ内の信号電荷は転送されず、撮
像が困難になる。

【００１６】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた固体撮像素子の製造方法である。

【００１７】本発明の固体撮像素子の製造方法は、半導
体基板上に、酸化膜、窒化膜、酸化シリコン膜を積層し
て形成したゲート絶縁膜上に第１のポリシリコン膜を形
成する工程と、前記第１のポリシリコン膜をエッチング
加工して第１の転送電極を形成する工程と、前記酸化シ
リコン膜をエッチングするとともに該エッチングによっ
て形成される前記酸化シリコン膜の側壁に保護膜を生成
しながら前記酸化シリコン膜を除去する工程と、前記第
１の転送電極を被覆する状態に層間絶縁膜を形成する工
程と、前記層間絶縁膜上に第２のポリシリコン膜を形成
した後、前記第２のポリシリコン膜をエッチング加工し
て第２の転送電極を形成する工程とを備えた製造方法で
あり、洗浄処理を行った後に前記層間絶縁膜を形成する
工程を行う。

【００１８】上記固体撮像素子の製造方法では、酸化シ
リコン膜をエッチングするとともに該エッチングによっ
て形成される酸化シリコン膜の側壁に保護膜を生成しな
がら酸化シリコン膜を除去していることから、洗浄処理
によって除去すべき酸化シリコン膜の膜厚が薄くなるた
め、層間絶縁膜を形成する前に行なわれる洗浄処理時間
が短縮される。また、酸化シリコン膜の上層をエッチン
グする際に、そのエッチングによって形成される酸化シ
リコン膜の側壁には保護膜が形成されることから、洗浄
処理時における第１の転送電極下部に形成された酸化シ
リコン膜のエッチングの進行が阻止される。以上のこと
から、第１の転送電極下部の酸化シリコン膜にサイドエ
ッチングは生じなくなる。よって、第１の転送電極を被
覆するように層間絶縁膜を成膜した際に、第１の転送電
極に対して層間絶縁膜はカバリッジよく成膜されるた
め、第１の転送電極の側壁下部にボイドを生じることが
なくなる。

【００１９】

【発明の実施の形態】本発明の固体撮像素子の製造方法
に係る実施の形態を、図１の製造工程断面図によって説
明する。

【００２０】図１の（１）に示すように、熱酸化法によ
って、半導体基板（例えばｐ型シリコン基板）１１表面
を酸化して酸化膜１２を例えば３０ｎｍの厚さに成膜す
る。次いで減圧ＣＶＤ法によって、酸化膜１２上に窒化
膜（窒化シリコン膜）１３を例えば３０ｎｍの厚さに成
膜する。さらに減圧ＣＶＤ法によって、窒化膜１３上に
酸化シリコン膜（第１の酸化シリコン膜）１４を成膜す
る。このように、酸化膜１２、窒化膜１３、第１の酸化
シリコン膜１４を順次成膜することによって、ゲート絶
縁膜１５を形成する。

【００２１】次に、図１の（２）に示すように、ＣＶＤ
法によって、上記第１の酸化シリコン膜１４上に第１の
ポリシリコン膜（３１）を例えば２００ｎｍの厚さに成
膜する。その後、レジスト塗布技術を用いて上記第１の
ポリシリコン膜（３１）上にレジスト膜（図示せず）を
形成する。次いでリソグラフィー技術によって上記レジ
スト膜を第１の転送電極形状に加工した後。その加工し
たレジスト膜をマスクに用いて上記第１のポリシリコン
膜（３１）をエッチング（ドライエッチング）し、第１
の転送電極１６を形成する。

【００２２】第１の転送電極１６を形成するドライエッ
チングの際に、第１の酸化シリコン膜１４の厚さが例え
ば１／２程度になるまで第１の酸化シリコン膜１４をエ
ッチングする。例えば、第１の酸化シリコン膜１４が２
０ｎｍ〜５０ｎｍの厚さに成膜されている場合には、エ
ッチング領域における第１の酸化シリコン膜１４がウエ
ハ面内における平均値として９ｎｍ以上１５ｎｍ未満の
厚さになるように、第１のポリシリコン膜３１および第
１の酸化シリコン膜１４のドライエッチングを行う。こ
のドライエッチングでは、エッチングによって発生した
反応生成物が側壁保護膜（図示せず、以下保護膜とい
う）として付着するため、第１の酸化シリコン膜１４の
側壁はサイドエッチングを発生することなく半導体基板
１１表面に対してほぼ垂直にエッチングされる。したが
って、上記ドライエッチングによって残す第１の酸化シ
リコン膜１４の膜厚は、後の工程における洗浄処理を行
った後に、その洗浄処理後に形成される層間絶縁膜が第
１の酸化シリコン膜１４の側壁全体にわたって堆積され
る側壁形状となる膜厚を有することになる。

【００２３】上記ドライエッチングでは、具体的には、
例えば電子サイクロトロン共鳴（ＥＣＲ：Electron Cyc
lotron Resonance ）方式のプラズマエッチング装置を
用い、エッチングガスに臭化水素、塩素、酸素の混合ガ
スを用い、第１の転送電極１６の断面形状において、側
壁の傾斜角度が基板表面に対して例えば７０°程度のテ
ーパ形状となるようなエッチング条件を選択する。

【００２４】なお、上記ドライエッチングによって残す
第１の酸化シリコン膜１４の膜厚は基板面内における平
均値で９ｎｍ以上１５ｎｍ未満としたが、この残す第１
の酸化シリコン膜１４の膜厚を１５ｎｍ以上とすると、
その後の洗浄処理、特に希フッ酸を用いた洗浄処理を行
った際に、第１の転送電極１６下に形成されている第１
の酸化シリコン膜１４側部にサイドエッチングを生じて
しまう。サイドエッチングを生じると層間絶縁膜の形成
時にボイドを生じることになる。また、９ｎｍ未満の場
合には、第１の酸化シリコン膜１４が無くなること、す
なわち、その下の窒化膜１３が削れ始まることに対する
プロセスマージンが小さくなる不都合が生じる。通常、
ドライエッチング後処理によって７ｎｍ程度の膜減りを
生じるため、それよりも厚くプロセスマージンを採る必
要がある。したがって、第１の酸化シリコン膜１４の残
す厚さは、基板面内における平均値で９ｎｍ以上１５ｎ
ｍ未満とした。

【００２５】また、上記ドライエッチングにおいては、
オーバエッチングを行い、第１の酸化シリコン膜１４の
削れ量を制御する。このオーバエッチング条件は、エッ
チングガスに例えば臭化水素、塩素および酸素からなる
混合ガスを用い、基板印加電力を０．２０Ｗ／ｃｍ² に
設定される。そのため、第１のポリシリコン膜３１対減
圧ＣＶＤ法によって成膜される第１の酸化シリコン膜１
４との選択比は１１程度となり、第１の酸化シリコン膜
１４のエッチングによる削れ量を制御できるレベルとな
っている。上記ドライエッチングでは、第１の酸化シリ
コン膜１４の残膜厚が１２ｎｍとなるように、２７秒間
のエッチングを行った。その結果、基板面内における最
小膜厚は９．４ｎｍ、最大膜厚は１４．５ｎｍであり、
平均膜厚は１１．６ｎｍであった。

【００２６】その後、上記レジスト膜の除去工程を行
う。その詳細は、希フッ酸洗浄処理、アッシング処理、
希フッ酸洗浄処理、硫酸過水洗浄処理の順に行った。こ
こで、希フッ酸洗浄そのフッ酸濃度は、ＨＦ：Ｈ₂ Ｏ＝
１：１００である。また処理時間は２０秒とした。この
希フッ酸洗浄により、第１の酸化シリコン膜は３ｎｍ〜
７ｎｍの厚さになる。

【００２７】具体的には、上記希フッ酸洗浄による酸化
シリコン膜のエッチングレートは３ｎｍ／ｍｉｎ程度で
あり、また、第１の酸化シリコン膜１４はドライエッチ
ングによる物理的ダメージを受けているので、第１の酸
化シリコン膜１４は前記二回の希フッ酸洗浄によって、
基板面内の平均で５．６ｎｍ削れて、洗浄後の酸化シリ
コン膜１４の膜厚は５．０ｎｍとなった。

【００２８】次に、第１の酸化シリコン膜表面を洗浄す
るＣＶＤ前洗浄処理を行う。このＣＶＤ前洗浄処理によ
って、露出している第１の酸化シリコン膜１４は除去さ
れる。上記洗浄工程（希フッ酸洗浄とＣＶＤ前洗浄）の
際に基板面方向（水平方向）に生じるサイドエッチング
量は、次の工程で第２の酸化シリコン膜１７〔図１の
（４）に示す〕を堆積したときにその被覆状態を悪化さ
せない程度である。

【００２９】具体的には、上記ＣＶＤ前洗浄処理は、ア
ンモニア過水、塩酸過水、希フッ酸から構成される混合
液を用いて行う。ここで、希フッ酸洗浄による処理時間
は６００秒以下を適用する。本例では、３００秒〜３３
０秒の範囲において実施した。この希フッ酸洗浄によっ
て、図１の（３）に示すように、第１の酸化シリコン膜
１４は、第１の転送電極１６に覆われている部分を残し
て、サイドエッチングを生じることなく露出していた部
分が除去される。その結果、窒化膜１３が露出する状態
になる。

【００３０】次いで、図１の（４）に示すように、前記
第１の酸化シリコン膜１４を形成したのと同様の減圧Ｃ
ＶＤ法によって、第一の転送電極１６を被覆するよう
に、第２の酸化シリコン膜１７を形成する。上記第１の
酸化シリコン膜１４のサイドエッチング量が第２の酸化
シリコン膜１７の被覆状態を悪化させない程度以下であ
るため、第２の酸化シリコン膜１７は良好なる被覆状態
で形成される。

【００３１】さらに、図１の（５）に示すように、熱酸
化法によって、上記第１の転送電極１６表面を酸化す
る。これによって、第２の酸化シリコン膜（１７）は例
えば９０ｎｍの膜厚に成長して、第１の層間絶縁膜１８
が形成される。

【００３２】このようにして、固体撮像素子における第
１の転送電極１６の側壁下部に従来の技術において発生
していたボイドは発生しなくなる。

【００３３】その後、図１の（６）に示すように、上記
第１の層間絶縁膜１８上に第２のポリシリコン膜（３
２）を成膜した後、レジスト塗布、リソグラフィー技術
によるマスクの形成、そのマスクを用いたエッチングに
よって、上記第２のポリシリコン膜（３２）を加工し、
第２の転送電極２１を形成する。その後、レジスト膜を
アッシング処理によって除去し、さらに希フッ酸洗浄、
硫酸過水洗浄を行う。次いで、減圧ＣＶＤ法によって、
前記第２の転送電極２１の表面に第３の酸化シリコン膜
２２を形成する。その後、第３の酸化シリコン膜２２表
面を熱酸化して、第２の層間絶縁膜を形成する。

【００３４】次いで、図示はしないが、半導体基板部に
センサ等を形成した後、金属遮光膜、層内レンズ、カラ
ーフィルタ、オンチップマイクロレンズ等を形成し、固
体撮像素子を完成させる。

【００３５】上記固体撮像素子の製造方法では、第１の
ポリシリコン膜３１をエッチング加工する際に、第１の
酸化シリコン膜１４の上層もエッチングによって除去す
ることから、その後の洗浄処理によって除去すべき第１
の酸化シリコン膜１４の膜厚が薄くなっているため、洗
浄時間が短縮される。また、第１の酸化シリコン膜１４
の上層をエッチングする際に、そのエッチングによって
形成される第１の酸化シリコン膜１４の側壁には保護膜
（図示せず）が形成される。以上のことから、第１の転
送電極１６下部に形成されている第１の酸化シリコン膜
１４にサイドエッチングは生じなくなる。よって、第１
の転送電極１６を被覆するように第２の酸化シリコン膜
１７を成膜した際に、第１の転送電極１６に対して第２
の酸化シリコン膜１７はカバリッジよく成膜されるた
め、第１の転送電極１６の側壁下部にボイドを生じるこ
とがなくなる。

【００３６】

【発明の効果】以上、説明したように本発明の固体撮像
素子の製造方法によれば、第１のポリシリコン膜をエッ
チング加工する際に、酸化シリコン膜の上層もエッチン
グによって除去するので、その後の洗浄処理によって除
去すべき酸化シリコン膜の膜厚を薄くできるため、洗浄
時間を短縮することができる。また、酸化シリコン膜の
上層をエッチングする際に、そのエッチングによって酸
化シリコン膜の側壁に保護膜が形成される。以上のこと
から、第１の転送電極下部に形成されている酸化シリコ
ン膜にサイドエッチングは生じなくなる。そのため、第
１の転送電極に対して層間絶縁膜をカバリッジよく成膜
することができるので、第１の転送電極の側壁下部近傍
におけるボイドの発生を防止することができる。よっ
て、垂直レジスタにおける信号電荷の転送不良を防ぐこ
とができ、入射画像を撮像できるようになる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の製造方法に係る実施の
形態を示す製造工程断面図である。

【図２】従来の固体撮像素子の製造方法を示す製造工程
断面図である。

【図３】従来の固体撮像素子の製造方法に係る課題を示
す製造工程断面図である。

【符号の説明】

１１…半導体基板、１２…酸化膜、１３…窒化膜、１４
…酸化シリコン膜（第１の酸化シリコン膜）、１５…ゲ
ート絶縁膜、１６…第１の転送電極、１８…層間絶縁
膜、２１…第２の転送電極、３１…第１のポリシリコン
膜、３２…第２のポリシリコン膜

フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 CC05 DD04 DD23 DD43 DD65 DD78 DD86 DD89 EE03 EE09 EE12 EE15 EE20 GG17 HH13 HH18 4M118 AB01 BA08 BA10 EA01 GB11 GC07 GD04 5C024 CY47 CY48 EX43 EX52 5F004 AA05 AA11 BA14 DA00 DA04 DA26 DB02 DB03 EA10 EA13 EB02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、酸化膜、窒化膜、酸化
   シリコン膜を積層して形成したゲート絶縁膜上に第１の
   ポリシリコン膜を形成する工程と、 前記第１のポリシリコン膜をエッチング加工して第１の
   転送電極を形成する工程と、 前記酸化シリコン膜をエッチングするとともに該エッチ
   ングによって形成される前記酸化シリコン膜の側壁に保
   護膜を生成しながら前記酸化シリコン膜を除去する工程
   と、 前記第１の転送電極を被覆する状態に層間絶縁膜を形成
   する工程と、 前記層間絶縁膜上に第２のポリシリコン膜を形成した
   後、前記第２のポリシリコン膜をエッチング加工して第
   ２の転送電極を形成する工程とことを特徴とする固体撮
   像素子の製造方法。
2. 【請求項２】 洗浄処理を行った後に前記層間絶縁膜を
   形成する工程を行うことを特徴とする請求項１記載の固
   体撮像素子の製造方法。
3. 【請求項３】 前記酸化シリコン膜のエッチングによっ
   て残す前記酸化シリコン膜の膜厚は、前記層間絶縁膜が
   前記酸化シリコン膜の側壁全体にわたって堆積される側
   壁形状となる膜厚を有することを特徴とする請求項１記
   載の固体撮像素子の製造方法。
4. 【請求項４】 前記層間絶縁膜が前記酸化シリコン膜の
   側壁全体にわたって堆積される側壁形状となる膜厚は洗
   浄処理を行った後の膜厚からなることを特徴とする請求
   項３記載の固体撮像素子の製造方法。
5. 【請求項５】 前記酸化シリコン膜の上層をエッチング
   除去した後、前記残した酸化シリコン膜を除去すること
   を特徴とする請求項１記載の固体撮像素子の製造方法。
6. 【請求項６】 前記残した酸化シリコン膜の除去は洗浄
   処理によって行うことを特徴とする請求項５記載の固体
   撮像素子の製造方法。