JP4337970B2 - フラッシュメモリセルの製造方法 - Google Patents
フラッシュメモリセルの製造方法 Download PDFInfo
- Publication number
- JP4337970B2 JP4337970B2 JP2002351129A JP2002351129A JP4337970B2 JP 4337970 B2 JP4337970 B2 JP 4337970B2 JP 2002351129 A JP2002351129 A JP 2002351129A JP 2002351129 A JP2002351129 A JP 2002351129A JP 4337970 B2 JP4337970 B2 JP 4337970B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- cleaning
- film
- tungsten silicide
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 claims description 117
- 238000005530 etching Methods 0.000 claims description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 75
- 229920005591 polysilicon Polymers 0.000 claims description 75
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 69
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 69
- 238000004140 cleaning Methods 0.000 claims description 61
- 238000000059 patterning Methods 0.000 claims description 19
- 229920000642 polymer Polymers 0.000 claims description 19
- 239000002245 particle Substances 0.000 claims description 15
- 229920006254 polymer film Polymers 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 101001027622 Homo sapiens Protein adenylyltransferase FICD Proteins 0.000 claims 1
- 102100037689 Protein adenylyltransferase FICD Human genes 0.000 claims 1
- 238000001312 dry etching Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリセルの製造方法に関し、特に、コントロールゲートとフローティングゲートを形成するためのエッチング工程時にスタックゲートの側壁にエッチング損傷が発生することを防止するためのフラッシュメモリセルの製造方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセルは、トンネル酸化膜、第１ポリシリコン層からなるフローティングゲート、誘電体膜、第２ポリシリコン層からなるコントロールゲート、及びタングステンシリサイド層が積層された構造を有し、トンネル酸化膜の両側にはソース及びドレインが備えられる。
【０００３】
前記構造を有するフラッシュメモリセルは、エッチング工程によってタングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングした後、自己整列エッチング(Self-Aligned Etch；ＳＡＥ)工程で第１ポリシリコン層及びトンネル酸化膜をパターニングすることにより形成される。
【０００４】
この際、自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をパターニングする過程において、上部層の誘電体膜、第２ポリシリコン層及びタングステンシリサイド層のエッチングプロファイル(Profile)とエッチングガスのＣｌ２によってタングステンシリサイド層の側壁にエッチング損傷が発生する。
【０００５】
以下、添付図に基づいて従来の技術に係るフラッシュメモリセルの製造方法を説明する。
【０００６】
図１はフラッシュメモリセルのレイアウト図である。図２及び図３は図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。図４〜図６は図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【０００７】
図１、図２（ａ）及び図４を参照すると、半導体基板１１の素子分離領域に素子分離膜１２を形成した後、素子分離膜１２の形成されていない半導体基板１１の表面にトンネル酸化膜１３を形成する。その後、全体上部にフローティングゲートを形成するための第１ポリシリコン１４を形成する。
【０００８】
図１及び図２（ｂ）を参照すると、エッチング工程によって素子分離膜１２上の第１ポリシリコン層１４を除去して電気的にそれぞれ分離する。
【０００９】
図１、図２（ｃ）及び図５（ａ）を参照すると、全体上部に誘電体膜１５、コントロールゲート用第２ポリシリコン層１６、タングステンシリサイド層１７及び反射防止膜１８を順次形成する。タングステンシリサイド層１７はコントロールゲートの接続抵抗を減らすために形成され、反射防止膜１８は窒化物からなり、後続エッチング工程時にパターニング特性を向上させるために形成される。その後、反射防止膜１８上にはフォトレジストまたはハードマスクからなるコントロールゲートマスクパターン１９を形成する。
【００１０】
図１及び図５（ｂ）を参照すると、コントロールゲートマスクパターン１９によって露出された領域の反射防止膜１８、タングステンシリサイド層１７、第２ポリシリコン層１６及び誘電体膜１５をエッチング工程で除去する。これにより、第２ポリシリコン層１６及びタングステンシリサイド層１７からなるコントロールゲートが形成され、エッチング工程の実施された領域には第１ポリシリコン層１４が露出される。
【００１１】
エッチング工程によってコントロールゲートが形成された後は、コントロールゲートドライエッチング時に発生したポリマーと酸化物(Oxide)系列のパーティクル(particle)を除去するために３００：１〜１００：１のＢＯＥを用いて洗浄工程を行う。
【００１２】
図１、図３及び図６（ａ）を参照すると、自己整列エッチング工程で第１ポリシリコン層１４及びトンネル酸化膜１３をパターニングした後、コントロールゲートマスクパターンを除去する。これにより、第１ポリシリコン層１４からなるフローティングゲートが形成される。
【００１３】
この際、フローティングゲートを形成するための自己整列エッチング工程は、Ｃｌ２／Ｏ２混合ガスを用いたドライエッチング工程で行われる。Ｃｌ２／Ｏ２混合ガスを用いる場合、ポリシリコン層とタングステンシリサイド層のエッチング選択比には１.２：１乃至１.５：１になる。従って、ドライエッチング工程は、ポリシリコン層とタングステンシリサイド層のエッチング選択比を十分確保していない状態で実施される。また、ドライエッチング工程は、洗浄工程によってポリマーまたはパーティクルが除去され且つタングステンシリサイド層１７の側壁が露出された状態で実施されるので、エッチングチャンバーの雰囲気またはエッチング条件によってタングステンシリサイド層１７の側壁にエッチング損傷１００が発生する。
【００１４】
図１及び図６（ｂ）を参照すると、イオン注入工程で第１ポリシリコン層１４の両側にソース２０ａ及びドレイン２０ｂを形成する。ここで、イオン注入工程は窒化膜１８をイオン注入マスクとして用いる自己整列イオン注入工程である。
【００１５】
この際、ソース２０ａは所定の領域の素子分離膜１２を除去した後、素子分離膜１２の除去された領域にも不純物を注入し、コントロールゲートを共有するセルのソースを全て連結させる。これにより、ソース２０ａは共通ソースラインの形態で形成される。
【００１６】
前記工程により、フローティングゲート、コントロールゲート、ソース及びドレインからなるフラッシュメモリセルが製造される。
【００１７】
前述したように、フラッシュメモリセルを製造する過程でコントロールゲートとフローティングゲートを形成するためには、２回のドライエッチング工程と洗浄工程を行う。この際、フローティングゲートを形成するために、ドライエッチング工程時に露出されたタングステンシリサイド層の側壁にはエッチング損傷が発生する。これにより、コントロールゲートの面抵抗Ｒｓが増加し、素子の電気的特性が低下する。
【００１８】
図７（ａ）及び図７（ｂ）はタングステンシリサイド層の側壁にエッチング損傷が発生した状態を示す素子の断面ＳＥＭ（走査型電子顕微鏡）写真であって、図７（ａ）はコントロールゲートマスクパターンをフォトレジストで形成した場合の断面ＳＥＭ写真、図７（ｂ）はコントロールゲートマスクパターンをハードマスクで形成した場合の断面ＳＥＭ写真である。
【００１９】
図７（ａ）及び図７（ｂ）を参照すると、ポリマーまたはパーティクルが除去された後、タングステンシリサイド層の側壁が露出された状態でフローティングゲートを形成するための自己整列エッチング工程が行われるので、コントロールゲートマスクパターンの物質に関係なくタングステンシリサイド層の側壁にエッチング損傷が発生することが分かる。このようなエッチング損傷は常に発生するのではなく、エッチングチャンバの雰囲気またはエッチング条件に応じて発生する。
【００２０】
従って、工程の信頼性が低下するうえ、素子の電気的特性が低下するという問題点が発生する。
【００２１】
【発明が解決しようとする課題】
本発明は、かかる問題点を解決するためのもので、その目的は、エッチング工程でコントロールゲートを形成した後洗浄工程を行う過程において、タングステンシリサイド層の側壁にポリマーを残留させてタングステンシリサイド層の側壁を保護すると同時に、自己整列エッチング工程時にＨＢｒ／Ｏ２混合ガスを用いてタングステンシリサイド層とポリシリコン層のエッチング選択比を十分確保することにより、タングステンシリサイド層の側壁にエッチング損傷が発生することを防止し、工程の信頼性及び素子の電気的特性を向上させることが可能なフラッシュメモリセルの製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層を所定のパターンで形成し、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜を順次形成した後、パターニング工程によってタングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成し、自己整列エッチング工程によって第１ポリシリコン層からなるフローティングゲートを形成するフラッシュメモリセルの製造方法において、パターニング工程を行った後、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させることにより、自己整列エッチング工程時にタングステンシリサイド層の側壁をエッチング損傷から保護することを特徴とする。
【００２３】
【００２４】
本発明の第２実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、パターニング工程で前記反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングし、タングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成する段階と、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させる段階と、自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をエッチングし、第１ポリシリコン層からなるフローティングゲートを形成する段階と、トンネル酸化膜の両側にソース／ドレインを形成する段階とをからなることを特徴とする。
【００２５】
【００２６】
本発明の第３実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングし、タングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成する段階と、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、前記反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させる段階と、ＨＢｒ／Ｏ２混合ガスを用いた自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をエッチングし、第１ポリシリコン層からなるフローティングゲートを形成する段階と、トンネル酸化膜の両側にソース／ドレインを形成する段階とからなることを特徴とする。
【００２７】
上述したように、本発明は、エッチング工程によってコントロールゲートを形成した後、洗浄工程の工程条件を調節し、或いはフローティングゲートを形成するための自己整列エッチング工程の工程条件を調節し、或いは前記２つの工程条件を同時に調節し、タングステンシリサイド層の側壁にエッチング損傷が発生することを防止することにより、工程の信頼性及びフラッシュメモリセルの電気的特性を向上させることが可能なフラッシュメモリセルの製造方法に関するものである。
【００２８】
【発明の実施の形態】
以下、添付図に基づいて本発明に係るフラッシュメモリセルの製造方法をより詳細に説明する。
【００２９】
図８は本発明に係るフラッシュメモリセルのレイアウト図である。図９及び図10は図８に示したレイアウトをＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。図11〜図14は図８に示したレイアウトをＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【００３０】
図８、図９（ａ）及び図11を参照すると、半導体基板５１の素子分離領域に素子分離膜５２を形成した後、素子分離膜５２が形成されていない半導体基板５１の表面にトンネル酸化膜５３を形成する。その後、全体上部にフローティングゲートを形成するための第１ポリシリコン層５４を形成する。
【００３１】
図８及び図９（ｂ）を参照すると、エッチング工程で素子分離膜５２の上部の第１ポリシリコン層５４を除去して電気的にそれぞれ分離する。
【００３２】
図８、図９（ｃ）及び図12（ａ）を参照すると、全体上部に誘電体膜５５、コントロールゲート用第２ポリシリコン層５６、タングステンシリサイド層５７及び反射防止膜５８を順次形成する。
【００３３】
タングステンシリサイド層５７はコントロールゲートの接触抵抗を減らすために形成し、反射防止膜５８は窒化物からなり、後続のエッチング工程時にパターニング特性を向上させるために形成する。その後、反射防止膜５８上にはフォトレジストまたはハードマスクからなるコントロールゲートマスクパターン５９を形成する。
【００３４】
図８及び図12（ｂ）を参照すると、コントロールゲートマスクパターン５９によって露出された領域の反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５をエッチング工程で除去する。これにより、第２ポリシリコン層５６及びタングステンシリサイド層５７からなるコントロールゲートが形成され、エッチング工程の行われた領域には第１ポリシリコン層５４が露出される。
【００３５】
この際、エッチング工程はＲＩＥ（reactive ion etching；反応性イオンエッチング）タイプのエッチング装備またはＭＥＲＩＥ（magnetically enhanced reactive ion etching）タイプのエッチング装備で行う。
【００３６】
図８及び図13（ａ）を参照すると、エッチング工程によってコントロールゲートが形成された後は、コントロールゲートドライエッチング時に発生した酸化物(Oxide)系列のパーティクルを除去するために洗浄工程を行う。
【００３７】
前記洗浄工程は、多槽式(Multi Bath Type)の洗浄装置でＢ洗浄（ＣＬＮ Ｂ）で実施し、或いはＢ洗浄及びＮ洗浄（ＣＬＮ Ｎ）が同時に行われるＢＮ洗浄（ＣＬＮ ＢＮ）で実施する。通常、Ｂ洗浄はPiraha洗浄(Piraha Cleaning)、ＳＰＭまたはＤ洗浄（ＣＬＮ Ｄ）とも称し、質量の大きい有機物不純物(Heavy Organic Impurity)を除去するために実施する。Ｂ洗浄は１００℃以上、且つ１３０℃以下の温度でＨ２ＳＯ４とＨ２Ｏ２が３：１〜４：１で混合された溶液を用いて実施し、主反応は有機物との脱水素反応及び酸化反応からなる。Ｎ洗浄はＳＣ(Standard Cleaning)−１、ＡＭＰ洗浄とも称し、パーティクルまたは軽い有機物不純物を除去するために実施する。Ｎ洗浄はＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏが１：１：５乃至１：４：２０で混合された溶液を用いて実施する。
【００３８】
また、前記洗浄工程は、洗浄特性を向上させるために、多槽式の洗浄装置で洗浄溶液入りの洗浄槽に約１０ＭＨｚの高周波を印加してパーティクルを容易に除去することが可能なメガソニックオン(Mega Sonic On)、または洗浄槽を振ることによりパーティクルを容易に除去することが可能なロッキング(rocking)を適用して実施することができる。
【００３９】
ここで、洗浄工程をＢＮ洗浄で実施することにより、パーティクルは除去されるが、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁にはポリマー（膜）２００が残留する。これにより、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁はポリマー（膜）２００によって露出されない。
【００４０】
この際、感光膜ＤＩＣＤ(Developed Inspection Critical Dimension)より伝導膜ＦＩＣＤ(Final Inspection Critical Dimension)が１５％以上、且つ２５％以下程度大きくなるゲインプロセス(Gain Process)に前記洗浄工程を適用する場合、洗浄工程によって残留したポリマー（膜）２００を用いてタングステンシリサイド層５７の側壁を保護する効果はさらに大きくなる。前記ＤＩＣＤは感光膜をパターニングした後測定したＣＤを示し、ＦＩＣＤはドライエッチング工程と後処理工程を行った後測定したＣＤを示す。
【００４１】
図８、図10及び図13（ｂ）を参照すると、自己整列エッチング工程で第１ポリシリコン層５４及びトンネル酸化膜５３をパターニングした後、コントロールゲートマスクパターンを除去する。
【００４２】
この際、フローティングゲートを形成するための自己整列エッチング工程は、１００Ｗ以上、且つ５０００Ｗ以下のバイアスパワー(Bias Power)が印加された状態でＨＢｒ／Ｏ２が５０：１〜１００：１の比率で混合されたガスを用いたドライエッチング工程で行われる。この際、プラズマの安定化のために、５０sccm以上、且つ２００sccm以下のＨｅガスを添加ガス(Additive Gas)として供給する。これにより、自己整列エッチング工程時にＨＢｒ／Ｏ２混合ガスを用いる場合、ポリシリコン層とタングステンシリサイド層のエッチング選択比は１００：１乃至３００：１になる。このように、ポリシリコン層とタングステン層のエッチング選択比を十分確保することにより、自己整列エッチング工程時にタングステンシリサイド層５７の側壁がエッチングされることを最大限抑制することができる。
【００４３】
また、洗浄工程によってパーティクルが除去され、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁にポリマー（膜）２００が残留した状態でドライエッチング工程が行われるので、ポリマー（膜）２００によってタングステンシリサイド層５７の側壁が保護されてエッチング損傷の発生を防止することができる。
【００４４】
第１ポリシリコン層５４の自己整列エッチング工程が完了すると、ポリマーを除去する。これにより、第１ポリシリコン層５４からなるフローティングゲートが形成される。
【００４５】
図12（ｂ）及び図13（ｂ）で説明したエッチング工程及び自己整列エッチング工程は、ＷＡＣ(Waferless Auto Plasma Cleaning)プロセスを適用したチャンバーで実施する。ＷＡＣプロセスはドライエッチング装備のチャンバー内部に蒸着されたポリマーをドライエッチング条件で除去してチャンバーのＰＭ(Periodic Maintenance)周期を向上させる。ここで、ＰＭとは、ドライエッチング装備のチャンバー内壁に蒸着されたポリマーを除去するためにウェットエッチングでチャンバー内部を洗浄することをいう。
【００４６】
図８及び図14を参照すると、イオン注入工程で第１ポリシリコン層５４の両側にソース６０ａ及びドレイン６０ｂを形成する（即ち、トンネル酸化膜５３の両側にソース６０ａ及びドレイン６０ｂを形成する）。イオン注入工程は窒化膜５８をイオン注入マスクとして用いる自己整列イオン注入工程で実施する。
【００４７】
この際、ソース６０ａは所定の領域の素子分離膜５２を除去した後、素子分離膜５２の除去された領域にも不純物を注入し、コントロールゲートを共有するセルのソースを全て連結させる。これにより、ソース６０ａは共通ソースラインの形で形成される。
【００４８】
前記工程により、フローティングゲート、コントロールゲート、ソース及びドレインからなるフラッシュメモリセルが製造される。
【００４９】
上述したように、本発明はコントロールゲートを形成するためにドライエッチングを行った後、ＢＯＥ洗浄工程の代りにＢ洗浄工程またはＢＮ洗浄工程を行ってタングステンシリサイド層の側壁にポリマーを残留させることにより、後続の自己整列エッチング工程時にタングステンシリサイド層をエッチング工程から保護する。ＢＯＥ洗浄工程の代りにＢＮ洗浄工程を行う場合、ＨＢｒ／Ｏ２混合ガスでないＣｌ２／Ｏ２混合ガスで自己整列エッチング工程を行っても、図15（ａ）に示すように、ポリマーによってタングステンシリサイド層の側壁が保護されるので、洗浄工程の変更のみで自己整列エッチング工程のマージンを十分確保することができる。実際、自己整列エッチング工程を行った後測定した第１ポリシリコン層のエッチング特性は、洗浄工程の種類に関係なく一定の特性値を有する。一方、自己整列エッチング工程を行った後、ＢＯＥ洗浄工程を行った状態においても測定装備による欠陥測定(Defect Review)結果がほぼ同一である。
【００５０】
また、タングステンシリサイド層の側壁にポリマーの有無に関係なく、自己整列エッチング工程時にＣｌ２／Ｏ２混合ガスの代りにＨＢｒ／Ｏ２混合ガスを用いてポリシリコン層とタングステンシリサイド層のエッチング選択比を十分確保することにより、図15（ｂ）に示すように、タングステンシリサイド層にポリマーが形成されなくても、タングステンシリサイド層の側壁がエッチングされることを防止することができる。
【００５１】
上述したように、本発明は、洗浄工程の工程条件を調節し、或いは自己整列エッチング工程の工程条件を調節してタングステンシリサイド層のエッチングプロファイル特性を向上させることができ、２つの工程条件を全て調節してタングステンシリサイド層のエッチングプロファイル特性をさらに向上させることができる。
【００５２】
【発明の効果】
以上述べたように、本発明は、コントロールゲートのエッチング工程後に実施する洗浄工程の工程条件及び自己整列工程の工程条件を調節し、タングステンシリサイド層の側壁がエッチングされることを防止し、エッチングプロファイル特性を向上させることにより、コントロールゲートの面抵抗が増加することを防止することができる。
【００５３】
また、タングステンシリサイド層のエッチングプロファイル特性を向上させることにより、下部の第２ポリシリコン層及び誘電体膜に損傷が発生することを根本的に遮断して誘電体膜の漏洩特性などの電気的特性を向上させ、収率を増加させて工程の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 フラッシュメモリセルのレイアウト図である。
【図２】 図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図３】 図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図４】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図５】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図６】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図７】 タングステンシリサイド層の側壁にエッチング損傷が発生した状態を示す素子の断面ＳＥＭ写真である。
【図８】 本発明に係るフラッシュメモリセルのレイアウト図である。
【図９】 図８に示したレイアウト図をＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１０】 図８に示したレイアウト図をＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１１】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１２】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１３】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１４】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１５】 タングステンシリサイド層の側壁にエッチング損傷が発生していない状態を示す素子の断面ＳＥＭ写真である。
【符号の説明】
１１、５１ 半導体基板
１２、５２ 素子分離膜
１３、５３ トンネル酸化膜
１４、５４ 第１ポリシリコン層
１５、５５ 誘電体膜
１６、５６ 第２ポリシリコン層
１７，５７ タングステンシリサイド層
１８、５８ 反射防止膜
１９、５９ コントロールゲートマスクパターン
２０ａ、６０ａ ソース
２０ｂ、６０ｂ ドレイン
１００ エッチング損傷領域
２００ ポリマー
【発明の属する技術分野】
本発明は、フラッシュメモリセルの製造方法に関し、特に、コントロールゲートとフローティングゲートを形成するためのエッチング工程時にスタックゲートの側壁にエッチング損傷が発生することを防止するためのフラッシュメモリセルの製造方法に関する。
【０００２】
【従来の技術】
一般に、フラッシュメモリセルは、トンネル酸化膜、第１ポリシリコン層からなるフローティングゲート、誘電体膜、第２ポリシリコン層からなるコントロールゲート、及びタングステンシリサイド層が積層された構造を有し、トンネル酸化膜の両側にはソース及びドレインが備えられる。
【０００３】
前記構造を有するフラッシュメモリセルは、エッチング工程によってタングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングした後、自己整列エッチング(Self-Aligned Etch；ＳＡＥ)工程で第１ポリシリコン層及びトンネル酸化膜をパターニングすることにより形成される。
【０００４】
この際、自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をパターニングする過程において、上部層の誘電体膜、第２ポリシリコン層及びタングステンシリサイド層のエッチングプロファイル(Profile)とエッチングガスのＣｌ２によってタングステンシリサイド層の側壁にエッチング損傷が発生する。
【０００５】
以下、添付図に基づいて従来の技術に係るフラッシュメモリセルの製造方法を説明する。
【０００６】
図１はフラッシュメモリセルのレイアウト図である。図２及び図３は図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。図４〜図６は図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【０００７】
図１、図２（ａ）及び図４を参照すると、半導体基板１１の素子分離領域に素子分離膜１２を形成した後、素子分離膜１２の形成されていない半導体基板１１の表面にトンネル酸化膜１３を形成する。その後、全体上部にフローティングゲートを形成するための第１ポリシリコン１４を形成する。
【０００８】
図１及び図２（ｂ）を参照すると、エッチング工程によって素子分離膜１２上の第１ポリシリコン層１４を除去して電気的にそれぞれ分離する。
【０００９】
図１、図２（ｃ）及び図５（ａ）を参照すると、全体上部に誘電体膜１５、コントロールゲート用第２ポリシリコン層１６、タングステンシリサイド層１７及び反射防止膜１８を順次形成する。タングステンシリサイド層１７はコントロールゲートの接続抵抗を減らすために形成され、反射防止膜１８は窒化物からなり、後続エッチング工程時にパターニング特性を向上させるために形成される。その後、反射防止膜１８上にはフォトレジストまたはハードマスクからなるコントロールゲートマスクパターン１９を形成する。
【００１０】
図１及び図５（ｂ）を参照すると、コントロールゲートマスクパターン１９によって露出された領域の反射防止膜１８、タングステンシリサイド層１７、第２ポリシリコン層１６及び誘電体膜１５をエッチング工程で除去する。これにより、第２ポリシリコン層１６及びタングステンシリサイド層１７からなるコントロールゲートが形成され、エッチング工程の実施された領域には第１ポリシリコン層１４が露出される。
【００１１】
エッチング工程によってコントロールゲートが形成された後は、コントロールゲートドライエッチング時に発生したポリマーと酸化物(Oxide)系列のパーティクル(particle)を除去するために３００：１〜１００：１のＢＯＥを用いて洗浄工程を行う。
【００１２】
図１、図３及び図６（ａ）を参照すると、自己整列エッチング工程で第１ポリシリコン層１４及びトンネル酸化膜１３をパターニングした後、コントロールゲートマスクパターンを除去する。これにより、第１ポリシリコン層１４からなるフローティングゲートが形成される。
【００１３】
この際、フローティングゲートを形成するための自己整列エッチング工程は、Ｃｌ２／Ｏ２混合ガスを用いたドライエッチング工程で行われる。Ｃｌ２／Ｏ２混合ガスを用いる場合、ポリシリコン層とタングステンシリサイド層のエッチング選択比には１.２：１乃至１.５：１になる。従って、ドライエッチング工程は、ポリシリコン層とタングステンシリサイド層のエッチング選択比を十分確保していない状態で実施される。また、ドライエッチング工程は、洗浄工程によってポリマーまたはパーティクルが除去され且つタングステンシリサイド層１７の側壁が露出された状態で実施されるので、エッチングチャンバーの雰囲気またはエッチング条件によってタングステンシリサイド層１７の側壁にエッチング損傷１００が発生する。
【００１４】
図１及び図６（ｂ）を参照すると、イオン注入工程で第１ポリシリコン層１４の両側にソース２０ａ及びドレイン２０ｂを形成する。ここで、イオン注入工程は窒化膜１８をイオン注入マスクとして用いる自己整列イオン注入工程である。
【００１５】
この際、ソース２０ａは所定の領域の素子分離膜１２を除去した後、素子分離膜１２の除去された領域にも不純物を注入し、コントロールゲートを共有するセルのソースを全て連結させる。これにより、ソース２０ａは共通ソースラインの形態で形成される。
【００１６】
前記工程により、フローティングゲート、コントロールゲート、ソース及びドレインからなるフラッシュメモリセルが製造される。
【００１７】
前述したように、フラッシュメモリセルを製造する過程でコントロールゲートとフローティングゲートを形成するためには、２回のドライエッチング工程と洗浄工程を行う。この際、フローティングゲートを形成するために、ドライエッチング工程時に露出されたタングステンシリサイド層の側壁にはエッチング損傷が発生する。これにより、コントロールゲートの面抵抗Ｒｓが増加し、素子の電気的特性が低下する。
【００１８】
図７（ａ）及び図７（ｂ）はタングステンシリサイド層の側壁にエッチング損傷が発生した状態を示す素子の断面ＳＥＭ（走査型電子顕微鏡）写真であって、図７（ａ）はコントロールゲートマスクパターンをフォトレジストで形成した場合の断面ＳＥＭ写真、図７（ｂ）はコントロールゲートマスクパターンをハードマスクで形成した場合の断面ＳＥＭ写真である。
【００１９】
図７（ａ）及び図７（ｂ）を参照すると、ポリマーまたはパーティクルが除去された後、タングステンシリサイド層の側壁が露出された状態でフローティングゲートを形成するための自己整列エッチング工程が行われるので、コントロールゲートマスクパターンの物質に関係なくタングステンシリサイド層の側壁にエッチング損傷が発生することが分かる。このようなエッチング損傷は常に発生するのではなく、エッチングチャンバの雰囲気またはエッチング条件に応じて発生する。
【００２０】
従って、工程の信頼性が低下するうえ、素子の電気的特性が低下するという問題点が発生する。
【００２１】
【発明が解決しようとする課題】
本発明は、かかる問題点を解決するためのもので、その目的は、エッチング工程でコントロールゲートを形成した後洗浄工程を行う過程において、タングステンシリサイド層の側壁にポリマーを残留させてタングステンシリサイド層の側壁を保護すると同時に、自己整列エッチング工程時にＨＢｒ／Ｏ２混合ガスを用いてタングステンシリサイド層とポリシリコン層のエッチング選択比を十分確保することにより、タングステンシリサイド層の側壁にエッチング損傷が発生することを防止し、工程の信頼性及び素子の電気的特性を向上させることが可能なフラッシュメモリセルの製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層を所定のパターンで形成し、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜を順次形成した後、パターニング工程によってタングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成し、自己整列エッチング工程によって第１ポリシリコン層からなるフローティングゲートを形成するフラッシュメモリセルの製造方法において、パターニング工程を行った後、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させることにより、自己整列エッチング工程時にタングステンシリサイド層の側壁をエッチング損傷から保護することを特徴とする。
【００２３】
【００２４】
本発明の第２実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、パターニング工程で前記反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングし、タングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成する段階と、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させる段階と、自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をエッチングし、第１ポリシリコン層からなるフローティングゲートを形成する段階と、トンネル酸化膜の両側にソース／ドレインを形成する段階とをからなることを特徴とする。
【００２５】
【００２６】
本発明の第３実施例に係るフラッシュメモリセルの製造方法は、トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜をパターニングし、タングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成する段階と、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、前記反射防止膜、タングステンシリサイド層、第２ポリシリコン層及び誘電体膜の側壁にポリマー膜を形成させる段階と、ＨＢｒ／Ｏ２混合ガスを用いた自己整列エッチング工程で第１ポリシリコン層及びトンネル酸化膜をエッチングし、第１ポリシリコン層からなるフローティングゲートを形成する段階と、トンネル酸化膜の両側にソース／ドレインを形成する段階とからなることを特徴とする。
【００２７】
上述したように、本発明は、エッチング工程によってコントロールゲートを形成した後、洗浄工程の工程条件を調節し、或いはフローティングゲートを形成するための自己整列エッチング工程の工程条件を調節し、或いは前記２つの工程条件を同時に調節し、タングステンシリサイド層の側壁にエッチング損傷が発生することを防止することにより、工程の信頼性及びフラッシュメモリセルの電気的特性を向上させることが可能なフラッシュメモリセルの製造方法に関するものである。
【００２８】
【発明の実施の形態】
以下、添付図に基づいて本発明に係るフラッシュメモリセルの製造方法をより詳細に説明する。
【００２９】
図８は本発明に係るフラッシュメモリセルのレイアウト図である。図９及び図10は図８に示したレイアウトをＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。図11〜図14は図８に示したレイアウトをＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【００３０】
図８、図９（ａ）及び図11を参照すると、半導体基板５１の素子分離領域に素子分離膜５２を形成した後、素子分離膜５２が形成されていない半導体基板５１の表面にトンネル酸化膜５３を形成する。その後、全体上部にフローティングゲートを形成するための第１ポリシリコン層５４を形成する。
【００３１】
図８及び図９（ｂ）を参照すると、エッチング工程で素子分離膜５２の上部の第１ポリシリコン層５４を除去して電気的にそれぞれ分離する。
【００３２】
図８、図９（ｃ）及び図12（ａ）を参照すると、全体上部に誘電体膜５５、コントロールゲート用第２ポリシリコン層５６、タングステンシリサイド層５７及び反射防止膜５８を順次形成する。
【００３３】
タングステンシリサイド層５７はコントロールゲートの接触抵抗を減らすために形成し、反射防止膜５８は窒化物からなり、後続のエッチング工程時にパターニング特性を向上させるために形成する。その後、反射防止膜５８上にはフォトレジストまたはハードマスクからなるコントロールゲートマスクパターン５９を形成する。
【００３４】
図８及び図12（ｂ）を参照すると、コントロールゲートマスクパターン５９によって露出された領域の反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５をエッチング工程で除去する。これにより、第２ポリシリコン層５６及びタングステンシリサイド層５７からなるコントロールゲートが形成され、エッチング工程の行われた領域には第１ポリシリコン層５４が露出される。
【００３５】
この際、エッチング工程はＲＩＥ（reactive ion etching；反応性イオンエッチング）タイプのエッチング装備またはＭＥＲＩＥ（magnetically enhanced reactive ion etching）タイプのエッチング装備で行う。
【００３６】
図８及び図13（ａ）を参照すると、エッチング工程によってコントロールゲートが形成された後は、コントロールゲートドライエッチング時に発生した酸化物(Oxide)系列のパーティクルを除去するために洗浄工程を行う。
【００３７】
前記洗浄工程は、多槽式(Multi Bath Type)の洗浄装置でＢ洗浄（ＣＬＮ Ｂ）で実施し、或いはＢ洗浄及びＮ洗浄（ＣＬＮ Ｎ）が同時に行われるＢＮ洗浄（ＣＬＮ ＢＮ）で実施する。通常、Ｂ洗浄はPiraha洗浄(Piraha Cleaning)、ＳＰＭまたはＤ洗浄（ＣＬＮ Ｄ）とも称し、質量の大きい有機物不純物(Heavy Organic Impurity)を除去するために実施する。Ｂ洗浄は１００℃以上、且つ１３０℃以下の温度でＨ２ＳＯ４とＨ２Ｏ２が３：１〜４：１で混合された溶液を用いて実施し、主反応は有機物との脱水素反応及び酸化反応からなる。Ｎ洗浄はＳＣ(Standard Cleaning)−１、ＡＭＰ洗浄とも称し、パーティクルまたは軽い有機物不純物を除去するために実施する。Ｎ洗浄はＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏが１：１：５乃至１：４：２０で混合された溶液を用いて実施する。
【００３８】
また、前記洗浄工程は、洗浄特性を向上させるために、多槽式の洗浄装置で洗浄溶液入りの洗浄槽に約１０ＭＨｚの高周波を印加してパーティクルを容易に除去することが可能なメガソニックオン(Mega Sonic On)、または洗浄槽を振ることによりパーティクルを容易に除去することが可能なロッキング(rocking)を適用して実施することができる。
【００３９】
ここで、洗浄工程をＢＮ洗浄で実施することにより、パーティクルは除去されるが、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁にはポリマー（膜）２００が残留する。これにより、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁はポリマー（膜）２００によって露出されない。
【００４０】
この際、感光膜ＤＩＣＤ(Developed Inspection Critical Dimension)より伝導膜ＦＩＣＤ(Final Inspection Critical Dimension)が１５％以上、且つ２５％以下程度大きくなるゲインプロセス(Gain Process)に前記洗浄工程を適用する場合、洗浄工程によって残留したポリマー（膜）２００を用いてタングステンシリサイド層５７の側壁を保護する効果はさらに大きくなる。前記ＤＩＣＤは感光膜をパターニングした後測定したＣＤを示し、ＦＩＣＤはドライエッチング工程と後処理工程を行った後測定したＣＤを示す。
【００４１】
図８、図10及び図13（ｂ）を参照すると、自己整列エッチング工程で第１ポリシリコン層５４及びトンネル酸化膜５３をパターニングした後、コントロールゲートマスクパターンを除去する。
【００４２】
この際、フローティングゲートを形成するための自己整列エッチング工程は、１００Ｗ以上、且つ５０００Ｗ以下のバイアスパワー(Bias Power)が印加された状態でＨＢｒ／Ｏ２が５０：１〜１００：１の比率で混合されたガスを用いたドライエッチング工程で行われる。この際、プラズマの安定化のために、５０sccm以上、且つ２００sccm以下のＨｅガスを添加ガス(Additive Gas)として供給する。これにより、自己整列エッチング工程時にＨＢｒ／Ｏ２混合ガスを用いる場合、ポリシリコン層とタングステンシリサイド層のエッチング選択比は１００：１乃至３００：１になる。このように、ポリシリコン層とタングステン層のエッチング選択比を十分確保することにより、自己整列エッチング工程時にタングステンシリサイド層５７の側壁がエッチングされることを最大限抑制することができる。
【００４３】
また、洗浄工程によってパーティクルが除去され、反射防止膜５８、タングステンシリサイド層５７、第２ポリシリコン層５６及び誘電体膜５５の側壁にポリマー（膜）２００が残留した状態でドライエッチング工程が行われるので、ポリマー（膜）２００によってタングステンシリサイド層５７の側壁が保護されてエッチング損傷の発生を防止することができる。
【００４４】
第１ポリシリコン層５４の自己整列エッチング工程が完了すると、ポリマーを除去する。これにより、第１ポリシリコン層５４からなるフローティングゲートが形成される。
【００４５】
図12（ｂ）及び図13（ｂ）で説明したエッチング工程及び自己整列エッチング工程は、ＷＡＣ(Waferless Auto Plasma Cleaning)プロセスを適用したチャンバーで実施する。ＷＡＣプロセスはドライエッチング装備のチャンバー内部に蒸着されたポリマーをドライエッチング条件で除去してチャンバーのＰＭ(Periodic Maintenance)周期を向上させる。ここで、ＰＭとは、ドライエッチング装備のチャンバー内壁に蒸着されたポリマーを除去するためにウェットエッチングでチャンバー内部を洗浄することをいう。
【００４６】
図８及び図14を参照すると、イオン注入工程で第１ポリシリコン層５４の両側にソース６０ａ及びドレイン６０ｂを形成する（即ち、トンネル酸化膜５３の両側にソース６０ａ及びドレイン６０ｂを形成する）。イオン注入工程は窒化膜５８をイオン注入マスクとして用いる自己整列イオン注入工程で実施する。
【００４７】
この際、ソース６０ａは所定の領域の素子分離膜５２を除去した後、素子分離膜５２の除去された領域にも不純物を注入し、コントロールゲートを共有するセルのソースを全て連結させる。これにより、ソース６０ａは共通ソースラインの形で形成される。
【００４８】
前記工程により、フローティングゲート、コントロールゲート、ソース及びドレインからなるフラッシュメモリセルが製造される。
【００４９】
上述したように、本発明はコントロールゲートを形成するためにドライエッチングを行った後、ＢＯＥ洗浄工程の代りにＢ洗浄工程またはＢＮ洗浄工程を行ってタングステンシリサイド層の側壁にポリマーを残留させることにより、後続の自己整列エッチング工程時にタングステンシリサイド層をエッチング工程から保護する。ＢＯＥ洗浄工程の代りにＢＮ洗浄工程を行う場合、ＨＢｒ／Ｏ２混合ガスでないＣｌ２／Ｏ２混合ガスで自己整列エッチング工程を行っても、図15（ａ）に示すように、ポリマーによってタングステンシリサイド層の側壁が保護されるので、洗浄工程の変更のみで自己整列エッチング工程のマージンを十分確保することができる。実際、自己整列エッチング工程を行った後測定した第１ポリシリコン層のエッチング特性は、洗浄工程の種類に関係なく一定の特性値を有する。一方、自己整列エッチング工程を行った後、ＢＯＥ洗浄工程を行った状態においても測定装備による欠陥測定(Defect Review)結果がほぼ同一である。
【００５０】
また、タングステンシリサイド層の側壁にポリマーの有無に関係なく、自己整列エッチング工程時にＣｌ２／Ｏ２混合ガスの代りにＨＢｒ／Ｏ２混合ガスを用いてポリシリコン層とタングステンシリサイド層のエッチング選択比を十分確保することにより、図15（ｂ）に示すように、タングステンシリサイド層にポリマーが形成されなくても、タングステンシリサイド層の側壁がエッチングされることを防止することができる。
【００５１】
上述したように、本発明は、洗浄工程の工程条件を調節し、或いは自己整列エッチング工程の工程条件を調節してタングステンシリサイド層のエッチングプロファイル特性を向上させることができ、２つの工程条件を全て調節してタングステンシリサイド層のエッチングプロファイル特性をさらに向上させることができる。
【００５２】
【発明の効果】
以上述べたように、本発明は、コントロールゲートのエッチング工程後に実施する洗浄工程の工程条件及び自己整列工程の工程条件を調節し、タングステンシリサイド層の側壁がエッチングされることを防止し、エッチングプロファイル特性を向上させることにより、コントロールゲートの面抵抗が増加することを防止することができる。
【００５３】
また、タングステンシリサイド層のエッチングプロファイル特性を向上させることにより、下部の第２ポリシリコン層及び誘電体膜に損傷が発生することを根本的に遮断して誘電体膜の漏洩特性などの電気的特性を向上させ、収率を増加させて工程の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 フラッシュメモリセルのレイアウト図である。
【図２】 図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図３】 図１に示したレイアウトをＸ−Ｘ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図４】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図５】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図６】 図１に示したレイアウトをＹ−Ｙ′方向に切り取った状態で従来の技術に係るフラッシュメモリセルの製造方法を段階的に説明するために示す断面図である。
【図７】 タングステンシリサイド層の側壁にエッチング損傷が発生した状態を示す素子の断面ＳＥＭ写真である。
【図８】 本発明に係るフラッシュメモリセルのレイアウト図である。
【図９】 図８に示したレイアウト図をＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１０】 図８に示したレイアウト図をＸ−Ｘ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１１】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１２】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１３】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１４】 図８に示したレイアウト図をＹ−Ｙ′方向に切り取った状態で本発明に係るフラッシュメモリセルの製造方法を段階別に説明するために示す断面図である。
【図１５】 タングステンシリサイド層の側壁にエッチング損傷が発生していない状態を示す素子の断面ＳＥＭ写真である。
【符号の説明】
１１、５１ 半導体基板
１２、５２ 素子分離膜
１３、５３ トンネル酸化膜
１４、５４ 第１ポリシリコン層
１５、５５ 誘電体膜
１６、５６ 第２ポリシリコン層
１７，５７ タングステンシリサイド層
１８、５８ 反射防止膜
１９、５９ コントロールゲートマスクパターン
２０ａ、６０ａ ソース
２０ｂ、６０ｂ ドレイン
１００ エッチング損傷領域
２００ ポリマー
Claims (9)
- トンネル酸化膜及び第１ポリシリコン層を所定のパターンで形成し、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜を順次形成した後、パターニング工程によって前記タングステンシリサイド層及び前記第２ポリシリコン層からなるコントロールゲートを形成し、自己整列エッチング工程によって前記第１ポリシリコン層からなるフローティングゲートを形成するフラッシュメモリセルの製造方法において、
前記パターニング工程を行った後、洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、前記反射防止膜、前記タングステンシリサイド層、前記第２ポリシリコン層及び前記誘電体膜の側壁にポリマー膜を形成させることにより、自己整列エッチング工程時に前記タングステンシリサイド層の側壁をエッチング損傷から保護することを特徴とするフラッシュメモリセルの製造方法。 - トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、
パターニング工程で前記反射防止膜、前記タングステンシリサイド層、前記第２ポリシリコン層及び前記誘電体膜をパターニングし、前記タングステンシリサイド層及び第２ポリシリコン層からなるコントロールゲートを形成する段階と、
洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、前記反射防止膜、前記タングステンシリサイド層、前記第２ポリシリコン層及び前記誘電体膜の側壁にポリマー膜を形成させる段階と、
自己整列エッチング工程で前記第１ポリシリコン層及び前記トンネル酸化膜をエッチングし、前記第１ポリシリコン層からなるフローティングゲートを形成する段階と、
前記トンネル酸化膜の両側にソース／ドレインを形成する段階とをからなることを特徴とするフラッシュメモリセルの製造方法。 - トンネル酸化膜及び第１ポリシリコン層が所定のパターンで形成され、全体上部に誘電体膜、第２ポリシリコン層、タングステンシリサイド層、反射防止膜が順次形成された半導体基板を提供する段階と、
パターニング工程で前記反射防止膜、前記タングステンシリサイド層、前記第２ポリシリコン層及び前記誘電体膜をパターニングし、前記タングステンシリサイド層及び前記第２ポリシリコン層からなるコントロールゲートを形成する段階と、
洗浄工程によって酸化物系列のパーティクルを除去し、ポリマーを残留させることにより、前記反射防止膜、前記タングステンシリサイド層、前記第２ポリシリコン層及び前記誘電体膜の側壁にポリマー膜を形成させる段階と、
ＨＢｒ／Ｏ２混合ガスを用いた自己整列エッチング工程で前記第１ポリシリコン層及び前記トンネル酸化膜をエッチングし、前記第１ポリシリコン層からなるフローティングゲートを形成する段階と、
前記トンネル酸化膜の両側にソース／ドレインを形成する段階とからなることを特徴とするフラッシュメモリセルの製造方法。 - 前記パターニング工程は、ＲＩＥタイプのエッチング装備またはＭＥＲＩＥタイプのエッチング装備で実施されることを特徴とする請求項１乃至３のいずれか１項に記載のフラッシュメモリセルの製造方法。
- 前記洗浄工程は、多槽式の洗浄装置でＢ洗浄または前記Ｂ洗浄とＮ洗浄が同時になされるＢＮ洗浄で実施されることを特徴とする請求項１乃至３いずれか１項に記載のフラッシュメモリセルの製造方法。
- 前記Ｂ洗浄は、１００℃以上、且つ１３０℃以下の温度でＨ２ＳＯ４とＨ２Ｏ２が３：１乃至４：１で混合された溶液を用いて実施されることを特徴とする請求項５記載のフラッシュメモリセルの製造方法。
- 前記Ｎ洗浄は、ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏが１：１：５乃至１：４：２０で混合された溶液を用いて実施されることを特徴とする請求項５記載のフラッシュメモリセルの製造方法。
- 前記洗浄工程は、前記多槽式の洗浄装置で洗浄溶液入りの洗浄槽に１０ＭＨｚの高周波を印加するメガソニックオン、または洗浄槽を揺り動かすロッキングを適用して洗浄特性を向上させることを特徴とする請求項５記載のフラッシュメモリセルの製造方法。
- 前記洗浄工程は、感光膜ＤＩＣＤより伝導膜ＦＩＣＤが１５％以上、且つ２５％以下に大きくなるゲインプロセスに適用してポリマーの残留特性を向上させることを特徴とする請求項５記載のフラッシュメモリセルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083499A KR100426486B1 (ko) | 2001-12-22 | 2001-12-22 | 플래시 메모리 셀의 제조 방법 |
| KR2001-83499 | 2001-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218247A JP2003218247A (ja) | 2003-07-31 |
| JP4337970B2 true JP4337970B2 (ja) | 2009-09-30 |
Family
ID=19717467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351129A Expired - Fee Related JP4337970B2 (ja) | 2001-12-22 | 2002-12-03 | フラッシュメモリセルの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6852595B2 (ja) |
| JP (1) | JP4337970B2 (ja) |
| KR (1) | KR100426486B1 (ja) |
| DE (1) | DE10256978B4 (ja) |
| TW (1) | TWI240998B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101004809B1 (ko) * | 2003-09-30 | 2011-01-04 | 매그나칩 반도체 유한회사 | 복합 반도체 메모리장치의 게이트 절연막 제조 방법 |
| US6955964B2 (en) * | 2003-11-05 | 2005-10-18 | Promos Technologies, Inc. | Formation of a double gate structure |
| KR100701687B1 (ko) * | 2003-12-23 | 2007-03-29 | 주식회사 하이닉스반도체 | 게이트전극 식각방법 |
| KR100616193B1 (ko) * | 2004-09-15 | 2006-08-25 | 에스티마이크로일렉트로닉스 엔.브이. | 비휘발성 메모리 소자의 게이트 전극 형성방법 |
| KR100639460B1 (ko) * | 2004-12-30 | 2006-10-26 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 게이트 형성 방법 |
| KR100661186B1 (ko) * | 2005-03-23 | 2006-12-22 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100800379B1 (ko) * | 2006-08-29 | 2008-02-01 | 삼성전자주식회사 | 비휘발성 메모리 소자의 게이트 제조방법 |
| KR100816727B1 (ko) * | 2006-09-20 | 2008-03-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 제조방법 |
| KR100953021B1 (ko) * | 2008-04-07 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
| KR100981530B1 (ko) * | 2008-05-26 | 2010-09-10 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
| US20110207311A1 (en) * | 2010-02-25 | 2011-08-25 | Hynix Semiconductor Inc. | Method of Manufacturing Semiconductor Device |
| JP6504755B2 (ja) * | 2014-06-25 | 2019-04-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| CN110085551B (zh) * | 2018-01-25 | 2021-05-25 | 长鑫存储技术有限公司 | 存储元件的位线的制作过程、存储元件及其制作方法 |
| CN115274676B (zh) * | 2022-09-29 | 2022-12-13 | 广州粤芯半导体技术有限公司 | 一种闪存结构及其制作方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4118649A (en) * | 1977-05-25 | 1978-10-03 | Rca Corporation | Transducer assembly for megasonic cleaning |
| US4528066A (en) | 1984-07-06 | 1985-07-09 | Ibm Corporation | Selective anisotropic reactive ion etching process for polysilicide composite structures |
| US4775642A (en) * | 1987-02-02 | 1988-10-04 | Motorola, Inc. | Modified source/drain implants in a double-poly non-volatile memory process |
| JPH0350824A (ja) | 1989-07-19 | 1991-03-05 | Sony Corp | ドライエッチング方法 |
| JPH05326479A (ja) * | 1992-03-24 | 1993-12-10 | Mitsubishi Materials Corp | 半導体ウェーハ |
| US5644153A (en) | 1995-10-31 | 1997-07-01 | Micron Technology, Inc. | Method for etching nitride features in integrated circuit construction |
| EP0784336A3 (en) * | 1995-12-15 | 1998-05-13 | Texas Instruments Incorporated | Improvements in or relating to the fabrication and processing of semiconductor devices |
| JPH09330987A (ja) * | 1996-06-07 | 1997-12-22 | Sony Corp | 半導体装置の製造方法 |
| JP3750231B2 (ja) * | 1996-11-20 | 2006-03-01 | ソニー株式会社 | 積層配線の形成方法 |
| KR100223769B1 (ko) * | 1996-12-24 | 1999-10-15 | 김영환 | 메모리 소자의 유전막 형성 방법 |
| KR100246776B1 (ko) * | 1996-12-27 | 2000-03-15 | 김영환 | 반도체 소자의 산화막 형성방법 |
| JP3176311B2 (ja) * | 1997-03-31 | 2001-06-18 | 日本電気株式会社 | シリコン層のエッチング方法 |
| US5856239A (en) | 1997-05-02 | 1999-01-05 | National Semiconductor Corporaton | Tungsten silicide/ tungsten polycide anisotropic dry etch process |
| US6001688A (en) * | 1997-12-08 | 1999-12-14 | Advanced Micro Devices, Inc. | Method of eliminating poly stringer in a memory device |
| US6103596A (en) | 1998-02-19 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Process for etching a silicon nitride hardmask mask with zero etch bias |
| US5981339A (en) * | 1998-03-20 | 1999-11-09 | Advanced Micro Devices, Inc. | Narrower erase distribution for flash memory by smaller poly grain size |
| US6040248A (en) | 1998-06-24 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | Chemistry for etching organic low-k materials |
| US6159860A (en) | 1998-07-17 | 2000-12-12 | Advanced Micro Devices, Inc. | Method for etching layers on a semiconductor wafer in a single etching chamber |
| US6265294B1 (en) | 1999-08-12 | 2001-07-24 | Advanced Micro Devices, Inc. | Integrated circuit having double bottom anti-reflective coating layer |
-
2001
- 2001-12-22 KR KR10-2001-0083499A patent/KR100426486B1/ko not_active IP Right Cessation
-
2002
- 2002-11-11 TW TW091133013A patent/TWI240998B/zh not_active IP Right Cessation
- 2002-12-03 JP JP2002351129A patent/JP4337970B2/ja not_active Expired - Fee Related
- 2002-12-05 DE DE10256978A patent/DE10256978B4/de not_active Expired - Fee Related
- 2002-12-05 US US10/310,387 patent/US6852595B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6852595B2 (en) | 2005-02-08 |
| TWI240998B (en) | 2005-10-01 |
| US20030134472A1 (en) | 2003-07-17 |
| DE10256978B4 (de) | 2011-06-09 |
| KR100426486B1 (ko) | 2004-04-14 |
| JP2003218247A (ja) | 2003-07-31 |
| DE10256978A1 (de) | 2003-07-17 |
| KR20030053320A (ko) | 2003-06-28 |
| TW200408070A (en) | 2004-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532503B1 (ko) | 쉘로우 트렌치 소자 분리막의 형성 방법 | |
| US7314792B2 (en) | Method for fabricating transistor of semiconductor device | |
| JP4282616B2 (ja) | 半導体装置の製造方法 | |
| US7297593B2 (en) | Method of manufacturing a floating gate of a flash memory device | |
| JP4337970B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP2006013506A (ja) | シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| JP5131804B2 (ja) | フラッシュメモリ素子の製造方法 | |
| KR20090036876A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 | |
| JP2005175420A (ja) | Ｎａｎｄフラッシュ素子の製造方法 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| US20060154439A1 (en) | Method of fabricating semiconductor device | |
| KR100466190B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP2005317736A (ja) | 半導体装置の製造方法 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR101024252B1 (ko) | 반도체소자 제조 방법 | |
| JPH08107105A (ja) | シリコン系材料層のパターニング方法 | |
| KR0172513B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100772553B1 (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR101204662B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100869358B1 (ko) | 반도체소자 제조방법 | |
| KR20030056114A (ko) | 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법 | |
| KR20050003537A (ko) | 플래시 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070925 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |