JP4063567B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4063567B2 JP4063567B2 JP2002085673A JP2002085673A JP4063567B2 JP 4063567 B2 JP4063567 B2 JP 4063567B2 JP 2002085673 A JP2002085673 A JP 2002085673A JP 2002085673 A JP2002085673 A JP 2002085673A JP 4063567 B2 JP4063567 B2 JP 4063567B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate electrode
- insulating film
- gate insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にオーバラップするゲート電極およびゲート絶縁膜の構造とその形成方法に関する。
【０００２】
【従来の技術】
半導体装置は、その高集積化あるいは高密度化と共に、その多機能化あるいは高機能化が種々に検討されている。このような半導体装置は、主にメモりデバイス、ロジックデバイスあるいはアナログデバイスがそれぞれ混載して構成される。そして、近年では、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）のような固体撮像素子を混載する半導体装置も検討され始めた。
【０００３】
このＣＣＤで構成される電荷の転送部には、通常、２層のゲート電極でもってＮＭＯＳ構造のトランジスタが形成される。ここで、第１層のゲート電極と第２層のゲート電極の一部は、絶縁膜を挟んで積層するように形成される。すなわち、２層のゲート電極は互いにオーバラップするように設けられる。このような構造にすることで、電荷の転送効率が向上することになる。
【０００４】
以下、図面を参照して、上述したような２層のゲート電極の形成について概略説明する。図６は、第１のゲート電極および第２のゲート電極の製造工程順の略断面図である。
【０００５】
図６（ａ）に示すように、シリコン基板１０１表面に第１のゲート絶縁膜１０２を熱酸化で形成する。ここで、第１のゲート絶縁膜の膜厚は１００ｎｍ程度である。そして、リン不純物を含有する多結晶シリコン膜を化学気相成長（ＣＶＤ）法で堆積させる。公知のリソグラフィ技術とドライエッチング技術とで上記多結晶シリコン膜を加工し、第１のゲート電極１０３を形成する。なお、上記リン不純物を含有する多結晶シリコン膜の形成では、初めにノンドープの多結晶シリコン膜を成膜しその後にリンの熱拡散を行って形成してもよい。
【０００６】
次に、図６（ｂ）に示すように、希フッ酸溶液を用いたウェットエッチングにより、第１のゲート電極１０３の下部以外にあるシリコン基板１０１上に残存していた絶縁膜を除去する。上記ウェットエッチング工程で、第１のゲート電極１０３端部の第１のゲート絶縁膜１０２は等方的なエッチイングを受けてその領域にアンダーカット１０４が生じる。
【０００７】
次に、酸化雰囲気中、例えば、Ｈ２ Ｏ雰囲気中での熱酸化を施す。この熱酸化で、図６（ｃ）に示すようにシリコン基板１０１表面に膜厚が１００ｎｍ程度の第２のゲート絶縁膜１０５を形成する。同時に、第１のゲート電極１０３表面も酸化され、その領域に側面酸化膜１０６が形成されることになる。
【０００８】
しかし、従来の熱酸化では、上記側面酸化膜１０６はオーバーハング形状になる。そして、第１のゲート電極１０３の端部において酸化膜窪み１０７が形成されることになる。
【０００９】
次に、全面にＣＶＤ法で再度リン不純物を含有する多結晶シリコン膜を成膜させる。そして、第１のゲート電極１０３と同様に上記多結晶シリコン膜を加工し第２のゲート電極１０８を形成する。
【００１０】
このようにして、図６（ｄ）に示すように、シリコン基板１０１上に第１のゲート絶縁膜１０２を介して第１のゲート電極１０３を形成し、第２のゲート絶縁膜１０５を介して第２のゲート電極１０８を形成する。しかし、従来の技術では、図６（ｃ）で説明した酸化膜窪み１０７領域にシリコン残り１０９が形成されることになる。
【００１１】
【発明が解決しようとする課題】
従来の技術では、図６（ｄ）に説明したように、シリコン残り１０９が第１のゲート電極１０３の端部に沿って形成されるようになる。このようなシリコン残り１０９が発生すると、以降の半導体装置の製造工程で剥離し導電性のある長大なパーティクルとなってしまう。そして、半導体装置の製造歩留まりを大幅に低下させることがある。更に、場合によっては、このシリコン残り１０９が複数の第２のゲート電極１０８間を短絡し、半導体装置の動作不良を引き起こす。
【００１２】
そこで、第２のゲート電極１０８を形成後に、等方的なエッチングを追加して上記シリコン残り１０９を除去する必要がある。しかし、このような追加エッチングでは、上記第２のゲート電極１０８も追加エッチングされ、第２のゲート電極１０８のゲート寸法が変動することになる。このために、ゲート寸法が微細になってくると上記の追加エッチングの手法は使用できない。
【００１３】
また、従来の技術では、図６（ｃ）に示すように、第１のゲート電極１０３の端部でその断面形状が変形し上部に反り上がるような形状になる。このような変形は、上述したＣＣＤでの電荷の転送効率を大幅に低下させるようになる。
【００１４】
本発明の目的は、互いにオーバラップするゲート電極を高精度に形成し上述した問題を全て解決することにある。そして、本発明の他の目的は、マルチオキサイド膜を簡便な方法で形成し、半導体装置の多機能化および高機能化を容易にすることにある。
【００１５】
【課題を解決するための手段】
そこで、本発明の半導体装置では、半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、前記半導体基板表面および第１のゲート電極表面の熱酸化で形成する第１酸化膜とＣＶＤ法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極が形成されている。
【００１６】
あるいは、本発明の半導体装置の製造方法は、半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、露出した前記半導体基板表面と前記第１のゲート電極表面を熱酸化し第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極を形成する工程とを含む。
【００１７】
あるいは、本発明の半導体装置の製造方法は、半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、露出した前記半導体基板表面と前記第１のゲート電極表面を熱酸化し第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、前記半導体基板上の所定の領域において前記第２のゲート絶縁膜を選択的に除去する工程と、全面を酸素ガスで熱処理し、露出した前記半導体基板表面に第３のゲート絶縁膜を形成する工程と、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップし前記第２のゲート絶縁膜を被覆する第２のゲート電極を形成すると同時に前記第３のゲート絶縁膜を被覆する第３のゲート電極を形成する工程とを含む。
【００１８】
ここで、前記第１酸化膜は、酸素の活性種による熱酸化で形成される。あるいは、前記第２酸化膜は、シランと亜酸化窒素とを反応ガスに含んだ減圧ＣＶＤで成膜したＨＴＯ膜である。
【００１９】
本発明では、第１酸化膜は第１のゲート電極表面に一様に形成される。また、第２酸化膜の被覆性は非常に高く、その断面形状はコンフォーマルになる。このために、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになる。そして、マルチオキサイド膜が簡便に形成でき、半導体装置の多機能化および高機能化が容易になる。
【００２０】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図１と図２に基づいて説明する。ここで、図１と図２は、本発明の場合の、互いにオーバラップする第１のゲート電極および第２のゲート電極および第２のゲート絶縁膜の製造工程順の断面図である。
【００２１】
図１（ａ）に示すように、従来の技術と同様に、シリコン基板１表面に膜厚が１００ｎｍ程度の第１のゲート絶縁膜２を熱酸化法で形成する。そして、Ｎ型不純物（リン、ヒ素）を含有する多結晶シリコン膜をＣＶＤ法で堆積させ、公知のリソグラフィ技術とドライエッチング技術とで上記多結晶シリコン膜を加工し、第１のゲート電極３を形成する。ここで、第１のゲート電極３に含まれる不純物濃度は１０１９〜１０２０原子／ｃｍ３ 程度である。なお、上記Ｎ型不純物を含有する多結晶シリコン膜の形成では、初めにノンドープの多結晶シリコン膜を成膜しその後にＮ型不純物の熱拡散を行って形成してもよい。
【００２２】
次に、図１（ｂ）に示すように、希フッ酸溶液を用いたウェットエッチングにより、第１のゲート電極３の下部以外にあるシリコン基板１上に残存していた絶縁膜を除去する。上記ウェットエッチング工程で、第１のゲート電極３端部の第１のゲート絶縁膜２は等方的なエッチイングを受けてその領域にアンダーカット４が生じる。
【００２３】
次に、酸化雰囲気中、例えば、ラジカル酸素の雰囲気中での熱酸化を施す。この熱酸化で第１酸化膜を形成する。すなわち、図１（ｃ）に示すようにシリコン基板１表面に膜厚が１０ｎｍ程度シリコン酸化膜で下地絶縁膜５を形成する。この熱酸化では同時に、第１のゲート電極３表面も酸化され、その領域に側面酸化膜６が形成されることになる。ここで、第１のゲート電極３中には高濃度のＮ型不純物が含まれるために、上記熱酸化で形成される側面酸化膜６の膜厚は２０ｎｍ程度に厚くなる。
【００２４】
上記のような熱酸化では、図１（ｃ）に示すような窪み７が形成される。しかし、この場合には、第１のゲート電極３の側面は一様に酸化される。これについては図４と図５に基づいて詳細に説明する。このために、上記窪み７の空洞幅は６０ｎｍ程度と一様になる。
【００２５】
次に、図２（ａ）に示すように、減圧ＣＶＤ法で全面に膜厚が９０ｎｍ程度のシリコン酸化膜を成膜し第２酸化膜を形成する。すなわち、下地絶縁膜５、側面酸化膜６上および窪み７を充填するように堆積絶縁膜８を形成する。この堆積絶縁膜８と下地絶縁膜５とで第２のゲート絶縁膜９が形成される。
【００２６】
この減圧ＣＶＤの特徴は、成膜温度が６００〜７００℃と通常のＣＶＤ法の場合より高く、反応ガスとしてシラン（ＳｉＨ４ ）と亜酸化窒素（Ｎ２ Ｏ）ガスを用いる点にある。以下、このようにして形成するシリコン酸化膜をＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜という。このＨＴＯ膜は被覆性に優れているために、上述した窪み７は完全にＨＴＯ膜で埋め込まれるようになる。また、ＨＴＯ膜は均一に形成されるために、上記堆積絶縁膜８は、第１のゲート電極３表面において、従来の技術で述べたようなオーバーハング形状にはならないでコンフォーマル形状になる。
【００２７】
次に、全面にＣＶＤ法で再度Ｎ型不純物を含有する多結晶シリコン膜を成膜させる。そして、図２（ｂ）に示すように、第１のゲート電極３と同様に上記多結晶シリコン膜を加工し第２のゲート電極１０を形成する。
【００２８】
このようにして、図２（ｂ）に示すように、シリコン基板１上に第１のゲート絶縁膜２を介して第１のゲート電極３を形成し、下地絶縁膜５と堆積絶縁膜８で成る第２のゲート絶縁膜９を介して第２のゲート電極１０を形成する。
【００２９】
次に、上述したラジカル酸素の雰囲気中での熱酸化について図３と図４に基づき説明する。この中で、本発明の効果も説明する。図３は、上述した図１（ｃ）と図２（ａ）に対応する断面図である。図４は、従来の熱酸化の場合を説明するための断面図である。
【００３０】
図３（ａ）に示すように、シリコン基板１表面および第１のゲート電極３表面をラジカル酸素の雰囲気で熱酸化すると、第１のゲート電極３表面の酸化は一様に進行する。このために、上記窪み７においてその空洞幅は一様になる。
【００３１】
これに対して、従来の技術で述べたような通常のＨ２ ＯあるいはＯ２ 雰囲気で上記熱酸化を行うと、図４（ａ）に示すように、第１のゲート電極３表面は一様に酸化されなくなる。このために、側面酸化膜６において第１のゲート電極３の角部の膜厚が局所的に厚くなり、凸部１１，１１ａが形成される。そして、上述した窪み７ａの断面形状が一様でなくなる。
【００３２】
従来の技術では、第１のゲート電極３のように矩形に加工した被酸化物を熱酸化すると、成長する酸化膜には熱応力が生成する。この熱応力が引っ張り応力であると、酸化膜中を熱拡散で動く酸化剤の反応界面への供給量は増加し、その領域の酸化が局所的に増速される。このために上述した凸部１１，１１ａが形成される。なお、熱応力が圧縮応力であると、逆に酸化は減速することになる。
【００３３】
これに対して、本発明のようにラジカル酸素の雰囲気で熱酸化を行うと、上述した熱応力の影響が大幅に低減する。このために一様な側面酸化膜６が第１のゲート電極３の側面に形成できるようになる。本発明では、ラジカル酸素の他に酸素の活性種であればよい。ここで、酸素の活性種とは酸素が励起状態になっているもので、酸素のイオン、酸素の中性ラジカルである。このような酸素の活性種は、酸素をプラズマ励起する、水素と酸素とを減圧下で反応させる、オゾンを熱分解させる等で形成できる。
【００３４】
そして、図３（ｂ）に示すように、上述したＨＴＯ膜で堆積絶縁膜８を下地絶縁膜５および側面酸化膜６を覆うように全面に形成すると、一様に形成された上記窪み７は完全に埋め込まれる。このようにして、第１のゲート電極３表面において、従来の技術で述べたようなオーバーハング形状にはならないでコンフォーマル形状になる。
【００３５】
これに対して、図４で示したような従来の場合には、本発明と同様にＨＴＯ膜でもって全面に堆積絶縁膜８を形成しても、第１のゲート電極３の角部に形成した凸部１１の影響が残り、図４（ｂ）に示すように、この領域において堆積絶縁膜８はオーバーハング形状になる。また、窪み７ａは完全には埋め込まれずにボイド１２が形成されることになる。このような、オーバーハング形状は、従来の技術で説明したのと同じ問題を生じさせる。そして、上記ボイド１２はＭＯＳＦＥＴの信頼性を低下させる。
【００３６】
このようにして、本発明においては、従来の技術の場合のような導電性のある長大なパーティクル発生は無くなり、複数の第２のゲート電極１０間の短絡も皆無になる。そして、半導体装置の製造歩留まりが大幅に向上する。また、第２のゲート電極１０の追加エッチングは全く不要であり、ゲート寸法の微細化が可能になる。そして、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになる。
【００３７】
次に、本発明の第２の実施の形態について図５に基づいて説明する。図５はマルチオキサイド膜を形成する場合を説明するゲート電極部の断面図である。
【００３８】
半導体装置のＣＣＤによる転送部を形成するために、図５（ａ）に示すように、第１の実施の形態と同様に、シリコン基板１上に第１のゲート絶縁膜２を介して第１のゲート電極３を形成する。そして、シリコン基板１の表面および第１のゲート電極３表面をラジカル酸素の雰囲気で熱酸化し、下地絶縁膜５および側面酸化膜６を形成する。
【００３９】
そして、上述したＨＴＯ膜で堆積絶縁膜８を下地絶縁膜５および側面酸化膜６を覆うように全面に形成し、一様に形成された上記窪み７を完全に充填させる。このようにして、第２のゲート絶縁膜９を形成する。
【００４０】
このようにした後、例えば、図５（ｂ）に示すように、半導体装置のオペアンプ回路を形成する領域において、シリコン基板１上の上記下地絶縁膜５と堆積絶縁膜８を公知の選択エッチング技術で除去する。
【００４１】
次に、シリコン基板１上の全面を酸素雰囲気で熱酸化する。この熱酸化により、図５（ｂ）に示すように第３のゲート絶縁膜１３を形成する。ここで、第３のゲート絶縁膜１３は、膜厚が３０ｎｍ程度のシリコン酸化膜である。
【００４２】
上記の熱酸化において、図５（ａ）で説明した上記転送部の第２のゲート絶縁膜９の膜厚は変化しない。これは、第２ゲート絶縁膜９の膜厚が実効的には１００ｎｍ程度と厚いからである。そして、図５に示すように、第２のゲート電極１０と第３のゲート電極１４とを同一の工程で形成する。
【００４３】
このようにして、本発明では、半導体装置のＭＯＳＦＥＴを構成するマルチオキサイド膜、すなわち、互いに膜厚あるいは膜質の異なる、第１のゲート絶縁膜２、第２のゲート絶縁膜９および第３のゲート絶縁膜１３を半導体基板上に容易に形成できる。このように、マルチオキサイド膜が簡便に形成でき、半導体装置の多機能化および高機能化が容易になる。
【００４４】
上記の実施の形態では、第１酸化膜を酸素の活性種の雰囲気中で形成した。本発明はこれに限定されない。第１酸化膜を通常の酸素雰囲気中で形成してもよい。しかし、この場合には側面酸化膜６の膜厚を１０ｎｍ以下になるようにする必要がある。ここで、側面酸化膜６の膜厚が厚くなると、その膜厚の一様性が悪くなるからである。
【００４５】
また、上記の実施の形態では、一部でオーバラップする第１のゲート電極と第２のゲート電極とでＣＣＤの転送部を形成した。本発明はこれに限定されない。これらのゲート電極を有するＭＯＳＦＥＴでもってメモリデバイスあるいはロジックデバイスを形成する場合でも本発明は同様に適用できる。
【００４６】
本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【００４７】
【発明の効果】
以上に説明したように、本発明では、半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、上記半導体基板表面および第１のゲート電極表面の熱酸化法で形成する第１酸化膜とＣＶＤ法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、上記第１酸化膜と第２酸化膜を介して上記第１のゲート電極にオーバラップする第２のゲート電極が形成される。ここで、第１酸化膜は、酸素の活性種雰囲気で熱酸化で形成され、第２酸化膜はＨＴＯ膜で形成される。
【００４８】
このようにして、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになり、半導体基板上にマルチオキサイド膜が簡便に形成できるようになる。そして、半導体装置の多機能化および高機能化が促進されるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための互いにオーバラップするゲート電極の製造工程順の断面図である。
【図２】上記続きの製造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための第２のゲート絶縁膜の形成方法を説明する断面図である。
【図４】従来の技術との比較のための第２のゲート絶縁膜の形成方法を説明する断面図である。
【図５】本発明のマルチオキサイド膜形成を説明するための断面図である。
【図６】従来の技術を説明するための互いにオーバラップするゲート電極の製造工程順の断面図である。
【符号の説明】
１，１０１ シリコン基板
２，１０２ 第１のゲート絶縁膜
３，１０３ 第１のゲート電極
４，１０４ アンダーカット
５ 下地絶縁膜
６，１０６ 側面酸化膜
７，７ａ 窪み
８ 堆積絶縁膜
９，１０５ 第２のゲート絶縁膜
１０，１０８ 第２のゲート電極
１１，１１ａ 凸部
１２ ボイド
１３ 第３のゲート絶縁膜
１４ 第３のゲート電極
１０７ 酸化膜窪み
１０９ シリコン残り
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にオーバラップするゲート電極およびゲート絶縁膜の構造とその形成方法に関する。
【０００２】
【従来の技術】
半導体装置は、その高集積化あるいは高密度化と共に、その多機能化あるいは高機能化が種々に検討されている。このような半導体装置は、主にメモりデバイス、ロジックデバイスあるいはアナログデバイスがそれぞれ混載して構成される。そして、近年では、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）のような固体撮像素子を混載する半導体装置も検討され始めた。
【０００３】
このＣＣＤで構成される電荷の転送部には、通常、２層のゲート電極でもってＮＭＯＳ構造のトランジスタが形成される。ここで、第１層のゲート電極と第２層のゲート電極の一部は、絶縁膜を挟んで積層するように形成される。すなわち、２層のゲート電極は互いにオーバラップするように設けられる。このような構造にすることで、電荷の転送効率が向上することになる。
【０００４】
以下、図面を参照して、上述したような２層のゲート電極の形成について概略説明する。図６は、第１のゲート電極および第２のゲート電極の製造工程順の略断面図である。
【０００５】
図６（ａ）に示すように、シリコン基板１０１表面に第１のゲート絶縁膜１０２を熱酸化で形成する。ここで、第１のゲート絶縁膜の膜厚は１００ｎｍ程度である。そして、リン不純物を含有する多結晶シリコン膜を化学気相成長（ＣＶＤ）法で堆積させる。公知のリソグラフィ技術とドライエッチング技術とで上記多結晶シリコン膜を加工し、第１のゲート電極１０３を形成する。なお、上記リン不純物を含有する多結晶シリコン膜の形成では、初めにノンドープの多結晶シリコン膜を成膜しその後にリンの熱拡散を行って形成してもよい。
【０００６】
次に、図６（ｂ）に示すように、希フッ酸溶液を用いたウェットエッチングにより、第１のゲート電極１０３の下部以外にあるシリコン基板１０１上に残存していた絶縁膜を除去する。上記ウェットエッチング工程で、第１のゲート電極１０３端部の第１のゲート絶縁膜１０２は等方的なエッチイングを受けてその領域にアンダーカット１０４が生じる。
【０００７】
次に、酸化雰囲気中、例えば、Ｈ２ Ｏ雰囲気中での熱酸化を施す。この熱酸化で、図６（ｃ）に示すようにシリコン基板１０１表面に膜厚が１００ｎｍ程度の第２のゲート絶縁膜１０５を形成する。同時に、第１のゲート電極１０３表面も酸化され、その領域に側面酸化膜１０６が形成されることになる。
【０００８】
しかし、従来の熱酸化では、上記側面酸化膜１０６はオーバーハング形状になる。そして、第１のゲート電極１０３の端部において酸化膜窪み１０７が形成されることになる。
【０００９】
次に、全面にＣＶＤ法で再度リン不純物を含有する多結晶シリコン膜を成膜させる。そして、第１のゲート電極１０３と同様に上記多結晶シリコン膜を加工し第２のゲート電極１０８を形成する。
【００１０】
このようにして、図６（ｄ）に示すように、シリコン基板１０１上に第１のゲート絶縁膜１０２を介して第１のゲート電極１０３を形成し、第２のゲート絶縁膜１０５を介して第２のゲート電極１０８を形成する。しかし、従来の技術では、図６（ｃ）で説明した酸化膜窪み１０７領域にシリコン残り１０９が形成されることになる。
【００１１】
【発明が解決しようとする課題】
従来の技術では、図６（ｄ）に説明したように、シリコン残り１０９が第１のゲート電極１０３の端部に沿って形成されるようになる。このようなシリコン残り１０９が発生すると、以降の半導体装置の製造工程で剥離し導電性のある長大なパーティクルとなってしまう。そして、半導体装置の製造歩留まりを大幅に低下させることがある。更に、場合によっては、このシリコン残り１０９が複数の第２のゲート電極１０８間を短絡し、半導体装置の動作不良を引き起こす。
【００１２】
そこで、第２のゲート電極１０８を形成後に、等方的なエッチングを追加して上記シリコン残り１０９を除去する必要がある。しかし、このような追加エッチングでは、上記第２のゲート電極１０８も追加エッチングされ、第２のゲート電極１０８のゲート寸法が変動することになる。このために、ゲート寸法が微細になってくると上記の追加エッチングの手法は使用できない。
【００１３】
また、従来の技術では、図６（ｃ）に示すように、第１のゲート電極１０３の端部でその断面形状が変形し上部に反り上がるような形状になる。このような変形は、上述したＣＣＤでの電荷の転送効率を大幅に低下させるようになる。
【００１４】
本発明の目的は、互いにオーバラップするゲート電極を高精度に形成し上述した問題を全て解決することにある。そして、本発明の他の目的は、マルチオキサイド膜を簡便な方法で形成し、半導体装置の多機能化および高機能化を容易にすることにある。
【００１５】
【課題を解決するための手段】
そこで、本発明の半導体装置では、半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、前記半導体基板表面および第１のゲート電極表面の熱酸化で形成する第１酸化膜とＣＶＤ法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極が形成されている。
【００１６】
あるいは、本発明の半導体装置の製造方法は、半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、露出した前記半導体基板表面と前記第１のゲート電極表面を熱酸化し第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極を形成する工程とを含む。
【００１７】
あるいは、本発明の半導体装置の製造方法は、半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、露出した前記半導体基板表面と前記第１のゲート電極表面を熱酸化し第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、前記半導体基板上の所定の領域において前記第２のゲート絶縁膜を選択的に除去する工程と、全面を酸素ガスで熱処理し、露出した前記半導体基板表面に第３のゲート絶縁膜を形成する工程と、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップし前記第２のゲート絶縁膜を被覆する第２のゲート電極を形成すると同時に前記第３のゲート絶縁膜を被覆する第３のゲート電極を形成する工程とを含む。
【００１８】
ここで、前記第１酸化膜は、酸素の活性種による熱酸化で形成される。あるいは、前記第２酸化膜は、シランと亜酸化窒素とを反応ガスに含んだ減圧ＣＶＤで成膜したＨＴＯ膜である。
【００１９】
本発明では、第１酸化膜は第１のゲート電極表面に一様に形成される。また、第２酸化膜の被覆性は非常に高く、その断面形状はコンフォーマルになる。このために、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになる。そして、マルチオキサイド膜が簡便に形成でき、半導体装置の多機能化および高機能化が容易になる。
【００２０】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図１と図２に基づいて説明する。ここで、図１と図２は、本発明の場合の、互いにオーバラップする第１のゲート電極および第２のゲート電極および第２のゲート絶縁膜の製造工程順の断面図である。
【００２１】
図１（ａ）に示すように、従来の技術と同様に、シリコン基板１表面に膜厚が１００ｎｍ程度の第１のゲート絶縁膜２を熱酸化法で形成する。そして、Ｎ型不純物（リン、ヒ素）を含有する多結晶シリコン膜をＣＶＤ法で堆積させ、公知のリソグラフィ技術とドライエッチング技術とで上記多結晶シリコン膜を加工し、第１のゲート電極３を形成する。ここで、第１のゲート電極３に含まれる不純物濃度は１０１９〜１０２０原子／ｃｍ３ 程度である。なお、上記Ｎ型不純物を含有する多結晶シリコン膜の形成では、初めにノンドープの多結晶シリコン膜を成膜しその後にＮ型不純物の熱拡散を行って形成してもよい。
【００２２】
次に、図１（ｂ）に示すように、希フッ酸溶液を用いたウェットエッチングにより、第１のゲート電極３の下部以外にあるシリコン基板１上に残存していた絶縁膜を除去する。上記ウェットエッチング工程で、第１のゲート電極３端部の第１のゲート絶縁膜２は等方的なエッチイングを受けてその領域にアンダーカット４が生じる。
【００２３】
次に、酸化雰囲気中、例えば、ラジカル酸素の雰囲気中での熱酸化を施す。この熱酸化で第１酸化膜を形成する。すなわち、図１（ｃ）に示すようにシリコン基板１表面に膜厚が１０ｎｍ程度シリコン酸化膜で下地絶縁膜５を形成する。この熱酸化では同時に、第１のゲート電極３表面も酸化され、その領域に側面酸化膜６が形成されることになる。ここで、第１のゲート電極３中には高濃度のＮ型不純物が含まれるために、上記熱酸化で形成される側面酸化膜６の膜厚は２０ｎｍ程度に厚くなる。
【００２４】
上記のような熱酸化では、図１（ｃ）に示すような窪み７が形成される。しかし、この場合には、第１のゲート電極３の側面は一様に酸化される。これについては図４と図５に基づいて詳細に説明する。このために、上記窪み７の空洞幅は６０ｎｍ程度と一様になる。
【００２５】
次に、図２（ａ）に示すように、減圧ＣＶＤ法で全面に膜厚が９０ｎｍ程度のシリコン酸化膜を成膜し第２酸化膜を形成する。すなわち、下地絶縁膜５、側面酸化膜６上および窪み７を充填するように堆積絶縁膜８を形成する。この堆積絶縁膜８と下地絶縁膜５とで第２のゲート絶縁膜９が形成される。
【００２６】
この減圧ＣＶＤの特徴は、成膜温度が６００〜７００℃と通常のＣＶＤ法の場合より高く、反応ガスとしてシラン（ＳｉＨ４ ）と亜酸化窒素（Ｎ２ Ｏ）ガスを用いる点にある。以下、このようにして形成するシリコン酸化膜をＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜という。このＨＴＯ膜は被覆性に優れているために、上述した窪み７は完全にＨＴＯ膜で埋め込まれるようになる。また、ＨＴＯ膜は均一に形成されるために、上記堆積絶縁膜８は、第１のゲート電極３表面において、従来の技術で述べたようなオーバーハング形状にはならないでコンフォーマル形状になる。
【００２７】
次に、全面にＣＶＤ法で再度Ｎ型不純物を含有する多結晶シリコン膜を成膜させる。そして、図２（ｂ）に示すように、第１のゲート電極３と同様に上記多結晶シリコン膜を加工し第２のゲート電極１０を形成する。
【００２８】
このようにして、図２（ｂ）に示すように、シリコン基板１上に第１のゲート絶縁膜２を介して第１のゲート電極３を形成し、下地絶縁膜５と堆積絶縁膜８で成る第２のゲート絶縁膜９を介して第２のゲート電極１０を形成する。
【００２９】
次に、上述したラジカル酸素の雰囲気中での熱酸化について図３と図４に基づき説明する。この中で、本発明の効果も説明する。図３は、上述した図１（ｃ）と図２（ａ）に対応する断面図である。図４は、従来の熱酸化の場合を説明するための断面図である。
【００３０】
図３（ａ）に示すように、シリコン基板１表面および第１のゲート電極３表面をラジカル酸素の雰囲気で熱酸化すると、第１のゲート電極３表面の酸化は一様に進行する。このために、上記窪み７においてその空洞幅は一様になる。
【００３１】
これに対して、従来の技術で述べたような通常のＨ２ ＯあるいはＯ２ 雰囲気で上記熱酸化を行うと、図４（ａ）に示すように、第１のゲート電極３表面は一様に酸化されなくなる。このために、側面酸化膜６において第１のゲート電極３の角部の膜厚が局所的に厚くなり、凸部１１，１１ａが形成される。そして、上述した窪み７ａの断面形状が一様でなくなる。
【００３２】
従来の技術では、第１のゲート電極３のように矩形に加工した被酸化物を熱酸化すると、成長する酸化膜には熱応力が生成する。この熱応力が引っ張り応力であると、酸化膜中を熱拡散で動く酸化剤の反応界面への供給量は増加し、その領域の酸化が局所的に増速される。このために上述した凸部１１，１１ａが形成される。なお、熱応力が圧縮応力であると、逆に酸化は減速することになる。
【００３３】
これに対して、本発明のようにラジカル酸素の雰囲気で熱酸化を行うと、上述した熱応力の影響が大幅に低減する。このために一様な側面酸化膜６が第１のゲート電極３の側面に形成できるようになる。本発明では、ラジカル酸素の他に酸素の活性種であればよい。ここで、酸素の活性種とは酸素が励起状態になっているもので、酸素のイオン、酸素の中性ラジカルである。このような酸素の活性種は、酸素をプラズマ励起する、水素と酸素とを減圧下で反応させる、オゾンを熱分解させる等で形成できる。
【００３４】
そして、図３（ｂ）に示すように、上述したＨＴＯ膜で堆積絶縁膜８を下地絶縁膜５および側面酸化膜６を覆うように全面に形成すると、一様に形成された上記窪み７は完全に埋め込まれる。このようにして、第１のゲート電極３表面において、従来の技術で述べたようなオーバーハング形状にはならないでコンフォーマル形状になる。
【００３５】
これに対して、図４で示したような従来の場合には、本発明と同様にＨＴＯ膜でもって全面に堆積絶縁膜８を形成しても、第１のゲート電極３の角部に形成した凸部１１の影響が残り、図４（ｂ）に示すように、この領域において堆積絶縁膜８はオーバーハング形状になる。また、窪み７ａは完全には埋め込まれずにボイド１２が形成されることになる。このような、オーバーハング形状は、従来の技術で説明したのと同じ問題を生じさせる。そして、上記ボイド１２はＭＯＳＦＥＴの信頼性を低下させる。
【００３６】
このようにして、本発明においては、従来の技術の場合のような導電性のある長大なパーティクル発生は無くなり、複数の第２のゲート電極１０間の短絡も皆無になる。そして、半導体装置の製造歩留まりが大幅に向上する。また、第２のゲート電極１０の追加エッチングは全く不要であり、ゲート寸法の微細化が可能になる。そして、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになる。
【００３７】
次に、本発明の第２の実施の形態について図５に基づいて説明する。図５はマルチオキサイド膜を形成する場合を説明するゲート電極部の断面図である。
【００３８】
半導体装置のＣＣＤによる転送部を形成するために、図５（ａ）に示すように、第１の実施の形態と同様に、シリコン基板１上に第１のゲート絶縁膜２を介して第１のゲート電極３を形成する。そして、シリコン基板１の表面および第１のゲート電極３表面をラジカル酸素の雰囲気で熱酸化し、下地絶縁膜５および側面酸化膜６を形成する。
【００３９】
そして、上述したＨＴＯ膜で堆積絶縁膜８を下地絶縁膜５および側面酸化膜６を覆うように全面に形成し、一様に形成された上記窪み７を完全に充填させる。このようにして、第２のゲート絶縁膜９を形成する。
【００４０】
このようにした後、例えば、図５（ｂ）に示すように、半導体装置のオペアンプ回路を形成する領域において、シリコン基板１上の上記下地絶縁膜５と堆積絶縁膜８を公知の選択エッチング技術で除去する。
【００４１】
次に、シリコン基板１上の全面を酸素雰囲気で熱酸化する。この熱酸化により、図５（ｂ）に示すように第３のゲート絶縁膜１３を形成する。ここで、第３のゲート絶縁膜１３は、膜厚が３０ｎｍ程度のシリコン酸化膜である。
【００４２】
上記の熱酸化において、図５（ａ）で説明した上記転送部の第２のゲート絶縁膜９の膜厚は変化しない。これは、第２ゲート絶縁膜９の膜厚が実効的には１００ｎｍ程度と厚いからである。そして、図５に示すように、第２のゲート電極１０と第３のゲート電極１４とを同一の工程で形成する。
【００４３】
このようにして、本発明では、半導体装置のＭＯＳＦＥＴを構成するマルチオキサイド膜、すなわち、互いに膜厚あるいは膜質の異なる、第１のゲート絶縁膜２、第２のゲート絶縁膜９および第３のゲート絶縁膜１３を半導体基板上に容易に形成できる。このように、マルチオキサイド膜が簡便に形成でき、半導体装置の多機能化および高機能化が容易になる。
【００４４】
上記の実施の形態では、第１酸化膜を酸素の活性種の雰囲気中で形成した。本発明はこれに限定されない。第１酸化膜を通常の酸素雰囲気中で形成してもよい。しかし、この場合には側面酸化膜６の膜厚を１０ｎｍ以下になるようにする必要がある。ここで、側面酸化膜６の膜厚が厚くなると、その膜厚の一様性が悪くなるからである。
【００４５】
また、上記の実施の形態では、一部でオーバラップする第１のゲート電極と第２のゲート電極とでＣＣＤの転送部を形成した。本発明はこれに限定されない。これらのゲート電極を有するＭＯＳＦＥＴでもってメモリデバイスあるいはロジックデバイスを形成する場合でも本発明は同様に適用できる。
【００４６】
本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得る。
【００４７】
【発明の効果】
以上に説明したように、本発明では、半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、上記半導体基板表面および第１のゲート電極表面の熱酸化法で形成する第１酸化膜とＣＶＤ法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、上記第１酸化膜と第２酸化膜を介して上記第１のゲート電極にオーバラップする第２のゲート電極が形成される。ここで、第１酸化膜は、酸素の活性種雰囲気で熱酸化で形成され、第２酸化膜はＨＴＯ膜で形成される。
【００４８】
このようにして、互いにオーバラップする第１のゲート電極および第２のゲート電極を高精度に形成できるようになり、半導体基板上にマルチオキサイド膜が簡便に形成できるようになる。そして、半導体装置の多機能化および高機能化が促進されるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための互いにオーバラップするゲート電極の製造工程順の断面図である。
【図２】上記続きの製造工程順の断面図である。
【図３】本発明の第１の実施の形態を説明するための第２のゲート絶縁膜の形成方法を説明する断面図である。
【図４】従来の技術との比較のための第２のゲート絶縁膜の形成方法を説明する断面図である。
【図５】本発明のマルチオキサイド膜形成を説明するための断面図である。
【図６】従来の技術を説明するための互いにオーバラップするゲート電極の製造工程順の断面図である。
【符号の説明】
１，１０１ シリコン基板
２，１０２ 第１のゲート絶縁膜
３，１０３ 第１のゲート電極
４，１０４ アンダーカット
５ 下地絶縁膜
６，１０６ 側面酸化膜
７，７ａ 窪み
８ 堆積絶縁膜
９，１０５ 第２のゲート絶縁膜
１０，１０８ 第２のゲート電極
１１，１１ａ 凸部
１２ ボイド
１３ 第３のゲート絶縁膜
１４ 第３のゲート電極
１０７ 酸化膜窪み
１０９ シリコン残り
Claims (7)
- 半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、前記半導体基板表面および第１のゲート電極表面の熱酸化で形成する第１酸化膜と化学気相成長（ＣＶＤ）法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極が形成され、
前記第２酸化膜は、シランと亜酸化窒素とを反応ガスに含んだ減圧ＣＶＤで成膜したＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜であることを特徴とする半導体装置。 - 前記第１酸化膜は、酸素の活性種による熱酸化で形成されていることを特徴とする請求項１記載の半導体装置。
- 半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、
前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、
露出した前記半導体基板表面と前記第１のゲート電極表面を熱酸化し第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をシランと亜酸化窒素とを反応ガスに含んだ減圧ＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、
前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に第１のゲート絶縁膜を形成し該第１のゲート絶縁膜上の所定の領域に第１のゲート電極を形成する工程と、
前記第１のゲート電極をエッチングマスクにし前記第１のゲート絶縁膜を選択的に除去する工程と、
露出した前記半導体基板表面と前記第１のゲート電極表面を酸素の活性種による熱酸化で第１酸化膜を形成し、更に前記第１酸化膜を被覆する第２酸化膜をＣＶＤ法で成膜し、前記第１酸化膜と第２酸化膜とで第２のゲート絶縁膜を形成する工程と、
前記半導体基板上の所定の領域において前記第２のゲート絶縁膜を選択的に除去する工程と、
全面を酸素ガスで熱処理し、露出した前記半導体基板表面に第３のゲート絶縁膜を形成する工程と、
前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップし前記第２のゲート絶縁膜を被覆する第２のゲート電極を形成すると同時に前記第３のゲート絶縁膜を被覆する第３のゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記第１酸化膜は、酸素の活性種による熱酸化で形成することを特徴とする請求項３記載の半導体装置の製造方法。
- 前記第２酸化膜は、シランと亜酸化窒素とを反応ガスに含んだ減圧ＣＶＤで成膜することを特徴とする請求項４記載の半導体装置の製造方法。
- 半導体基板上に第１のゲート絶縁膜を介して第１のゲート電極が形成され、前記半導体基板表面および第１のゲート電極表面の熱酸化で形成する第１酸化膜と化学気相成長（ＣＶＤ）法で全面に堆積する第２酸化膜とがこの順に積層して第２のゲート絶縁膜が形成され、前記第１酸化膜と第２酸化膜を介して前記第１のゲート電極にオーバラップする第２のゲート電極が形成されており、
前記第１酸化膜は、酸素の活性種による熱酸化で形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085673A JP4063567B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085673A JP4063567B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282860A JP2003282860A (ja) | 2003-10-03 |
| JP4063567B2 true JP4063567B2 (ja) | 2008-03-19 |
Family
ID=29232547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085673A Expired - Fee Related JP4063567B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4063567B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201320A (ja) * | 2006-01-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP5933953B2 (ja) | 2011-10-06 | 2016-06-15 | キヤノン株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-03-26 JP JP2002085673A patent/JP4063567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282860A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5204964B2 (ja) | 半導体装置の製造方法 | |
| JP5492842B2 (ja) | 半導体素子 | |
| CN100452440C (zh) | 非易失性半导体存储器件 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP4855958B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR100576081B1 (ko) | 박막 제조 방법과 이를 이용한 플래시 메모리 장치의 제조방법 및 커패시터의 제조 방법 | |
| JP4184686B2 (ja) | 半導体装置の製造方法 | |
| CN101312214A (zh) | 半导体装置及其制造方法 | |
| KR20030013122A (ko) | 반도체 소자 및 그 제조방법 | |
| JP3629326B2 (ja) | 半導体装置の製造方法 | |
| JP2006191105A (ja) | 半導体素子及びその製造方法 | |
| JP4063567B2 (ja) | 半導体装置およびその製造方法 | |
| TWI236065B (en) | Method for providing an integrated active region on silicon-on-insulator devices | |
| JPH09219459A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP5109269B2 (ja) | 半導体装置の製造方法 | |
| JP4079830B2 (ja) | 半導体装置の製造方法 | |
| US7211485B2 (en) | Method of fabricating flash memory device and flash memory device fabricated thereby | |
| US7445998B2 (en) | Method for fabricating semiconductor device | |
| JP2003100860A (ja) | 半導体装置 | |
| KR100529873B1 (ko) | 반도체소자의 제조방법 | |
| TWI635599B (zh) | 記憶元件的製造方法 | |
| KR20060006514A (ko) | 반도체 장치의 제조 방법 | |
| JP3914034B2 (ja) | 半導体素子の製造方法 | |
| JP2009004492A (ja) | 半導体装置の製造方法 | |
| JPH09213955A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050218 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |