CN1770402A - 栅氧化层的制造方法 - Google Patents
栅氧化层的制造方法 Download PDFInfo
- Publication number
- CN1770402A CN1770402A CN 200410089727 CN200410089727A CN1770402A CN 1770402 A CN1770402 A CN 1770402A CN 200410089727 CN200410089727 CN 200410089727 CN 200410089727 A CN200410089727 A CN 200410089727A CN 1770402 A CN1770402 A CN 1770402A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- substrate
- manufacture method
- clearance wall
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 239000012774 insulation material Substances 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- -1 nitrogen ion Chemical class 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 241001502050 Acis Species 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 2
- 239000000203 mixture Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000005530 etching Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种栅氧化层的制造方法，首先提供一基底，此基底上包含隔离结构，以隔离出有源区，且于隔离结构的侧壁已形成间隙壁。接着，以具有间隙壁的隔离结构当作掩模，于基底注入一掺杂剂，以降低基底的氧化速率。之后，移除间隙壁，并移除垫氧化层与部分隔离结构，以暴露出基底表面，接着，进行一氧化工艺以于基底中形成一厚度均匀的栅氧化层。
Description
技术领域
本发明涉及一种半导体元件的制造方法，特别是涉及一种栅氧化层的制造方法。
背景技术
在元件集成度日趋紧密的今日，元件之间的隔离变得十分重要，为防止此相邻的晶体管发生短路(Short Circuit)，通常会在其间加入一隔离结构。元件隔离普遍的技术为硅局部氧化技术(LOCOS)。然而，LOCOS仍具有多项缺点，包括已知应力产生的相关问题与LOCOS场隔离结构周围鸟嘴区(bird’sbeak)的形成等。而特别是鸟嘴区所造成的问题，使得在小型元件上的LOCOS场隔离结构不能有效地隔离。
有鉴于此，在工艺中以有其它元件隔离方法持续被发展出来，其中以浅沟槽隔离(Shallow Trench Isolation，STI)最被广泛应用，以加强隔离MOS晶体管。
现有的浅沟槽隔离的制造流程为在基底上依序形成垫氧化层和氮化硅掩模层。然后进行微影步骤，定义出欲形成沟槽的区域，再依序以干蚀刻法来蚀刻氮化硅掩模层、垫氧化层和基底，在基底中形成沟槽。而沟槽所围绕着的区域为有源区，供后续工艺在此形成各种有源元件之用。
接着在沟槽的表面以热氧化法形成衬氧化层，随后在常压下以化学气相沉积法沉积氧化硅层于沟槽之中及氮化硅掩模层之上。然后进行化学机械研磨法，将高于氮化硅掩模层的氧化硅层去除掉，以形成沟槽中的浅沟槽隔离结构。最后再使用热磷酸溶液去除氮化硅掩模层，以及使用氢氟酸溶液去除垫氧化层。
但是在制作浅沟槽隔离结构的工艺中，以等向性蚀刻移除垫氧化层与掩模层时，会在浅沟槽隔离顶角(Top Edge Corner)周围部分形成凹陷。此凹陷会在集成电路中造成元件的次临界漏电流(Sub-threshold Leakage Current)，即所谓的颈结效应(Kink Effect)。不正常的颈结效应将会降低元件的品质，导致工艺的成品率减少。且后续形成栅氧化层时，因在浅沟槽隔离顶角周围部分的凹陷处会影响氧化速率，所以在浅沟槽隔离顶角周围部分所形成的栅氧化层的厚度会较薄于有源区所形成的栅氧化层的厚度，其造成厚度不均的问题，亦即所谓的栅氧化层薄化(gate oxide thinning)，其会造成元件电性问题，故为半导体工艺中所不乐见。
而且，当此栅氧化层应用于作为内存元件的穿隧氧化层(tunneling oxide)时，因为内存元件对穿隧氧化层的品质要求较高，所以如果栅氧化层出现薄化现象时，则会造成内存元件的可靠性降低。
发明内容
本发明的目的就是在提供一种栅氧化层的制造方法，藉由在基底上注入掺杂剂以降低基底上形成栅氧化层的氧化速率，以防止栅氧化层薄化而提升元件可靠性。
本发明的再一目的是提供一种栅氧化层的制造方法，能够在基底与浅沟槽结构的边缘形成一厚度均匀的栅氧化层，以防止元件的漏电流产生。
本发明提出一种栅氧化层的制造方法，此方法先提供一基底，此基底上包含隔离结构，以隔离出有源区，且于隔离结构的侧壁已形成间隙壁。接着，以具有间隙壁的隔离结构当作掩模，于基底注入一掺杂剂，以降低基底的氧化速率。然后，移除间隙壁后，再移除垫氧化层与部分隔离结构，以暴露出基底表面，接着，进行一氧化工艺以于基底中形成一栅氧化层。
依照本发明实施例所述，本发明以具有间隙壁的隔离结构当作掩模，在基底注入氮离子，以降低其氧化硅成长速率。使沟槽顶角周围部分的氧化速率与基底中心区域的氧化速率大致相同。因此，可在基底上形成一厚度均匀的栅氧化层，而且其可防止因栅氧化层薄化而产生元件的漏电流，以提升元件可靠性。
本发明又提出一种栅氧化层的制造方法，此方法先提供一基底，在基底中具有一沟槽且在基底上有一掩模层部分覆盖沟槽所围的一有源区。于基底上形成一绝缘层以填满沟槽，并暴露出掩模层。移除部分掩模层后，于绝缘层侧壁形成一间隙壁，并暴露部份有源区的基底表面。于暴露的部分有源区的基底中注入一掺杂剂，使部分有源区的基底的氧化速率与沟槽顶部周围部份的基底大致相同。接着，移除间隙壁，再移除部分绝缘层，暴露沟槽顶角附近的基底。然后，在基底中进行一氧化工艺以形成一栅氧化层。
依照本发明另一实施例所述，本发明在移除部分掩模层的工艺中，直接于绝缘层的侧壁以形成间隙壁，其可降低工艺的复杂性，并减少工艺的成本。
而且，本发明以具有间隙壁的绝缘层(隔离结构)当作掩模，在基底注入氮离子，以降低其氧化硅成长速率。使沟槽顶角附近的氧化速率与基底中心区域的氧化速率大致相同。因此，可在包括沟槽顶角附近的基底上形成一厚度均匀的栅氧化层，其可防止因栅氧化层薄化而产生元件的漏电流，以提升元件可靠性。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。
附图说明
图1A至图1G为本发明优选实施例的栅氧化层的制造方法的流程剖面图。
简单符号说明
100：基底
102：垫氧化层
104：掩模层
106：沟槽
108：绝缘材料层
108a：绝缘层
110：材料层
110a：间隙壁
112：掺杂区
113：注入工艺
114：沟槽顶角附近
116：栅氧化层
具体实施方式
图1A至图1G为本发明一优选实施例的栅氧化层的制造流程剖面图。
首先请参照图1A，提供一基底100，例如是硅基底。在基底100上形成一垫氧化层102。垫氧化层102的材料例如是氧化硅，而形成方法包括热氧化法(Thermal Oxidation)。此垫氧化层102将可以保护下方的基底100，避免因为后续形成的掩模层(氮化硅层)的应力而损伤。
接着，在垫氧化层102上形成一掩模层104，此掩模层104的材料例如是氮化硅，形成方法包括化学气相沉积法(Chemical Vapor Deposition，CVD)。然后，于基底100上覆盖一光致抗蚀剂层(未绘示)后，对此光致抗蚀剂层进行曝光、显影工艺，以形成一图案化光致抗蚀剂层。接着，以此图案化光致抗蚀剂层为掩模，进行一蚀刻工艺使掩模层104与垫氧化层102图案化，之后移除图案化光致抗蚀剂层。然后以掩模层104、垫氧化层102为掩模，进行一蚀刻步骤，例如是干式蚀刻法，以在基底100中形成沟槽106。
接着请参照图1B，在基底100上形成一绝缘材料层108，此绝缘材料层108的材料例如是氧化硅，绝缘材料层108的形成方法例如是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法以形成之。
之后请参照图1C，移除部分绝缘材料层108，以暴露出掩模层104，以形成填满沟槽106的一绝缘层108a(隔离结构)。其中移除部分绝缘材料层108的方法包括化学机械研磨法。此工艺利用掩模层104当作研磨终止层进行研磨，直至暴露掩模层104的表面。
接着请参照图1D，移除掩模层104，其中移除掩模层104的方法包括湿式蚀刻法，例如是以热磷酸作为蚀刻溶液。然后，于基底100上形成一材料层110，材料层110的材料包括与绝缘层108a(隔离结构)的材料具有不同蚀刻选性者，其例如是氮化硅。而此材料层110的形成方法例如是化学气相沉积法。
然后请参照图1E，移除部分材料层110以于绝缘层108a(隔离结构)的侧壁形成一间隙壁110a，其中移除部分材料层110的方法例如是各向异性蚀刻法，而上述的间隙壁110a的材料例如是以化学气相沉积法形成的氮化硅。接着，以具有间隙壁110a的绝缘层108a当作掩模，进行一注入工艺113，以于基底100注入一掺杂剂，在基底100(有源区)形成一掺杂区112，此掺杂区112较其它未掺杂的部分氧化速率低。其中注入的掺杂剂可以减缓基底100的氧化速率，其例如是氮离子，注入的方法包括离子注入法，注入剂量为5×1011/平方厘米至1×1015/平方厘米。
接着请参照图1F，移除间隙壁110a，直至暴露垫氧化层102的表面。移除间隙壁110a的方法包括湿式蚀刻法等，例如是以热磷酸溶液作为蚀刻液。接着移除垫氧化层102与部分绝缘层108a(隔离结构)，以暴露出基底100表面及沟槽顶角附近114的基底，其中移除垫氧化层102与部分绝缘层108a(隔离结构)的方法包括湿式蚀刻法，例如是以氢氟酸作为蚀刻溶液。
请参照图1G，在上述包括沟槽顶角附近114的表面以及掺杂区112的表面的基底100上形成一栅氧化层116，其中栅氧化层116材料例如是氧化硅，形成方法包括热氧化法。
在本发明上述实施例中，于基底100(有源区)注入氮离子，可降低其氧化硅成长速率，使沟槽顶角附近的氧化速率与基底中心区域的氧化速率大致相同。于是，在基底100上形成的栅氧化层，在沟槽顶角附近与基底中心区域部分的厚度较均匀，而能够提升元件可靠性。
另外，在本发明的另一实施例的栅氧化层的工艺方法中，可以藉由移除部分的掩模层，并同时以残留的掩模层于绝缘层侧壁形成一间隙壁。其中间隙壁的形成方法包括对掩模层进行一各向异性蚀刻，例如是干式蚀刻，以移除部分的掩模层，而于绝缘层侧壁残留的掩模层即为间隙壁。其制造方法可于工艺中直接形成间隙壁，以减少工艺的复杂性，并能降低工艺的成本。
本发明提出的栅氧化层的制造方法，因为沟槽顶角附近114未注入掺杂剂，而掺杂区112注入使氧化速率变慢的掺杂剂，所以在沟槽顶角附近114的表面氧化成长栅氧化层的速率与掺杂区112的表面氧化成长栅氧化层的速率能较一致。于是，在基底100上形成的栅氧化层，在沟槽顶角附近与基底中心区域部分的厚度较均匀，而能够提升元件可靠性。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (20)
1.一种栅氧化层的制造方法，该方法包括：
提供一基底，该基底上包含一隔离结构，以隔离出一有源区，且于该隔离结构的侧壁已形成一间隙壁；
以具有该间隙壁的该隔离结构当作掩模，于该基底注入一掺杂剂，以降低该基底的氧化速率；
移除该间隙壁；
移除该垫氧化层与部分该隔离结构，暴露出该基底表面；以及
进行一氧化工艺在该基底中形成一栅氧化层。
2.如权利要求1所述的栅氧化层的制造方法，其中以具有该间隙壁的该隔离结构当作掩模，于该基底注入该掺杂剂的方法，包括离子注入法。
3.如权利要求2所述的栅氧化层的制造方法，其中注入的该掺杂剂，包括氮离子。
4.如权利要求2所述的栅氧化层的制造方法，其中该离子注入的剂量约5×1011/平方厘米至1×1015/平方厘米。
5.如权利要求1所述的栅氧化层的制造方法，其中于该隔离结构的侧壁形成该间隙壁的方法，包括：
于该基底上形成一材料层；以及
以各向异性蚀刻法移除部分该材料层。
6.如权利要求1所述的栅氧化层的制造方法，其中该间隙壁的材料包括以化学气相沉积法形成的氮化硅。
7.如权利要求1所述的栅氧化层的制造方法，其中移除该间隙壁的方法，包括湿式蚀刻法。
8.如权利要求7所述的栅氧化层的制造方法，其中移除该间隙壁，包括使用热磷酸溶液作为蚀刻剂。
9.如权利要求1所述的栅氧化层的制造方法，其中移除该垫氧化层与部分该隔离结构，暴露出该基底表面的方法包括湿式蚀刻法。
10.如权利要求1所述的栅氧化层的制造方法，其中形成该栅氧化层的方法包括热氧化法。
11.一种栅氧化层的制造方法，包括；
提供一基底，该基底中具有一沟槽且该基底上有一掩模层部分覆盖该沟槽所围的一有源区；
在该基底上形成一绝缘层填满该沟槽，并暴露出该掩模层；
移除部分该掩模层，俾以于该绝缘层侧壁形成一间隙壁，并暴露该基底表面的部份该有源区；
于暴露的部分该有源区的该基底中注入一掺杂剂，该掺杂剂用以降低该基底的氧化速率；
移除该间隙壁；
移除部分该绝缘层，暴露该沟槽顶角附近的该基底；以及
进行一氧化工艺在该基底中形成一栅氧化层。
12.如权利要求11所述的栅氧化层的制造方法，其中于暴露的部分该有源区的该基底中注入该掺杂剂的方法包括离子注入法。
13.如权利要求12所述的栅氧化层的制造方法，其中注入的该掺杂剂包括氮离子。
14.如权利要求13所述的栅氧化层的制造方法，其中该掺杂剂的注入剂量控制在使该有源区的氧化速率与该沟槽顶角附近的该基底的氧化速率大致上相同。
15.如权利要求13所述的栅氧化层的制造方法，其中该离子注入的剂量约5×1011/平方厘米至1×1015/平方厘米。
16.如权利要求11所述的栅氧化层的制造方法，其中形成该绝缘层的方法包括：
于该基底上形成一绝缘材料层；以及
移除部分该绝缘材料层，暴露出该掩模层，以形成填满该沟槽的该绝缘层。
17.如权利要求16所述的栅氧化层的制造方法，其中形成该绝缘材料层的方法包括化学气相沉积法。
18.如权利要求17所述的栅氧化层的制造方法，其中以化学气相沉积法形成该绝缘材料层的方法包括以四-乙基-邻-硅酸酯/臭氧为反应气体来源。
19.如权利要求11所述的栅氧化层的制造方法，其中形成该栅氧化层的方法包括热氧化法。
20.如权利要求11所述的栅氧化层的制造方法，其中该间隙壁的材料包括以化学气相沉积法形成的氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410089727 CN1770402A (zh) | 2004-11-02 | 2004-11-02 | 栅氧化层的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410089727 CN1770402A (zh) | 2004-11-02 | 2004-11-02 | 栅氧化层的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1770402A true CN1770402A (zh) | 2006-05-10 |
Family
ID=36751562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410089727 Pending CN1770402A (zh) | 2004-11-02 | 2004-11-02 | 栅氧化层的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1770402A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851383B2 (en) | 2007-03-22 | 2010-12-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for forming a controllable gate oxide |
| CN103227111A (zh) * | 2013-04-09 | 2013-07-31 | 上海华力微电子有限公司 | 半导体器件的制造方法 |
| CN104900594A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器件的形成方法 |
| US11862461B2 (en) | 2021-12-28 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method of forming oxide layer on a doped substrate using nitridation and oxidation process |
-
2004
- 2004-11-02 CN CN 200410089727 patent/CN1770402A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7851383B2 (en) | 2007-03-22 | 2010-12-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for forming a controllable gate oxide |
| CN103227111A (zh) * | 2013-04-09 | 2013-07-31 | 上海华力微电子有限公司 | 半导体器件的制造方法 |
| CN103227111B (zh) * | 2013-04-09 | 2016-01-06 | 上海华力微电子有限公司 | 半导体器件的制造方法 |
| CN104900594A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 非易失性存储器件的形成方法 |
| US11862461B2 (en) | 2021-12-28 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method of forming oxide layer on a doped substrate using nitridation and oxidation process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100316221B1 (ko) | 얕은트렌치격리신기술 | |
| KR970023995A (ko) | 트렌치 소자분리 방법 | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| KR100615593B1 (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| KR100742025B1 (ko) | 반도체 디바이스와 그 제조 방법 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR19980063317A (ko) | 반도체장치의 소자분리방법 | |
| CN1770402A (zh) | 栅氧化层的制造方法 | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
| US6033968A (en) | Method for forming a shallow trench isolation structure | |
| KR100230384B1 (ko) | 반도체소자의 트렌치 형성방법 | |
| US20040248373A1 (en) | Semiconductor devices and methods to form trenches in semiconductor devices | |
| KR100381849B1 (ko) | 트렌치 소자분리 방법 | |
| KR100687854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060002138A (ko) | 반도체 소자의 제조방법 | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100446285B1 (ko) | 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법 | |
| KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
| KR100373710B1 (ko) | 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR101026481B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |