KR101026481B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101026481B1 KR101026481B1 KR1020070076035A KR20070076035A KR101026481B1 KR 101026481 B1 KR101026481 B1 KR 101026481B1 KR 1020070076035 A KR1020070076035 A KR 1020070076035A KR 20070076035 A KR20070076035 A KR 20070076035A KR 101026481 B1 KR101026481 B1 KR 101026481B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- solution
- recess
- recess gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 12
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 150000001412 amines Chemical class 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
본 발명에 따른 반도체 소자의 제조방법은, 활성영역을 정의하는 소자분리막을 갖는 반도체 기판 상에 스크린 산화막을 형성하는 단계와, 상기 스크린 산화막 상에 리세스 게이트 마스크용 산화막을 형성하는 단계와, 상기 리세스 게이트 마스크용 산화막과 스크린 산화막 및 반도체 기판 부분을 식각하여 상기 활성 영역의 게이트 영역을 리세스하는 단계와, 상기 리세스 게이트 마스크용 산화막과 스크린 산화막의 측벽 및 게이트 영역의 표면에 보호막을 형성하는 단계와, 상기 리세스 게이트 마스크용 산화막 및 스크린 산화막을 제거하는 단계와, 상기 보호막을 제거하는 단계를 포함한다.
Description
도 1 및 도 2는 종래의 문제점을 도시한 사진.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체 기판 302 : 소자분리막
306 : 스크린 산화막 307 : 하드마스크막
308 : 리세스 게이트 마스크용 산화막
310 : 보호막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는, 리세스 게이트 형성시 소자분리막의 손실을 최소화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 트랜지스터의 채널 길이(Channel Length)가 감소하게 되면서 문턱전압(Threshold Voltage : Vt)이 급격히 낮아지는, 이른바 단채널효과(Short Channel Effect)가 발생하게 되었다.
이에, 유효 채널 길이(Effective Channel Length)를 확보할 수 있는 다양한 형태의 리세스 채널(Recess Channel)을 갖는 반도체 소자의 구현방법이 제안된 바 있다. 또한, 70nm급 이하 소자의 제조시 유효 채널 길이(Effective Channel Length)를 더욱 증가시키기 위해 리세스 게이트 형성영역에 벌브 타입(Bulb Type)의 홈을 형성하는 방법에 대한 연구가 진행되고 있다. 상기 벌브형 리세스 게이트의 경우, 채널 길이가 증가함에 따라 기판의 도핑 농도를 줄일 수 있으며, DIBL(Drain-Induced Barrier Lowering)이 개선된다는 장점이 있다.
이하에서는 종래기술에 따른 벌브형 리세스 게이트 형성방법을 간략하게 설명하도록 한다.
반도체기판의 소자분리 영역을 식각하여 상기 기판 내에 트렌치를 형성하고, 상기 트렌치 내에 상기 트렌치를 매립하도록 절연막을 증착하여 기판의 활성 영역을 한정하는 소자분리막을 형성한 다음, 상기 소자분리막을 포함한 반도체 기판 상에 이온주입을 위한 스크린 산화막을 열 산화 공정으로 형성한다.
이어서, 상기 기판 활성 영역의 리세스 게이트 형성 영역을 식각하여 제1홈을 형성하고, 상기 제1홈의 저면을 좀더 식각하여 벌브형상을 갖는 리세스 게이트용 제2홈을 형성한 다음, 이후, 공지된 일련의 후속 공정을 차례로 진행하여 리세스 게이트를 갖는 반도체 소자를 제조한다.
여기서, 상기 소자분리막을 형성하기 위한 소자분리영역의 트렌치를 매립하기 위한 방법으로는 갭-필(Gap-Fill) 특성이 좋고 공정을 개발하기에 용이성이 우 수한 HDP(High Density Plasma)막을 대부분 사용하고 있으나, 최근 반도체 소자의 크기가 80nm 이하로 개발되면서 상기 HDP막을 이용한 갭-필이 어려워지고 있어,이에 따라 SOD(Spin-On Dielectric) 및 HARP(High Aspect Ratio Process) 공정으로 소자분리막을 형성하는 방법이 제안된 바 있다.
한편, 리세스 게이트를 형성하기 위한 활성 영역 식각 후, 상기 리세스 마스크의 제거는 상기 스크린 산화막 및 SOD막에 대해 선택비가 좋지 않은 희석된 HF 용액을 사용하여 제거하고, 상기 스크린 산화막의 제거는 소자분리막인 SOD막에 대해 선택비가 좋지 않은 저 선택비의 세정용액을 사용하여 제거하여 소자분리막인 상기 SOD막의 손실을 최소하시키고 있다.
그러나, 상기 리세스 마스크 제거 시, 상기 리세스 마스크 제거를 위해 사용되는 세정 용액인 희석된 HF 용액이 도 1에 도시된 바와 같이, 상기 리세스 게이트를 형성하기 위한 활성 영역의 식각 공정시 손실된 SOD막 부분(A)으로 침투하여, 도 2에 도시된 바와 같이 그의 손실(B)을 더욱 심화시키고 있다.
그 결과, 후속의 게이트 형성 공정시 게이트 패터닝 및 단락과 같은 불량을 발생시키게 된다.
본 발명은, SOD막의 손실을 최소화시킬 수 있는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은 상기와 같이 SOD막의 손실을 최소화시켜 게이트 형성 공정시, 게이트 패터닝 및 단락과 같은 불량 발생을 방지할 수 있는 반도체 소자의 제 조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은, 활성영역을 정의하는 소자분리막을 갖는 반도체 기판 상에 스크린 산화막을 형성하는 단계; 상기 스크린 산화막 상에 리세스 게이트 마스크용 산화막을 형성하는 단계; 상기 리세스 게이트 마스크용 산화막과 스크린 산화막 및 반도체 기판 부분을 식각하여 상기 활성 영역의 게이트 영역을 리세스하는 단계; 상기 리세스 게이트 마스크용 산화막과 스크린 산화막의 측벽 및 게이트 영역의 표면에 보호막을 형성하는 단계; 상기 리세스 게이트 마스크용 산화막 및 스크린 산화막을 제거하는 단계; 및 상기 보호막을 제거하는 단계;를 포함한다.
상기 보호막은 질화막으로 형성한다.
상기 보호막은 10∼100Å의 두께로 형성한다.
상기 보호막을 형성하는 단계는, 상기 리세스 게이트 마스크용 산화막과 스크린 산화막을 포함한 반도체 기판의 표면에 보호막을 증착하는 단계; 및 상기 리세스 게이트 마스크용 산화막 상부의 보호막 부분이 제거되도록 상기 보호막을 에치-백(Etch- Back)하는 단계;를 더 포함한다.
상기 리세스 게이트 마스크용 산화막과 스크린 산화막을 제거하는 단계는, 희석된 HF 용액을 이용하여 리세스 게이트 마스크용 산화막을 제거하는 단계; 및 상기 소자분리막 대비 스크린 산화막의 식각 선택비가 2.0 이내인 저 선택비 용액을 사용하여 스크린 산화막을 제거하는 단계;를 포함한다.
상기 희석된 HF 용액은 탈 이온수(Deionized Water : DI)와 HF 용액이 50:1∼500:1의 비율로 희석된 용액인 것을 특징으로 한다.
상기 저 선택비 용액은 프로필렌글리콜 용액이 98.5 ∼ 99.7%, 불산(HF) 용액이 1 ∼ 0.2%, 아민(Amine)계 물질이 0.5 ∼ 0.2%의 비율로 혼합된 용액인 것을 특징으로 한다.
상기 보호막을 제거하는 단계는, H3P04 용액을 이용하여 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 리세스 게이트 형성시, 리세스 마스크를 이용하여 활성 영역 식각 후, 상기 리세스 마스크 상에 질화막과 같은 물질로 이루어진 보호막을 형성한 다음, 상기 리세스 마스크를 제거하여 리세스 게이트 형성 공정을 수행한다.
이렇게 하면, 상기와 같이 리세스 게이트 형성을 위한 활성 영역 식각후, 리세스 마스크 상에 질화막과 같은 물질로 이루어진 보호막을 형성함으로써, 상기 리세스 마스크 제거 공정 시, 상기 리세스 마스크 제거를 위해 사용되는 세정 용액인 희석된 HF 용액이 리세스 게이트 형성을 위한 활성 영역의 식각 공정 시에 손실되어 오픈(Open)된 상기 SOD막 부분으로 침투되는 것을 방지할 수 있다.
따라서, 상기와 같이 상기 SOD막의 오픈된 부분으로 희석된 HF 용액이 침투되는 것을 방지할 수 있으므로, 상기 SOD막이 손실되는 것을 최소화시킬 수 있다.
그 결과, 후속의 게이트 형성 공정시 게이트 패터닝 및 단락과 같은 불량의 발생을 방지할 수 있다.
자세하게, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 공지된 기술로 형성되며, 게이트 영역을 포함하는 소자분리막(302)이 형성된 반도체 기판(300)을 마련한다. 상기 마련된 반도체 기판(300) 상에 스크린 산화막(306)을 형성하고, 상기 스크린 산화막(306)이 형성된 반도체 기판(300)에 대해 이온주입 공정을 수행한다.
그런다음, 상기 이온주입 공정이 수행된 반도체 기판(300) 상의 스크린 산화막(306) 상에 리세스 게이트 마스크용 산화막(308) 및 하드마스크막(307)을 형성한다.
도 3b를 참조하면, 상기 하드마스크막(307) 상에 활성 영역의 게이트 형성 영역을 노출시키기 위한 감광막패턴(도시안됨)을 형성하고, 상기 감광막패턴을 식각마스크로 이용하여 상기 하드마스크막(307)을 식각한다. 그런다음, 상기 감광막패턴을 제거하고, 상기 하드마스크막(307)을 식각마스크로 이용하여 상기 리세스 게이트 마스크용 산화막(308) 및 스크린 산화막(306)을 식각하여 상기 활성 영역 상의 게이트 형성 영역을 노출시킨다.
이어서, 상기 하드마스크막(307)을 제거하고, 상기 리세스 게이트 마스크용 산화막(308)을 식각마스크로 이용하여 상기 노출된 게이트 형성 영역을 리세스하여 홈을 형성한다.
이때, 상기 활성 영역의 게이트 형성 영역 리세스시 상기 소자분리막(302)의 상부 부분도 일부 손실이 발생한다.
도 3c를 참조하면, 상기 리세스 게이트 마스크용 산화막(308)을 포함한 반도체 기판(300) 전면 상에 질화막과 같은 물질로 이루어진 보호막(310)을 형성한다. 상기 보호막(310)은 10∼100Å 정도의 두께로 형성한다.
도 3d를 참조하면, 상기 보호막(310)에 대해 에치-백(Etch-Back) 공정을 수행하여 상기 리세스 게이트 마스크용 산화막(308) 상부의 보호막(310)을 제거하여 상기 리세스 마스크용 산화막(308)의 상부를 노출시킨다. 그 결과, 상기 리세스 게이트 마스크용 산화막(308)과 스크린 산화막(306)의 측벽 및 게이트 영역의 표면을 포함하는 활성 영역 및 소자분리막(302) 상에만 보호막(310)이 잔류된다. 그런다음, 상기 상부가 노출된 리세스 게이트 마스크용 산화막(308)과 그 아래의 스크린 산화막(306) 및 상기 반도체 기판(300) 상에 노출된 상기 보호막(310)의 일부를 상기 반도체 기판(300)이 노출될 때까지 제거한다.
여기서, 상기 리세스 게이트 마스크용 산화막(308)은 희석된 HF 용액을 사용하여 제거하고, 상기 스크린 산화막(306)은 상기 소자분리막(302) 대비 스크린 산화막(306)의 식각 선택비, 즉, 소자분리막(302)에 대한 스크린 산화막(306)의 식각 정도의 비율이 2.0 이내인 저 선택비 용액을 사용하여 제거한다. 왜냐하면, 상기 보호막(310)이 상기 스크린 산화막(306)의 측벽 및 상기 활성 영역의 게이트 형성 영역 리세스시 일부 손실된 소자분리막(302)의 상부 부분 상에 형성되어 있기 때문에, 상기 스크린 산화막(306) 아래의 소자분리막(302) 부분의 손실이 발생되지 않을 정도의 저 선택비 용액을 사용해도 무방하다.
상기 리세스 게이트 마스크용 산화막(308)을 제거하기 위한 상기 희석된 HF 용액은 탈 이온수(Deionized Water : DI)와 HF 용액이 50:1∼500:1의 비율로 희석된 용액으로 사용한다.
상기 스크린 산화막(306)을 제거하기 위한 상기 소자분리막 대비 스크린 산화막의 식각 선택비가 2.0 이내인 저 선택비 용액은 프로필렌글리콜 용액이 98.5 ∼ 99.6%, 불산(HF) 용액이 1 ∼ 0.2%, 아민(Amine)계 물질이 0.5 ∼ 0.2%의 비율로 혼합된 용액인 것을 특징으로 한다.
도 3e를 참조하면, 상기 반도체 기판(300) 내에 잔류한 상기 보호막(310)을 H3P04 용액으로 제거하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
전술한 바와 같이 본 발명은, 리세스 게이트 형성을 위한 활성 영역 식각 후, 상기 리세스 마스크 제거 공정 시, 희석된 HF 용액이 활성 영역의 식각 공정 시에 손실되어 오픈(Open)된 상기 SOD막 부분으로 침투되는 것을 상기 질화막과 같은 물질로 이루어진 보호막에 의해 방지할 수 있으므로, 상기 SOD막이 손실되는 것을 최소화시킬 수 있다.
따라서, 상기와 같이 SOD막 손실되는 것을 최소화시킬 수 있으므로, 후속의 게이트 형성 공정시 게이트 패터닝 및 단락과 같은 불량의 발생을 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 리세스 게이트 형성시, 리세스 게이트 형성을 위한 활성 영역 식각후, 리세스 마스크 상에 질화막과 같은 물질로 이루어진 보호막을 형성함으로써, 상기 리세스 마스크 제거를 위해 사용되는 희석된 HF 용액이 리세스 게이트 형성을 위한 활성 영역의 식각 공정 시에 손실되어 오픈(Open)된 상 기 SOD막 부분으로 침투되는 것을 방지할 수 있다.
따라서, 본 발명은 상기와 같이 보호막에 의해 상기 SOD막의 손실을 최소화시킬 수 있으므로, 후속의 게이트 형성 공정시 게이트 패터닝 및 단락과 같은 불량의 발생을 방지할 수 있다.
Claims (8)
- 활성영역을 정의하는 소자분리막을 갖는 반도체 기판 상에 스크린 산화막을 형성하는 단계;상기 스크린 산화막 상에 리세스 게이트 마스크용 산화막을 형성하는 단계;상기 리세스 게이트 마스크용 산화막과 스크린 산화막 및 반도체 기판 부분을 식각하여 상기 활성 영역의 게이트 영역을 리세스하는 단계;상기 리세스 게이트 마스크용 산화막과 스크린 산화막의 측벽 및 게이트 영역의 표면을 포함하는 활성영역 및 소자분리막 상에 상기 소자분리막을 보호하는 보호막을 형성하는 단계;상기 리세스 게이트 마스크용 산화막 및 스크린 산화막을 제거하는 단계; 및상기 보호막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 보호막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 보호막은 10∼100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 보호막을 형성하는 단계는,상기 리세스 게이트 마스크용 산화막과 스크린 산화막을 포함한 반도체 기판의 표면에 보호막을 증착하는 단계; 및상기 리세스 게이트 마스크용 산화막 상부의 보호막 부분이 제거되도록 상기 보호막을 에치-백(Etch- Back)하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 리세스 게이트 마스크용 산화막과 스크린 산화막을 제거하는 단계는,희석된 HF 용액을 이용하여 리세스 게이트 마스크용 산화막을 제거하는 단계 및상기 소자분리막에 대한 스크린 산화막의 식각 정도의 비율이 2.0 이내인 저 선택비 용액을 사용하여 스크린 산화막을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 희석된 HF 용액은 탈 이온수(Deionized Water : DI)와 HF 용액이 50:1∼500:1의 비율로 희석된 용액인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 저 선택비 용액은 프로필렌글리콜 용액이 98.5 ∼ 99.6%, 불산(HF) 용액이 1 ∼ 0.2%, 아민(Amine)계 물질이 0.5 ∼ 0.2%의 비율로 혼합된 용액인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 보호막을 제거하는 단계는,H3P04 용액을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070076035A KR101026481B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070076035A KR101026481B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090011963A KR20090011963A (ko) | 2009-02-02 |
| KR101026481B1 true KR101026481B1 (ko) | 2011-04-01 |
Family
ID=40683020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070076035A KR101026481B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101026481B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050074092A (ko) * | 2004-01-13 | 2005-07-18 | 삼성전자주식회사 | 반도체 소자 형성방법 |
| KR20060115896A (ko) * | 2003-12-02 | 2006-11-10 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 레지스트, ｂａｒｃ 및 갭 필 재료 스트리핑 케미칼 및방법 |
| KR20070002519A (ko) * | 2005-06-30 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2007
- 2007-07-27 KR KR1020070076035A patent/KR101026481B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060115896A (ko) * | 2003-12-02 | 2006-11-10 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 레지스트, ｂａｒｃ 및 갭 필 재료 스트리핑 케미칼 및방법 |
| KR20050074092A (ko) * | 2004-01-13 | 2005-07-18 | 삼성전자주식회사 | 반도체 소자 형성방법 |
| KR20070002519A (ko) * | 2005-06-30 | 2007-01-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090011963A (ko) | 2009-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
| US6322634B1 (en) | Shallow trench isolation structure without corner exposure | |
| KR100615593B1 (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| KR20090072089A (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR101026481B1 (ko) | 반도체 소자의 제조방법 | |
| TW200903654A (en) | Method of forming a gate oxide layer | |
| KR100733685B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100519517B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100588642B1 (ko) | 트렌치 코너 라운딩 향상 방법 | |
| KR20080016327A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20090074341A (ko) | 반도체 소자의 제조방법 | |
| KR100506454B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100312987B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100762231B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
| KR20010003615A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100675887B1 (ko) | 반도체 소자의 트렌치 소자분리막 및 그 형성 방법 | |
| KR100480237B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100780655B1 (ko) | 반도체소자의 벌브형 리세스 제조 방법 | |
| KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100980055B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100608375B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20030049604A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20040050554A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2007165550A (ja) | 半導体装置及びその製造方法 | |
| KR20060063304A (ko) | 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |