KR20090072089A - 반도체 메모리 소자의 소자 분리막 형성 방법 - Google Patents

반도체 메모리 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20090072089A
KR20090072089A KR1020070140081A KR20070140081A KR20090072089A KR 20090072089 A KR20090072089 A KR 20090072089A KR 1020070140081 A KR1020070140081 A KR 1020070140081A KR 20070140081 A KR20070140081 A KR 20070140081A KR 20090072089 A KR20090072089 A KR 20090072089A
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
device isolation
charge storage
Prior art date
Application number
KR1020070140081A
Other languages
English (en)
Other versions
KR101002474B1 (ko
Inventor
조종혜
조휘원
김은수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140081A priority Critical patent/KR101002474B1/ko
Priority to US12/163,584 priority patent/US7611964B2/en
Priority to CN2008101335647A priority patent/CN101471305B/zh
Priority to JP2008209174A priority patent/JP2009164566A/ja
Publication of KR20090072089A publication Critical patent/KR20090072089A/ko
Application granted granted Critical
Publication of KR101002474B1 publication Critical patent/KR101002474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계와, 상기 전하 저장층 및 터널 절연막을 식각하여 소자 분리용 트렌치를 형성하는 단계와, 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 보호막을 형성하는 단계와, 상기 소자 분리용 트렌치 저면에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 형성 단계에서 상기 보호막의 산화된 부분을 제거하는 단계, 및 상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법을 개시한다.
질화막, HDP, 소자 분리막

Description

반도체 메모리 소자의 소자 분리막 형성 방법{Method of forming isolation film of semiconductor memory device}
본 발명은 반도체 메모리 소자의 소자 분리막 형성 방법으로, 특히 HDP 산화막을 이용하여 소자 분리막을 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 회로에서는 반도체 기판 상부에 형성된 단위소자 예컨대, 트랜지스터, 다이오드 또는 저항 등을 전기적으로 분리하는 것이 필요하다. 따라서, 이러한 소자 분리 공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 단계의 공정 마진을 좌우하게 된다.
이러한 소자 분리를 형성하기 위한 방법으로 반도체 부분 산화법(LOCal Oxidation of Silicon; 이하 LOCOS라 함)이 많이 사용되어 왔다. 그러나, 이러한 LOCOS 소자 분리에 의하면 반도체 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(Bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아지게 되어 문턱전압(Threshold voltage)이 증가하게 되므로 예컨대, 트랜지스터 등의 전기적 특성을 악화시키는 문제점이 발생하게 된다.
한편, 트렌치 소자 분리(Shallow Trench Isolation, 이하 STI라 함) 공정은 반도체 소자의 설계규칙(Design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈 비크에 따른 액티브 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자 분리 공정으로 부각되고 있다.
도 1은 종래 기술에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 터널 절연막(11) 및 플로팅 게이트용 폴리 실리콘막(12)을 형성하고, 이를 선택 식각하여 반도체 기판(10)의 소자 분리 영역을 노출시킨 다음, 노출된 반도체 기판(10)을 식각함으로써 트렌치(13)를 형성한다. 이어 트렌치(13)를 절연막으로 채워 소자 분리막(14)을 형성한다.
여기서, 소자분리막(14) 형성 전에 일련의 트렌치(13) 측벽 희생산화 공정(건식 식각에 의한 반도체 표면의 식각 결함의 제거 목적) 및 트렌치(13) 측벽 재산화 공정 등을 실시하는 바, 여기서는 설명의 간략화를 위해 생략하였다.
최근 고집적화되는 반도체 메모리 소자의 집적도를 높이기 위하여 60nm이하로 소자의 크기를 줄이고 있으며, 이에 따라 SA-STI(Self Aligned Shallow Trench Isolation) 공정을 이용하는 반도체 메모리는 더 이상 HDP 산화막을 이용한 갭필 마진의 확보가 어렵기 때문에 SOD(spin on dielectric) 산화막을 이용하여 갭필 마진을 확보하고 있다. 그러나 SOD막으로 소자 분리막을 형성할 경우 공정 비용이 증가하며, SOD막의 물성 특성으로 인하여 소자의 신뢰성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 소자분리용 트렌치 내에 보호막을 형성한 후, DED 방식으로 HDP막을 이용하여 소자 분리용 트렌치를 채워 소자 분리막을 형성함으로써, 공정 비용을 절감하고 소자의 신뢰성을 향상시킬 수 있는 반도체 메모리 소자의 소자 분리막 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계와, 상기 전하 저장층 및 터널 절연막을 식각하여 소자 분리용 트렌치를 형성하는 단계와, 상기 소자 분리용 트렌치를 포함한 전체 구조 상에 보호막을 형성하는 단계와, 상기 소자 분리용 트렌치 저면에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 형성 단계에서 상기 보호막의 산화된 부분을 제거하는 단계, 및 상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하는 단계를 포함한다.
상기 보호막은 질화막으로 형성한다. 상기 보호막은 200 내지 250Å의 두께로 형성한다.
상기 제1 절연막 및 제2 절연막은 HDP 산화막으로 형성하며, 상기 제1 절연막은 증착 공정, 식각 공정, 증착 공정이 반복되는 DED 방식으로 형성한다.
상기 증착 공정은 SiH4 가스와 O2 가스를 이용하여 실시하며, 상기 식각 공정은 건식 식각 방식 또는 습식 식각 방식으로 진행되며, 상기 건식 식각 방식은 NF3 가스를 이용한 리모트(remote) 플라즈마 방식으로 진행하며, 상기 습식 식각 공정은 NF3 와 HF가 함유된 식각액을 이용하여 진행한다.
상기 제1 절연막을 형성하는 단계 이후, 산소 가스를 이용한 열처리 공정을 진행하는 단계를 더 포함한다.
상기 보호막의 산화된 부분을 제거하는 단계는 H2SO4 를 함유하는 식각액을 이용하여 실시한다.
본 발명의 일실시 예에 따르면, 반도체 소자의 소자분리용 트렌치 내에 보호막을 형성한 후, DED 방식으로 HDP막을 이용하여 소자 분리용 트렌치를 채워 소자 분리막을 형성함으로써, 공정 비용을 절감하고 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2 내지 도 5는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 전하 저장층(102), 제1 하드 마스크막(103), 및 제2 하드 마스크막(104)을 순차적으로 형성한다. 전하 저장층(102)은 폴리 실리콘막 또는 전하를 트랩하여 차지할 수 있는 질화막으로 형성하는 것이 바람직하다. 폴리 실리콘막은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다.
도 3을 참조하면, 식각 공정을 실시하여 제1 하드 마스크막, 및 제2 하드 마스크막을 패터닝하여 하드 마스크 패턴(105)을 형성한다. 이 후, 하드 마스트 패턴(105)을 식각 마스크로 이용하는 식각 공정을 실시하여 전하 저장층(102A), 및 터널 절연막(101A)을 식각하여 반도체 기판(100)의 소자 분리 영역을 노출시킨다.
이 후, 노출된 반도체 기판(100)을 식각하여 소자 분리용 트렌치(106)을 형성한다.
이 후, 소자 분리용 트렌치(106)를 포함한 전체 구조 상에 보호막(107)을 형성한다. 보호막(107)은 질화막으로 형성하는 것이 바람직하다. 보호막(107)은 200Å 내지 300Å의 두께로 형성하며 바람직하게는 250Å의 두께로 형성하는 것이 바 람직하다.
보호막(107)을 형성하기 전에 산화 공정을 실시하여 식각 공정시 발생하는 기판 손상을 감소시켜 주는 것이 바람직하다.
도 4를 참조하면, 소자 분리용 트렌치(106)의 저면에 제1 절연막(108)을 형성한다. 제1 절연막(108)은 DED( Deposition Etch Deposition ) 방식을 이용하여 HDP 절연막으로 형성하는 것이 바람직하다. 이때 보호막(107)은 노출되는 부분이 HDP 절연막 형성 공정으로 인하여 산화된다.
상술한 DED 방식은 1차적으로 HDP 절연막을 증착한 후, 식각 공정을 실시하여 트렌치 개구부에 오버행(overhang)된 부분을 식각한 후, HDP 절연막을 재증착하는 방식으로 진행된다. 증착 공정은 SiH4 가스와 O2 가스를 이용하여 진행한다. 이때 식각 공정은 건식 또는 습식으로 진행될 수 있다. 건식 식각 방식은 NF3 가스를 이용한 리모트(remote) 플라즈마 방식으로 진행되며, 습식 식각 공정은 NF3 와 HF가 함유된 식각액을 이용하여 진행된다. 이때 식각 공정시 발생하는 불소(F)가 퍼지되지 못하고 잔류하여도 전하 저장층(102A) 측벽에 잔류하는 보호막(107)에 의해 전하 저장층(102A)이 보호된다.
이 후, O2 가스를 이용한 표면을 열처리 해주는 것이 바람직하다.
도 5를 참조하면, 보호막(107A)의 산화된 부분을 식각하여 제거한다. 이때 식각 공정은 H2SO4 를 함유하는 식각액을 이용하여 실시하는 것이 바람직하다. 이 후, 보호막(107A)을 포함한 전체 구조 상에 제2 절연막(109)을 형성한다. 제2 절연막(109)은 HDP 산화막으로 형성하는 것이 바람직하다. 이때 제2 절연막(109) 형성 공정시 전하 저장층(102A) 측벽에 잔류하는 보호막(107A)은 전부 산화된다. 이로 인하여 소자의 동작시 전하를 트랩하는 문제점이 발생하지 않는다.
이 후, 평탄화 공정을 실시하여 소자 분리용 트렌치(106) 내에 제1 절연막(108) 및 제2 절연막(109)을 잔류 시켜 소자 분리막을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2 내지 도 5는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 터널 절연막
102 : 전하 저장층 105 : 하드 마스크 패턴
106 : 소자 분리용 트렌치 107 : 보호막
108 : 제1 절연막 109 : 제2 절연막

Claims (10)

  1. 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계;
    상기 전하 저장층 및 터널 절연막을 식각하여 소자 분리용 트렌치를 형성하는 단계;
    상기 소자 분리용 트렌치를 포함한 전체 구조 상에 보호막을 형성하는 단계;
    상기 소자 분리용 트렌치 저면에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 형성 단계에서 상기 보호막의 산화된 부분을 제거하는 단계; 및
    상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하는 단계를 포함하는 반도체 메모리 소자의 제조 방법.
  2. 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계;
    상기 전하 저장층 및 터널 절연막을 식각하여 소자 분리용 트렌치를 형성하는 단계;
    상기 소자 분리용 트렌치를 포함한 전체 구조 상에 보호막을 형성하는 단계;
    상기 소자 분리용 트렌치 저면에 제1 절연막을 형성하되, 상기 제1 절연막 형성시 상기 전하 저장층은 상기 보호막에 의해 보호되는 단계;
    상기 제1 절연막 형성 단계에서 상기 보호막의 산화된 부분을 제거하는 단계; 및
    상기 제1 절연막을 포함한 전체 구조 상에 제2 절연막을 형성하되, 상기 전하 저장층의 측벽에 형성된 상기 보호막은 산화되는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막은 질화막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 절연막 및 제2 절연막은 HDP 산화막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 절연막은 증착 공정, 식각 공정, 증착 공정이 반복되는 DED 방식으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  6. 제 5 항에 있어서,
    상기 증착 공정은 SiH4 가스와 O2 가스를 이용하여 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  7. 제 5 항에 있어서,
    상기 식각 공정은 건식 식각 방식 또는 습식 식각 방식으로 진행되며, 상기 건식 식각 방식은 NF3 가스를 이용한 리모트(remote) 플라즈마 방식으로 진행하며, 상기 습식 식각 공정은 NF3 와 HF가 함유된 식각액을 이용하여 진행하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 절연막을 형성하는 단계 이후,
    산소 가스를 이용한 열처리 공정을 진행하는 단계를 더 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막의 산화된 부분을 제거하는 단계는 H2SO4 를 함유하는 식각액을 이용하여 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막은 200 내지 300Å의 두께로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
KR1020070140081A 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법 KR101002474B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070140081A KR101002474B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법
US12/163,584 US7611964B2 (en) 2007-12-28 2008-06-27 Method of forming isolation layer of semiconductor memory device
CN2008101335647A CN101471305B (zh) 2007-12-28 2008-07-17 半导体存储器件隔离层的形成方法
JP2008209174A JP2009164566A (ja) 2007-12-28 2008-08-15 半導体メモリ素子の素子分離膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140081A KR101002474B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20090072089A true KR20090072089A (ko) 2009-07-02
KR101002474B1 KR101002474B1 (ko) 2010-12-17

Family

ID=40798985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140081A KR101002474B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법

Country Status (4)

Country Link
US (1) US7611964B2 (ko)
JP (1) JP2009164566A (ko)
KR (1) KR101002474B1 (ko)
CN (1) CN101471305B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121632B1 (ko) * 2008-12-26 2012-03-09 주식회사 하이닉스반도체 반도체 소자 및 비휘발성 메모리 소자의 소자분리막 형성 방법
KR101146872B1 (ko) * 2009-05-21 2012-05-17 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 제조 방법
EP2520917A1 (en) 2011-05-04 2012-11-07 Nxp B.V. MEMS Capacitive Pressure Sensor, Operating Method and Manufacturing Method
US9059244B2 (en) 2013-10-15 2015-06-16 International Business Machines Corporation Fabricating shallow-trench isolation semiconductor devices to reduce or eliminate oxygen diffusion
CN108987402A (zh) * 2017-05-31 2018-12-11 华邦电子股份有限公司 存储元件的制造方法
US10535550B2 (en) * 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
KR20220135825A (ko) * 2021-03-31 2022-10-07 에스케이하이닉스 주식회사 반도체 장치 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
CN1442895A (zh) * 2002-03-06 2003-09-17 矽统科技股份有限公司 形成浅沟槽隔离区的方法
KR100689826B1 (ko) * 2005-03-29 2007-03-08 삼성전자주식회사 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
US7524750B2 (en) * 2006-04-17 2009-04-28 Applied Materials, Inc. Integrated process modulation (IPM) a novel solution for gapfill with HDP-CVD
US7364975B2 (en) * 2006-07-20 2008-04-29 Infineon Technologies Ag Semiconductor device fabrication methods
US7763522B2 (en) * 2007-08-01 2010-07-27 United Microelectronic Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation

Also Published As

Publication number Publication date
US20090170281A1 (en) 2009-07-02
CN101471305B (zh) 2010-12-22
CN101471305A (zh) 2009-07-01
JP2009164566A (ja) 2009-07-23
KR101002474B1 (ko) 2010-12-17
US7611964B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
KR101002474B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
JP2002016156A (ja) 不揮発性メモリの製造方法
KR100676598B1 (ko) 반도체 소자의 제조 방법
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US20090068818A1 (en) Method of forming an isolation layer of a semiconductor device
KR20110114857A (ko) 핀형 트랜지스터를 포함하는 반도체 소자 제조방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100822608B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100861606B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100891424B1 (ko) 플래시 메모리 소자 및 이의 형성 방법
KR100500943B1 (ko) 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법
KR20080071809A (ko) 반도체 소자의 형성 방법
KR20080016327A (ko) 반도체 소자 및 그 제조 방법
KR100932336B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR20100013986A (ko) 반도체 소자의 제조 방법
KR20100008165A (ko) 반도체 소자의 제조 방법
KR20100011491A (ko) 반도체 소자의 제조 방법
KR20090000346A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090072092A (ko) 반도체 소자 및 이의 제조 방법
KR20100023140A (ko) 반도체 소자의 제조 방법
KR20090078145A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080015589A (ko) 플래쉬 메모리 소자의 제조 방법
KR20090072087A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080004302A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee