KR20090072092A - 반도체 소자 및 이의 제조 방법 - Google Patents
반도체 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20090072092A KR20090072092A KR1020070140084A KR20070140084A KR20090072092A KR 20090072092 A KR20090072092 A KR 20090072092A KR 1020070140084 A KR1020070140084 A KR 1020070140084A KR 20070140084 A KR20070140084 A KR 20070140084A KR 20090072092 A KR20090072092 A KR 20090072092A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- device isolation
- semiconductor substrate
- film
- slope
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 33
- 238000002360 preparation method Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 2
- 230000009977 dual effect Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 반도체 기판에 터널 절연막, 전하 저장층을 형성하는 단계와, 상기 전하 저장층, 상기 터널 절연막, 상기 반도체 기판을 식각하여 이중 측벽 기울기를 갖는 소자 분리용 트렌치를 형성하는 단계, 및 상기 소자 분리용 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계를 포함한다.
소자 분리막, 보이드, 트렌치
Description
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 특히 보이드 발생을 억제할 수 있는 반도체 소자 및 이의 제조 방법에 관한 것이다.
반도체 회로에서는 반도체 기판 상부에 형성된 단위소자 예컨대, 트랜지스터, 다이오드 또는 저항 등을 전기적으로 분리하는 것이 필요하다. 따라서, 이러한 소자 분리 공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 단계의 공정 마진을 좌우하게 된다.
이러한 소자 분리를 형성하기 위한 방법으로 반도체 부분 산화법(LOCal Oxidation of Silicon; 이하 LOCOS라 함)이 많이 사용되어 왔다. 그러나, 이러한 LOCOS 소자 분리에 의하면 반도체 기판의 선택적 산화시 마스크로 사용되는 질화막 하부에서 패드 산화막의 측면으로 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(Bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 채널 길이가 짧아지게 되어 문턱전압(Threshold voltage)이 증가하게 되므로 예컨대, 트랜지스터 등의 전기적 특성을 악화시키는 문제점이 발생하게 된다.
한편, 트렌치 소자 분리(Shallow Trench Isolation, 이하 STI라 함) 공정은 반도체 소자의 설계규칙(Design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈 비크에 따른 액티브 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자 분리 공정으로 부각되고 있다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(10) 상에 터널 절연막(11), 플로팅 게이트용 도전막(12), 제1 및 제2 하드 마스크막(13,14)을 순차적으로 적층한 후, 이를 식각하여 반도체 기판(10)의 소자 분리 영역을 노출시킨 후 이를 식각하여 소자 분리용 트렌치를 형성한다. 이 후, 절연막(15)으로 트렌치를 채운다. 이 후, 절연막(15)의 막질 향상 및 경화 공정을 위하여 큐어링 공정을 진행한다. 큐어링 공정시 아웃 가싱(out-gasing)이 제대로 진행되지 않을 경우 절연막(15) 내부에 보이드(Void)가 불균일한 위치에 발생할 수 있다.
도 2를 참조하면, 절연막(15)을 에치백하여 소자 분리용 트렌치의 저면에 잔류시킨다. 이때 보이드(Void)가 불균일한 위치에 발생한 경우 에치백 공정시 절연막(15) 상부의 높이가 서로 틀려질 수 있다. 이로 인하여 반도체 소자의 액티브 영역에 미치는 인장응력이 서로 다르게 되어 터널 절연막(11) 및 플로팅 게이트용 도 전막(12)이 한쪽 방향으로 기울어지게 된다.
도 3은 종래 기술에 따른 반도체 소자의 소자 분리막 사진이다.
도 3을 참조하면, 터널 절연막 및 플로팅 게이트용 도전막이 한쪽 방향으로 기울어진 모습을 볼 수 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 소자 분리막 형성 공정시 소자 분리용 트렌치의 측벽을 이중 기울기를 갖도록 형성하여 보이드 발생을 억제하여 반도체 소자의 액티브 영역의 휨 현상을 방지할 수 있는 반도체 소자의 소자 분리막 및 이의 제조 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자는 소자 분리 영역과 액티브 영역으로 정의되는 반도체 기판과, 상기 소자 분리 영역에 형성된 소자 분리막을 포함하며, 상기 반도체 기판과 접촉되는 상기 소자 분리막의 측벽은 이중 기울기를 갖는다.
상기 소자 분리막의 측벽은 상단부의 기울기가 87˚ 내지 90˚이며 하단부의 기울기가 75˚ 내지 85˚이다.
본 발명의 일실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판에 터널 절연막, 전하 저장층을 형성하는 단계와, 상기 전하 저장층, 상기 터널 절연막, 상기 반도체 기판을 식각하여 이중 측벽 기울기를 갖는 소자 분리용 트렌치를 형성하는 단계, 및 상기 소자 분리용 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계를 포함한다.
상기 소자 분리용 트렌치의 상단부 측벽 기울기는 87˚ 내지 90˚로 형성하 며 하단부의 기울기가 75˚ 내지 85˚가 되도록 형성한다.
상기 소자 분리용 트렌치 형성 단계는 ICP/ERC Type의 플라즈마 소스(Plasma source)를 사용하는 고밀도 플라즈마 장비를 사용하여 실시한다.
상기 소자 분리용 트렌치 형성 단계는 2~15mTorr의 압력, 100~400Watt의 바이어스 파워를 사용한 식각 공정을 이용하여 실시한다.
상기 소자 분리용 트렌치 형성 단계는 메인 식각 가스를 HBr가스와 Cl2 가스를 이용하며, O2함량을 주 식각 가스 대비 40:1~10:1의 고비율로 더 포함하여 사용하여 실시한다.
본 발명의 일실시 예에 따르면, 반도체 소자의 소자 분리막 형성 공정시 소자 분리용 트렌치의 측벽을 이중 기울기를 갖도록 형성하여 보이드 발생을 억제하여 반도체 소자의 액티브 영역의 휨 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 4 내지 도 7은 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 4를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 전하 저장층(102), 제1 하드 마스크막(103), 및 제2 하드 마스크막(104)을 순차적으로 형성한다. 터널 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 전하 저장층은(102)은 폴리 실리콘막 또는 전하를 트랩할 수 있는 질화막으로 형성하는 것이 바람직하다. 전하 저장층(102)을 폴리 실리콘막으로 형성할 경우 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 제1 하드 마스크막(103), 및 제2 하드 마스크막(104)은 질화막 및 산화막으로 각각 형성하는 것이 바람직하다.
도 5를 참조하면, 식각 공정을 실시하여 제1 하드 마스크막(103), 및 제2 하드 마스크막(104)을 패터닝한다. 이 후, 하드 마크스 패턴(104, 103)을 식각 마스크로 이용하는 식각 공정을 실시하여 전하 저장층(102), 및 터널 절연막(101)을 식각하여 반도체 기판(100)의 소자 분리 영역을 노출시킨다.
노출된 소자 분리 영역을 식각하여 소자 분리용 트렌치(105)를 형성한다. 소자 분리용 트렌치(105)는 상단부의 측벽과 하단부 측벽의 기울기를 서로 다르게 형성하는 것이 바람직하다. 즉, 상단부 측벽의 기울기는 90˚ 내지 87˚로 형성하고, 하단부 측벽의 기울기는 75˚ 내지 85˚로 형성하는 것이 바람직하다. 소자 분리용 트렌치(105)의 상단부 측벽 기울기를 수직 또는 수직에 가깝게 형성함으로써, 반도체 기판의 액티브 영역 폭을 충분히 확보할 수 있다.
소자 분리용 트렌치(105)를 형성하기 위한 식각 공정을 상세히 설명하면 다음과 같다.
식각 공정은 ICP/ERC Type의 플라즈마 소스(Plasma source)를 사용하는 고밀도 플라즈마 장비를 사용하는 것이 바람직하다. 또한, 압력(Pressure)을 2~15mTorr 사이의 저압 공정을 사용하며, 바이어스 파워(Bias Power)를 100~400Watt로 하여 이온의 직진성을 증가시켜 식각하는 것이 바람직하다. 식각 가스는 메인 식각 가스로 HBr가스와 Cl2 가스를 이용하며, O2함량을 메인 식각 가스 대비 40:1~10:1의 고비율로 더 첨가하여 사용하는 것이 바람직하다.
도 6은 상술한 식각 공정을 이용하여 소자 분리용 트렌치를 형성한 소자의 사진이다. 도 6을 참조하면, 소자 분리용 트렌치가 이중 기울기를 갖도록 형성된 것을 알 수 있다. 이는 저압 공정으로 식각을 하면 초기 식각은 버티컬하게 트렌치 구조를 만들 수 있으며, 식각이 진행됨(대략 1000~1800Å 사이)에 따라 식각된 폴리머가 트렌치의 측벽에 재층착(re deposition)되어 식각 기울기가 바뀌게되는 것을 이용하여 이중 기울기를 갖는 소자 분리용 트렌치를 형성할 수 있다.
도 7을 참조하면, 소자 분리용 트렌치(105)를 절연막으로 채워 소자 분리막(106)을 형성한다. 이를 좀더 상세히 설명하면, 소자 분리용 트렌치(105)를 포함 한 전체 구조 상에 라이너 절연막을 형성한다. 라이너 절연막은 HDP 산화막으로 형성하는 것이 바람직하다. 이 후, 라이너 절연막을 포함한 전체 구조 상에 SOD 산화막을 형성한다. 이 후, 큐어링 공정을 실시하여 SOD 산화막의 막질을 개선시킨다. 큐어링 공정시 SOD 산화막 내에 보이드가 발생하여도 소자 분리용 트렌치(105)의 상단 측벽의 기울기가 수직으로 형성되어 반도체 기판(100)의 액티브 영역이 충분한 폭을 갖으므로 인장응력에 대응하여 액티브 영역의 휨 현상을 방지한다.
이 후, 식각 공정을 실시하여 SOD 산화막을 소자 분리용 트렌치(105)의 저면에 잔류시킨다. 이 후, HDP 산화막을 이용하여 소자 분리용 트렌치(105)를 채워 소자 분리막(106)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1 및 도 2는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3은 종래 기술에 따른 반도체 소자의 소자 분리막 사진이다.
도 4 내지 도 7은 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 터널 절연막
102 : 전하 저장층 103, 104 : 제1 및 제2 하드 마스크막
105 : 소자 분리용 트렌치 106 : 소자 분리막
Claims (8)
- 소자 분리 영역과 액티브 영역으로 정의되는 반도체 기판;상기 소자 분리 영역에 형성된 소자 분리막을 포함하며,상기 반도체 기판과 접촉되는 상기 소자 분리막의 측벽은 이중 기울기를 갖는 반도체 소자.
- 제 1 항에 있어서,상기 소자 분리막의 측벽은 상단부의 기울기가 87˚ 내지 90˚이며 하단부의 기울기가 75˚ 내지 85˚인 반도체 소자.
- 반도체 기판의 소자 분리 영역을 식각하여 소자 분리용 트렌치를 형성하되, 상기 소자 분리용 트렌치 측벽의 기울기가 이중 기울기를 갖도록 형성하는 단계; 및상기 트렌치 내에 절연막을 채워 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 반도체 기판에 터널 절연막, 전하 저장층을 형성하는 단계;상기 전하 저장층, 상기 터널 절연막, 상기 반도체 기판을 식각하여 이중 측벽 기울기를 갖는 소자 분리용 트렌치를 형성하는 단계; 및상기 소자 분리용 트렌치를 절연막으로 채워 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 소자 분리용 트렌치의 상단부 측벽 기울기는 87˚ 내지 90˚로 형성하며 하단부의 기울기가 75˚ 내지 85˚가 되도록 형성하는 반도체 소자의 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 소자 분리용 트렌치 형성 단계는 ICP/ERC Type의 플라즈마 소스(Plasma source)를 사용하는 고밀도 플라즈마 장비를 사용하여 실시하는 반도체 소자의 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 소자 분리용 트렌치 형성 단계는 2~15mTorr의 압력, 100~400Watt의 바이어스 파워를 사용한 식각 공정을 이용하여 실시하는 반도체 소자의 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 소자 분리용 트렌치 형성 단계는 메인 식각 가스를 HBr가스와 Cl2 가스를 이용하며, O2함량을 주 식각 가스 대비 40:1~10:1의 고비율로 더 포함하여 사용하여 실시하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140084A KR20090072092A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070140084A KR20090072092A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090072092A true KR20090072092A (ko) | 2009-07-02 |
Family
ID=41329356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070140084A KR20090072092A (ko) | 2007-12-28 | 2007-12-28 | 반도체 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090072092A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021109580A1 (zh) * | 2019-12-06 | 2021-06-10 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
-
2007
- 2007-12-28 KR KR1020070140084A patent/KR20090072092A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021109580A1 (zh) * | 2019-12-06 | 2021-06-10 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7736991B2 (en) | Method of forming isolation layer of semiconductor device | |
| JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
| KR101002474B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100676598B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090072092A (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100861606B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100838380B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100822608B1 (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100932336B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090056263A (ko) | 반도체 소자의 소자 분리막 및 그의 형성 방법 | |
| KR20090078145A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060075402A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20060134320A (ko) | 반도체소자의 트랜치 소자분리막 및 그 제조방법 | |
| KR20090000346A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090072087A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20020075008A (ko) | 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법 | |
| KR101087717B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100843047B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100792357B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| KR20080069398A (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR20080015589A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20100076315A (ko) | 반도체 소자의 제조 방법 | |
| KR20100011491A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |