CN100468650C - 半导体存储器件的制造方法 - Google Patents
半导体存储器件的制造方法 Download PDFInfo
- Publication number
- CN100468650C CN100468650C CNB2006100256511A CN200610025651A CN100468650C CN 100468650 C CN100468650 C CN 100468650C CN B2006100256511 A CNB2006100256511 A CN B2006100256511A CN 200610025651 A CN200610025651 A CN 200610025651A CN 100468650 C CN100468650 C CN 100468650C
- Authority
- CN
- China
- Prior art keywords
- side wall
- wafer
- wall spacers
- etching
- reative cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种半导体器件的制造方法，在反应室进行定期维护之后，所述方法包括：用试片对反应室进行适应性调整；在反应室内利用测试晶片单独运行刻蚀工艺；检测刻蚀速率；根据所述刻蚀速率调整正式生产晶片的刻蚀工艺时间。本发明的方法能够将侧壁间隔层控制在所需的宽度，其误差被控制在±1的范围内，且缩短了由于反应室的定期维护后所必须的所适应性调整时间，提高了生产效率和良品率，降低了生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种在SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物-氧化物-硅)存储器件中具有隔离作用的间隔层(offset spacer)的制造方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展。在例如DRAM的半导体存储器件中，SONOS(silicon-oxide-nitirde-oxide-silicon硅-氧化物-氮化物-氧化物-硅)存储器件作为新一代低电压高密度非挥发性半导体闪存器件，以其优良的按比例缩小特性被广泛应用。SONOS器件中核心结构是在多晶硅栅极和硅衬底表面之间形成的氧化层-氮化层-氧化层(oxide-nitirde-oxide ONO)叠层介电层结构，ONO的各层厚度只有10nm左右，且长度变得较以往更短，载流子被储存在氮化层中。采用厚度较薄的ONO层，可以增强栅电极与沟道载流子的耦合，使器件的运算速度更快。
申请号为01123714.7的中国专利申请介绍了一种利用CMOS工艺制造SONOS存储器件栅极结构中ONO介电层的方法。图1为SONOS存储器件ONO介电层结构剖面图。在这里，为了便于说明，以NMOS类型的存储单元为例，对于PMOS，从原理上形成过程是类似的。如图1所示，首先利用光刻和刻蚀工艺在衬底表面定义出有源区域，再利用离子注入法在有源区内，将n型杂质注入到p型衬底10中形成源区12和漏区10。在源区12和漏区14之间限定沟道区16。随后，在衬底10的沟道区16上依次淀积隧道氧化层18a和氮化硅层(Si3N4)18b，在氮化硅层18b上再淀积一层阻挡氧化层18c，从而形成由氧化硅-氮化硅-氧化硅(oxide-nitirde-oxide)组成的ONO介质叠层结构18。隧道氧化层18a与源区12和漏区14接触。氮化硅层18b为具有预定密度的陷阱位。
接着，沉积多晶硅(Polysilicon)层116覆盖阻挡氧化层18c，再沉积硅化金属(Silicide)层118覆盖多晶硅层116，同样利用光刻及蚀刻工艺定义多晶硅层116与硅化金属层118，而形成栅极120，且暴露出ONO结构的隧道氧化层18a。随后，在栅极120两侧侧壁生长一层厚度约25
的氧化层，例如二氧化硅(SiO2)121。然后利用如以化学气相淀积的方法(Chemical Vapor Deposition；CVD)淀积一层材料层覆盖ONO结构18、氧化层121以及栅极120，此材料层可为四氧乙基硅酸盐(Tetra-Ethyl-Ortho-Silicate；TEOS)或氮化硅(Si3N4)等，然后去掉栅极120表面的材料层并回刻氧化层121表面的材料层从而形成侧壁间隙层(offset spacer)122。然后，以间隙层122与栅极120所组成的结构为掩膜，进行离子注入，例如，以磷(P)或是对硅(Si)的固溶度较高的砷(As)为离子源(Ion Source)，对衬底10的源区12和漏区16进行高浓度且深度较深的重掺杂(Heavy Doping)，对区域13和15进行低浓度且深度较浅的低掺杂(LowDoping)，以形成防止短沟道效应的LDD(低掺杂漏区)。然后进行退火以激活注入的杂质离子形成源极和漏极。
侧壁间隔层122已在90nm以下工艺节点被广泛采用以提高运算速度。其宽度影响LDD(低掺杂漏区)的大小，而LDD又影响短沟效应和饱和漏电流(Idsat)。因此侧壁间隔层宽度的变化和漂移将导致PMOS和NMOS器件饱和漏电流的变化，从而影响器件的性能。在90nm工艺节点被控制在低于90，且在65nm及以下的工艺节点将变得更加薄。现有技术中这种超薄宽度的侧壁间隔层的刻蚀是比较难以控制的，反应室的稳定性、刻蚀时间等因素都不同程度地影响侧壁间隔的宽度。因此，将侧壁间隔层的宽度严格控制在确定的范围是亟待解决的问题。
发明内容
因此，本发明的目的在于提供一种半导体存储器件的制造方法，该方法在形成侧壁间隔层时，通过对反应室进行适应性调整(season)和严格控制刻蚀时间来控制侧壁间隔层的宽度，以解决现有技术中存在的侧壁间隔层宽度难以控制的问题。
为达到上述目的，本发明提供的一种半导体器件的制造方法，在反应室进行定期维护之后，所述方法包括:
a 利用试片对反应室进行适应性调整；
b 在反应室内利用具有栅极结构的测试晶片单独运行刻蚀侧壁间隔层的工艺步骤；
c 确定侧壁间隔层的刻蚀速率；
d 根据所述刻蚀速率调整正式生产晶片时侧壁间隔层的刻蚀时间。
若检测到刻蚀速率增加，则在刻蚀正式晶片的侧壁间隔层时缩短刻蚀时间。若检测到刻蚀速率减少，则在正式晶片的刻蚀时延长刻蚀时间。
所述步骤a的试片数量为5-10片。
所述步骤b的测试晶片数量为1-2片。
所述适应性调整包括与正式晶片生产时相同的工艺步骤。
所述刻蚀工艺为反应离子刻蚀工艺。
与本发明的前述方法具有相同或相应技术特征的另一种半导体器件的制造方法，在反应室进行定期维护之后，所述方法包括:
a 利用试片对反应室进行适应性调整；
b 在反应室内利用测试晶片单独运行刻蚀工艺；
c 检测刻蚀速率；
d 根据所述刻蚀速率调整正式生产晶片的刻蚀时间。
若检测到刻蚀速率增加，则在正式晶片的刻蚀时缩短刻蚀时间。若检测到刻蚀速率减少，则在正式晶片的刻蚀时延长刻蚀时间。
所述步骤a的试片数量为5-10片。
所述步骤b的测试晶片数量为1-2片。
所述适应性调整包括与正式晶片生产时相同的工艺步骤。
与现有技术相比，本发明具有以下优点:
侧壁间隔层的宽度在很大程度上影响NMOS和PMOS器件有源区中轻掺杂区(LDD)的特性，而LDD可以抑制短沟效应从而控制场效应晶体管的饱和漏电流，因此在制造场效应晶体管的过程中控制侧壁间隔层的宽度是非常重要的。本发明的半导体存储器件的制造方法的目的主要是控制侧壁间隔层的宽度，使其保持在特定的范围内。在反应室进行定期维护后，本发明的方法通过合理投放试片即控档片，也就是裸露晶片(BareSilicon Wafer)的数量对反应室进行适应性调整的试片运行，以消除反应室的不稳定因素，一方面通过测定测试晶片侧壁间隔层的刻蚀时间和宽度的关系，来调整正式晶片侧壁间隔层的刻蚀时间，这是标准的高等模型反馈控制的应用。另一方面保证反应室中单独运行一个批次的晶片的侧壁间隔层刻蚀工艺，而不与其它批次或其它工序混合运行，达到控制侧壁间隔层宽度的目的。本发明的方法能够将侧壁间隔层控制在所需的宽度，其误差被控制在±1的范围内，且缩短了由于反应室的定期维护后所必须的所适应性调整时间，保证了生产进度，提高了良品率，降低了生产成本。
附图说明
图1为SONOS存储器件ONO介电层结构剖面图；
图2为本发明半导体存储器件的制造方法的流程图；
图3为本发明的半导体制造方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明揭示了一种半导体栅极结构的制造方法，对90nm及以下的SONOS器件侧壁间隔层的宽度具有很高的控制精度。
CMOS工艺已经进入90nm以下的工艺节点，控制侧壁间隔层的宽度和其变化变得越来越重要。侧壁间隔层宽度的改变和/或大的变化将导致NMOS和PMOS器件饱和漏电流的显著变化，因而影响器件性能。在90nm以下的工艺节点中，侧壁间隔层的宽度被控制在85左右。本发明采用高介电常数材料例如氮化硅(Si3N4)作为侧壁间隔层，以抑制漏电流和提高驱动电流。如此薄的侧壁间隔层对反应室的环境条件是相当敏感的，特别是在反应室刚刚进行完定期维护之后。而且，由于反应室资源的限制，ONO侧壁间隔层的刻蚀和其它工序(例如ONO叠层的刻蚀等)常常在同一个反应室内运行，这种在反应室中工序的混合运行严重影响侧壁间隔层的刻蚀速率，导致侧壁间隔层宽度的极不稳定。
本发明的方法在保证提高良品率的前提下充分利用现有反应室的资源，采用试片即控档片，也就是裸露晶片(BareSilicon Wafer)对反应室进行适应性调整和在反应室中单独运行测试晶片侧壁间隔层刻蚀工艺相结合的方式来克服反应室环境条件的不确定因素，达到控制侧壁间隔层的刻蚀精度的目的。下面详细描述。
半导体制造业的基础是执行各种工艺的设备，例如光刻设备和刻蚀设备等，由于设备本身是一个复杂的系统，在运行一段时间后需要对设备进行定期维护。以等离子刻蚀设备为例，反应室的真空容器内设置有导电性隔壁板，导电性隔壁板将真空容器内部隔离为两个空间，一个空间内部形成为配置了高频电极的等离子体生成空间、另一个空间为成膜处理空间，内部配置有承载晶片的晶片保持机构，对这种具有复杂结构的反应室进行定期维护是非常必要的。
本发明的半导体器件制造方法在反应室进行定期维护之后，对反应室进行适应性调整。所谓适应性调整，就是在反应室中投放5-10片的试片，此试片为控档片，即裸露晶片(BareSilicon Wafer)，本实施例中采用5片，运行与正式晶片(其中包括SONOS器件)的制造相同的工艺，其中包括侧壁间隔层的刻蚀工艺。通过这种方式的适应性调整来有效地减少由定期维护后带来的环境条件的改变对侧壁间隔层刻蚀宽度的影响。此外，在实际生产正式晶片时采用非混合运行的方式，也就是在反应室内部单独运行侧壁间隔层的刻蚀工艺。通过在正式刻蚀晶片之前对反应室进行适应性调整和正式生产时的非混合运行能够将侧壁间隔层的刻蚀精度控制在±1的范围内。图2为晶片生产批次和侧壁间隔层宽度误差的关系曲线图，如图2所示，横坐标表示不同的晶片批次，纵坐标表示宽度误差，圆圈内的三个点表示在经过适应性调整的反应室中进行非混合工艺运行的三个晶片批次，由图中可以看出，圆圈内的三个点表示的三个批次晶片的侧壁间隔层的宽度误差均被控制在1范围内。
反应室的定期维护后，很多参数会有一定程度的变化，实践表明，这些变化将引起刻蚀率的显著增加。因此在同样的时间内侧壁间隔层被刻蚀得更薄。而这种暂时的工艺条件的改变依靠试片适应性调整和非混合运行是无法解决的。因此，本发明的半导体器件制造方法通过减少刻蚀时间的方法可以减小甚至消除由于反应室定期维护后工艺条件的改变对侧壁间隔层的过度刻蚀，而且不会对侧壁间隔层的外形尺寸造成任何负面影响。本发明的方法在反应室定期维护之后投入1-2片测试晶片，该测试晶片是与正式晶片相同的晶片，在反应室内进行试运行，以检测反应室内对测试晶片上ONO侧壁间隔层的刻蚀工艺条件是否存在改变，也就是刻蚀速率是否增加。刻蚀速率通过测量侧壁间隔层的宽度与刻蚀时间的关系进行确定。如果刻蚀速率增加的话，则在刻蚀正式晶片的侧壁间隔层时减少刻蚀时间。若检测到刻蚀速率减少，则在正式晶片的刻蚀时延长刻蚀时间。通过这种反馈控制的方法，提高了反应室的可靠性，以适应晶片量产的需要。
图3为本发明的半导体制造方法的流程图。本发明的半导体器件的制造方法，在反应室进行定期维护之后，首先用试片即控挡片也就是裸露晶片对反应室进行适应性调整；然后在反应室内利用具有栅极结构的测试晶片单独运行刻蚀侧壁间隔层的工艺步骤；接下来测量侧壁间隔层的宽度来检测侧壁间隔层的刻蚀速率；根据所述刻蚀速率调整正式生产晶片时侧壁间隔层的刻蚀时间。检测到刻蚀速率增加，则在刻蚀正式晶片的侧壁间隔层时缩短刻蚀时间。若检测到刻蚀速率减少，则在正式晶片的刻蚀时延长刻蚀时间。其中试片数量为5-10片，测试晶片数量为1-2片。适应性调整包括与正式晶片生产时相同的工艺步骤，其中的刻蚀工艺为反应离子刻蚀工艺。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，在反应室进行定期维护后，晶片其它部位的刻蚀、包括除了刻蚀工艺之外，其它工艺例如淀积工艺的运行，均可以采用本发明的对反应室进行适应性调整以及对工艺参数进行反馈控制的思想，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (4)
1、一种半导体器件的制造方法，在反应室进行定期维护之后，所述方法包括:
a 利用试片对反应室进行适应性调整，所述适应性调整就是在反应室中投放试片，运行与正式晶片的制造相同的工艺，其中包括侧壁间隔层的刻蚀工艺；
b 在反应室内利用具有栅极结构的测试晶片单独运行刻蚀侧壁间隔层的工艺步骤；
c 确定侧壁间隔层的刻蚀速率；
d 根据所述刻蚀速率调整正式生产晶片时侧壁间隔层的刻蚀时间，如果刻蚀速率增加的话，则在刻蚀正式晶片的侧壁间隔层时减少刻蚀时间；若检测到刻蚀速率减少，则在正式晶片的刻蚀时延长刻蚀时间。
2、如权利要求1所述的方法，其特征在于:所述步骤a的试片数量为5-10片。
3、如权利要求1所述的方法，其特征在于:所述步骤b的测试晶片数量为1-2片。
4、如权利要求1所述的方法，其特征在于:所述步骤a中的侧壁间隔层的刻蚀工艺为反应离子刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100256511A CN100468650C (zh) | 2006-04-12 | 2006-04-12 | 半导体存储器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100256511A CN100468650C (zh) | 2006-04-12 | 2006-04-12 | 半导体存储器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101055841A CN101055841A (zh) | 2007-10-17 |
| CN100468650C true CN100468650C (zh) | 2009-03-11 |
Family
ID=38795585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100256511A Active CN100468650C (zh) | 2006-04-12 | 2006-04-12 | 半导体存储器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468650C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673682B (zh) * | 2009-09-25 | 2012-07-04 | 上海宏力半导体制造有限公司 | 晶片刻蚀方法 |
| CN102044482B (zh) * | 2009-10-20 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
| CN102412293B (zh) * | 2010-09-25 | 2013-09-11 | 上海华虹Nec电子有限公司 | Sonos工艺中5伏pmos器件及制造方法 |
| CN102315112B (zh) * | 2011-09-28 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 堆栈金属栅极的刻蚀方法 |
| CN106155005B (zh) * | 2015-04-22 | 2019-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种机台制程参数偏移的管控系统及方法 |
| CN110534427B (zh) * | 2019-09-06 | 2021-11-12 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
-
2006
- 2006-04-12 CN CNB2006100256511A patent/CN100468650C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101055841A (zh) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446379B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| CN100468650C (zh) | 半导体存储器件的制造方法 | |
| CN100375269C (zh) | 半导体器件及其制造方法 | |
| CN107706112B (zh) | 半导体器件的形成方法 | |
| CN115295494B (zh) | 一种半导体结构的制作方法 | |
| KR100607346B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US20210336014A1 (en) | Semiconductor device and method for manufacturing same | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US6664172B2 (en) | Method of forming a MOS transistor with improved threshold voltage stability | |
| US6344398B1 (en) | Method for forming transistor devices with different spacer width | |
| CN102637600B (zh) | Mos器件制备方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| US6429052B1 (en) | Method of making high performance transistor with a reduced width gate electrode and device comprising same | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| US6943116B2 (en) | Method for fabricating a p-channel field-effect transistor on a semiconductor substrate | |
| US11404328B2 (en) | Semiconductor structure and manufacturing method thereof | |
| CN110867380B (zh) | 半导体器件的形成方法 | |
| US7282420B2 (en) | Method of manufacturing a flash memory device | |
| US9356110B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10032772B2 (en) | Integrated circuits with high voltage devices and methods for producing the same | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| KR100598172B1 (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 | |
| CN102543704B (zh) | 栅极氧化层的形成方法 | |
| CN111769043B (zh) | 栅介质层的形成方法、半导体结构及其形成方法 | |
| US6716701B1 (en) | Method of manufacturing a semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |