CN102737965A - 一种Halo结构的形成方法 - Google Patents
一种Halo结构的形成方法 Download PDFInfo
- Publication number
- CN102737965A CN102737965A CN2011100904534A CN201110090453A CN102737965A CN 102737965 A CN102737965 A CN 102737965A CN 2011100904534 A CN2011100904534 A CN 2011100904534A CN 201110090453 A CN201110090453 A CN 201110090453A CN 102737965 A CN102737965 A CN 102737965A
- Authority
- CN
- China
- Prior art keywords
- ion
- halo
- ldd
- formation method
- injects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供一种Halo结构的形成方法,可用于形成65nm及以下技术节点的超浅结MOS器件,通过大角度倾斜方式的第一类离子LDD Halo注入结合小角度倾斜方式的第二类离子LDD Halo注入,来取代传统的磷离子LDD Halo注入,有效降低了阈值漂移,能有效降低结电容和结漏电,抑制SCE和DIBI效应,提高了MOS器件的电学特性。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种Halo结构的形成方法。
背景技术
随着MOSFET器件尺寸不断缩小,特别是进入到65纳米及以下节点,MOSFET器件由于极短沟道而凸显了各种不利的物理效应,如短沟道效应(SCE)、漏致势垒降低效应(DIBL)、载流子效应(HCE)、源-漏穿通等,它们严重制约着器件性能的提高。其中SCE决定了能采用的器件沟道长度、阈值电压等,使得器件性能和可靠性退化,限制了特征尺寸的进一步缩小。随着器件特征尺寸进入65nm后,通常使用超浅结结构(结深低于100nm的掺杂结,USJ),来改善器件的SCE效应。
如图1所示,对于PMOS器件,在执行LDD(轻掺杂源/漏区)离子注入形成超浅结101的工艺中,注入的离子为P型离子(通常为硼离子),由于硼离子具有较强的扩散效应,使得形成的超浅结的深度无法有效降低,进而很难实现器件的SCE的控制和更低的结漏电性能。
目前,Halo(晕环)注入是一种能够有效地抑制SCE的局域化掺杂方法,Halo结构器件通过提高源/漏极区附近的局部掺杂浓度,阻止源/漏耗尽区向沟道区扩展而形成的电荷共享效应,降低延伸区的结深以及缩短沟道长度,使载流子分布更陡,防止源-漏穿通,减小结漏电流,提高栅控能力,降低阈值漂移,从而抑制SCE和DIBI效应。通过Halo结构调节沟道电势和电场分布,提高器件抗HCE的能力。同时Halo区的存在可以降低沟道区的掺杂浓度,从而提高载流子迁移率,降低结电容,减小延迟时间,提高电路速度,可应用于超高速、低功耗电路。
现有技术中,对于PMOS器件,如图1所示,通常采用磷离子(P)在源/漏极区102附近LDD注入形成Halo结构103。但是随着器件特征尺寸的进一步减小,这种磷离子注入形成的Halo结构在改善SCE时还会产生RSCE(反短沟道效应),使得器件阈值电压随沟道长度分布变化起伏较大,特别是短沟道时,引起器件特性漂移,已经不能满足来器件对更浅的超浅结及短沟道效应等的要求。
发明内容
本发明的目的在于提供一种Halo结构的形成方法,能有利于形成更浅的超浅结,有效降低阈值电压漂移,从而降低结电容和结漏电,抑制短沟道效应。
为解决上述问题,本发明提出一种Halo结构的形成方法,该方法包括如下步骤:
以栅极结构为掩膜,在所述半导体衬底中进行第一类离子LDD Halo注入;
以栅极结构为掩膜,在所述半导体衬底中进行第二类LDD Halo注入,所述第二类离子的相对原子质量大于第一类离子,所述第二类离子的注入角度小于第一类离子的注入角度;
执行快速退火处理,形成Halo结构。
进一步的,所述栅极结构包含栅介质和位于所述栅介质上的栅极。
进一步的,所述第一类离子为磷离子。
进一步的,所述第一类离子LDD Halo注入的能量为15KeV~30KeV,剂量为1E13/cm2~5E13/cm2,注入角度为29~40°。
进一步的,所述第二类离子包含砷离子或锑离子中的至少一种。
进一步的,所述第二类离子LDD Halo注入的能量为50KeV~130KeV,剂量为1E13/cm2~5E13/cm2,注入角度为15°~27°。
进一步的,所述第二类离子LDD Halo注入之前或之后,还包括以栅极结构为掩膜,在所述半导体衬底中进行辅助离子LDD Halo注入。
进一步的,所述辅助离子包含氮离子,碳离子,氟离子或氯离子中的至少一种。
进一步的,所述辅助离子LDD Halo注入的能量为5KeV~20KeV,剂量为1E13/cm2~5E13/cm2,注入角度为2°~15°。
进一步的,所述半导体衬底上形成栅极结构之后,还包括在所述栅极结构的两侧形成侧墙。
与现有技术相比,本发明通过大角度倾斜方式的第一类离子LDD Halo注入结合小角度倾斜方式的第二类离子LDD Halo注入,来取代传统的磷离子LDDHalo注入,有效降低了阈值漂移,能有效降低结电容和结漏电,抑制SCE和DIBI效应,提高了MOS器件的电学特性。
附图说明
图1是现有技术的一种Halo结构示意图;
图2是本发明实施例的工艺流程图;
图3A至3E是本发明实施例的剖面结构示意图;
图4是本发明与现有技术下的阈值电压随沟道长度分布变化示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的Halo结构的形成方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用于方便、明晰地辅助说明本发明实施例的目的。
如图2所示,本发明提供一种Halo结构的形成方法,由S1至S4所示步骤完成,下面结合图2所示的工艺流程图和图3A~3E所示的剖面结构示意图对上述Halo结构的形成方法作详细的描述。
S1,提供半导体衬底,所述半导体衬底上形成有栅极结构。
请参考图3A,提供半导体衬底300,在半导体衬底300中可以形成有浅槽隔离结构301,在半导体衬底300上形成有栅极结构302,所述栅极结构302一般包括栅介质层302a和栅极302b,所述栅极302b成于栅介质层302a上方,栅介质层可以为氧化硅或氮氧化硅,在65nm技术节点以下,优选为高介电常数(高K)材料,如氧化铝,氧化锆,氧化铪等,所述栅极302b一般为多晶硅。
为了避免后续Halo区的重叠和倾斜注入对LDD超浅结、栅介质层302a和栅极302b的破坏,优选的,在半导体衬底300上形成栅极结构302之后,接着在栅极结构302的两侧形成侧墙303,然后再进行后续各项LDD Halo注入工艺。
S2,以栅极结构为掩膜,在所述半导体衬底中进行第一类离子LDD Halo注入。
请参考图3B,以栅级结构302及侧墙303为掩膜,采用第一类离子,以垂直于半导体衬底300表面的竖直面为基准,大角度倾斜注入方式进行LDD Halo注入,以形成未激活的第一类离子Halo区304,大角度倾斜注入可以有效防止磷注入引起的结电容和结漏电,该未激活的第一类离子Halo区304可以提供LDD延伸区离子注入的扩散区域,形成超浅结。
选择Halo注入的离子以及适当的选取注入的角度、能量和剂量范围,可以优化器件产生的结电容和结漏电,降低阈值漂移,因此,综合第一类离子LDDHalo注入对SCE、DIBL效应、结电容和结漏电、阈值漂移的影响,较佳的,所述第一类离子为磷离子,注入的能量为15KeV~30KeV,剂量为1E13/cm2~5E13/cm2,注入角度为29°~40°。
S3,以栅极结构为掩膜,在所述半导体衬底中进行第二类离子LDD Halo注入,所述第二类离子的相对原子质量大于所述第一类离子,所述第二类离子的注入角度小于第一类离子的注入角度。
请参考图3C,以栅级结构302及侧墙303为掩膜,采用第二类离子,以垂直于半导体衬底300表面的竖直面为基准,小角度倾斜注入方式进行LDD Halo注入,以形成未激活的第二类离子Halo区305,该未激活的第二类离子Halo区305可以形成晕环结构,抑制LDD延伸区离子注入的扩散,使形成的超浅结更浅,有效沟道长度更长,改善SCE,由于第二类离子的相对原子质量大于所述第一类离子,进行Halo注入后会产生瞬时增强扩散(TED)效应和热载流子注入(HCI)效应,不利于改善SCE和阈值漂移。
因此,选择Halo注入的离子以及适当的选取注入的角度、能量和剂量范围,可以优化器件产生的TED效应和HCI效应,提高器件特性,综合第二类离子LDD Halo注入对SCE、TED效应及HCI效应的影响,较佳的,所述第二类离子包含砷(As)离子和锑(Sb)离子中的至少一种,所述第二类离子LDD Halo注入的能量为50KeV~130KeV,剂量为1E13/cm2~5E13/cm2,注入角度为15°~27°。
请参考图3D,通常地,在所述第二类离子LDD Halo注入之前或之后,还包括以栅级结构302及侧墙303为掩膜,在所述半导体衬底300中以小角度倾斜方式在所述半导体衬底中进行辅助离子LDD Halo注入,形成未激活的辅助离子Halo区306,进一步抑制第二类离子LDD Halo注入时引起的瞬时增强扩散(TED)效应和热载流子注入(HCI)效应。
选择Halo注入的离子以及适当的选取注入的角度、能量和剂量范围,可以优化器件特性,综合辅助离子LDD Halo注入对SCE、TED效应及HCI效应的影响,较佳的,所述辅助离子包含氮离子,碳离子,氟离子和氯离子中的至少一种,所述辅助离子LDD Halo注入的能量为5KeV~20KeV,剂量为1E13~5E13/cm2,注入角度为2°~15°。
S4,执行快速退火处理,形成Halo结构。
请参考图3E,在氮气或氩气等惰性气体环境下快速退火,激活注入的第一类离子、第二类离子及辅助离子,消除注入缺陷,形成Halo结构305a。在第一类离子Halo激活区304a的内进行LDD延伸区离子注入,可以得到超浅结,在Halo激活区306a内进行源/漏极离子注入,可以形成源/漏极区。与图1的Halo结构103相比,本发明形成的Halo结构305a有利于形成更浅的,具有更长的有效沟道长度的超浅结,有利于改善SCE,提高MOS器件的电学特性。
请参考图4,其为本发明与现有技术下的阈值电压与沟道长度分布变化示意图。由图4可以明显看出,本发明在器件的沟道长度较短时,阈值电压变化较小,即阈值漂移较小。因此,本发明通过大角度倾斜第一类离子LDD Halo注入结合小角度倾斜第二类离子LDD Halo注入,来取代传统的磷离子LDD Halo注入,有效降低了阈值漂移,能有效降低结电容和结漏电,抑制SCE和DIBI效应,提高了MOS器件的电学特性。
需要说明的是,上述实施例中给出了第一类离子LDD Halo注入、第二类离子LDD Halo注入以及辅助离子LDD Halo注入的具体工艺参数,但是上述数值仅是较佳的设置,并非用以限定本发明。显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种Halo结构的形成方法,该方法包括如下步骤:
提供半导体衬底,所述半导体衬底上形成有栅极结构;
以栅极结构为掩膜,在所述半导体衬底中进行第一类离子LDD Halo注入;
以栅极结构为掩膜,在所述半导体衬底中进行第二类LDD Halo注入,所述第二类离子的相对原子质量大于第一类离子,所述第二类离子的注入角度小于第一类离子的注入角度;
执行快速退火处理,形成Halo结构。
2.如权利要求1所述的Halo结构的形成方法,其特征在于,所述栅极结构包含栅介质和位于所述栅介质上的栅极。
3.如权利要求1所述的Halo结构的形成方法,其特征在于,所述第一类离子为磷离子。
4.如权利要求3或4所述的Halo结构的形成方法,其特征在于,所述第一类离子LDD Halo注入的能量为15KeV~30KeV,剂量为1E13/cm2~5E13/cm2,注入角度为29°~40°。
5.如权利要求1所述的Halo结构的形成方法,其特征在于,所述第二类离子包含砷离子或锑离子中的至少一种。
6.如权利要求1或5所述的Halo结构的形成方法,其特征在于,所述第二类离子LDD Halo注入的能量为50KeV~130KeV,剂量为1E13/cm2~5E13/cm2,注入角度为15°~27°。
7.如权利要求1所述的Halo结构的形成方法,其特征在于,所述第二类离子LDD Halo注入之前或之后,还包括以栅极结构为掩膜,在所述半导体衬底中进行辅助离子LDD Halo注入。
8.如权利要求7所述的Halo结构的形成方法,其特征在于,所述辅助离子包含氮离子,碳离子,氟离子或氯离子中的至少一种。
9.如权利要求7或8所述的Halo结构的形成方法,其特征在于,所述辅助离子LDD Halo注入的能量为5KeV~20KeV,剂量为1E13/cm2~5E13/cm2,注入角度为2°~15°。
10.如权利要求1所述的Halo结构的形成方法,其特征在于,所述半导体衬底上形成栅极结构之后,还包括在所述栅极结构的两侧形成侧墙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100904534A CN102737965A (zh) | 2011-04-12 | 2011-04-12 | 一种Halo结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100904534A CN102737965A (zh) | 2011-04-12 | 2011-04-12 | 一种Halo结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102737965A true CN102737965A (zh) | 2012-10-17 |
Family
ID=46993237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100904534A Pending CN102737965A (zh) | 2011-04-12 | 2011-04-12 | 一种Halo结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102737965A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752220A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN105702582A (zh) * | 2014-11-27 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
CN106024600A (zh) * | 2015-03-25 | 2016-10-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
CN111785777A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 高压cmos器件及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1247632A (zh) * | 1996-12-30 | 2000-03-15 | 英特尔公司 | 使阈值电压上升的升压阱 |
CN1855540A (zh) * | 2005-04-25 | 2006-11-01 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
CN101207085A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
US20080160683A1 (en) * | 2006-12-29 | 2008-07-03 | Vanderpool Aaron O | Source/drain extensions in nmos devices |
CN101431024A (zh) * | 2007-11-08 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 一种分开优化源/漏极的方法 |
CN101740514A (zh) * | 2008-11-18 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
-
2011
- 2011-04-12 CN CN2011100904534A patent/CN102737965A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1247632A (zh) * | 1996-12-30 | 2000-03-15 | 英特尔公司 | 使阈值电压上升的升压阱 |
CN1855540A (zh) * | 2005-04-25 | 2006-11-01 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
CN101207085A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
US20080160683A1 (en) * | 2006-12-29 | 2008-07-03 | Vanderpool Aaron O | Source/drain extensions in nmos devices |
CN101431024A (zh) * | 2007-11-08 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 一种分开优化源/漏极的方法 |
CN101740514A (zh) * | 2008-11-18 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752220A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN105702582A (zh) * | 2014-11-27 | 2016-06-22 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
CN106024600A (zh) * | 2015-03-25 | 2016-10-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
CN106024600B (zh) * | 2015-03-25 | 2019-04-12 | 格罗方德半导体公司 | 短沟道nfet装置 |
CN111785777A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 高压cmos器件及其制造方法 |
CN111785777B (zh) * | 2020-06-28 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 高压cmos器件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101740393B (zh) | 半导体器件的制作方法及半导体器件 | |
CN102623341B (zh) | 一种mos晶体管的制造方法 | |
CN101572251B (zh) | 半导体器件、n型MOS晶体管及其制作方法 | |
CN101312208B (zh) | Nmos晶体管及其形成方法 | |
CN101572250B (zh) | 半导体器件、p型MOS晶体管及其制作方法 | |
CN104078360A (zh) | Mos晶体管的形成方法 | |
CN101752254B (zh) | 形成离子注入区的方法、mos晶体管及其制造方法 | |
CN103187276B (zh) | n型MOS场效应管及形成方法,半导体器件及形成方法 | |
CN100527370C (zh) | 制作金属氧化物半导体晶体管的方法 | |
CN100576512C (zh) | 半导体器件的制作方法 | |
CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
CN102074476B (zh) | Nmos晶体管的形成方法 | |
CN102737965A (zh) | 一种Halo结构的形成方法 | |
CN103928329B (zh) | Mos晶体管及其形成方法 | |
CN101593772B (zh) | Mos晶体管及其形成方法 | |
CN102569077A (zh) | 用于制作半导体器件的源/漏区的方法 | |
CN106158657A (zh) | Mos晶体管的形成方法 | |
CN104916675A (zh) | 半导体器件及其制造方法 | |
CN109427585A (zh) | 半导体装置及其制造方法 | |
CN102446767A (zh) | Nmos晶体管的制造方法 | |
CN101567317A (zh) | 具有轻掺杂漏极的晶体管的制造方法 | |
CN101752253B (zh) | Mos晶体管的制造方法 | |
CN101295675B (zh) | 半导体器件的制作方法 | |
CN101840861A (zh) | 半导体器件的制造方法 | |
CN102738000A (zh) | 一种超浅结形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121017 |