CN104916675A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104916675A
CN104916675A CN201510010057.4A CN201510010057A CN104916675A CN 104916675 A CN104916675 A CN 104916675A CN 201510010057 A CN201510010057 A CN 201510010057A CN 104916675 A CN104916675 A CN 104916675A
Authority
CN
China
Prior art keywords
district
thing class
type
type source
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510010057.4A
Other languages
English (en)
Other versions
CN104916675B (zh
Inventor
车在春
秦丞佑
李安培
张壹植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104916675A publication Critical patent/CN104916675A/zh
Application granted granted Critical
Publication of CN104916675B publication Critical patent/CN104916675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

一种用于制造半导体器件的方法包括：在低温下注入第一物类至衬底中来形成第一区；以及在高温下注入第二物类至衬底中来形成与第一区相邻的第二区。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2014年3月10日提交的申请号为10-2014-0027940的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种电子器件，且更具体而言，涉及一种半导体器件及其制造方法。
背景技术
电子器件包括多个晶体管。目前，晶体管持续地按比例缩小，并且重要的是开发一种用于改善晶体管在晶体管被持续地按比例缩小的工业环境中的性能的方法。例如，需要改善晶体管的导通电流。
发明内容
本发明的示例性实施例针对一种能够抑制短沟道效应并且改善在晶体管持续地按比例缩小的工业环境中的导通电流的晶体管，以及用于制造所述晶体管的方法。
根据本发明的一个实施例，一种制造半导体器件的方法包括：在低温下注入第一物类至衬底中来形成第一区；以及在高温下注入第二物类至衬底中来形成与第一区相邻的第二区。低温在约-200℃至约0℃的范围，并且高温在约50℃至约500℃的范围。第一物类可以包括III族元素，第二物类可以包括V族元素。第一物类可以包括V族元素，第二物类可以包括III族元素。第一物类可以包括锑(Sb)，第二物类可以包括硼(B)。第一物类可以包括硼(B)，第二物类可以包括锑(Sb)。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。第一区包括晶体管的源极/漏极延伸区，第二区包括晶体管的晕轮区。第二区包括晶体管的源极/漏极延伸区，第一区包括晶体管的晕轮区。用于制造半导体器件的方法可以包括：注入第三物类至衬底中来形成第三区，第三区具有比第一区和第二区更深的部分，其中，第三区被形成为与第一区和第二区相邻。第三物类在室温、高温或低温下注入。第三物类可以包括与第一物类或第二物类的导电类型相同的导电类型的物类。第三区包括晶体管的源极/漏极区。第一区包括晶体管的阱区和沟道区，第二区可以包括晶体管的晕轮区，或者当第二区可以包括阱区和沟道区时，第一区包括晕轮区。用于制造半导体器件的方法还可以包括：在第一区或第二区上形成金属硅化物层；以及在金属硅化物层上形成接触插塞。第一区可以包括晶体管的源极/漏极区，以及第二区可以包括在金属硅化物层和源极/漏极区之间的接触结区。
根据本发明的另一个实施例，一种用于制造晶体管的方法包括：在衬底之上形成栅结构；通过使用栅结构作为掩模，在低温下注入第一物类至衬底中来形成第一导电类型的源极/漏极延伸区；在高温下注入第二物类至衬底中来形成与第一导电类型相反的第二导电类型的晕轮区；以及注入第三物类至衬底中来形成第一导电类型的源极/漏极区。源极/漏极区具有比源极/漏极延伸区更深的部分。第三物类在高温或低温下注入。第一物类可以包括III族元素，第二物类可以包括V族元素。第一物类可以包括V族元素，第二物类可以包括III族元素。第一物类可以包括锑(Sb)，第二物类包括硼(B)、铟(In)、或者硼和铟的混合物。第一物类可以包括硼(B)、铟(In)、或者硼和铟的混合物，第二物类可以包括锑(Sb)。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。第二物类通过使用比第一物类的注入能量更大的注入能量来注入。
根据本发明的另一个实施例，一种用于制造包括栅结构、源极/漏极延伸区和晕轮区的晶体管的方法，所述方法包括：使用第一物类来执行高温注入来形成具有扩大的掺杂分布的源极/漏极延伸区，其中，高温注入在比室温更高的温度下执行；以及使用第二物类来执行低温注入来形成具有抑制的掺杂分布的晕轮区，其中，低温注入在比室温更低的温度下执行。第一物类可以包括锑(Sb)，以及第二物类可以包括硼(B)、铟(In)、或者硼和铟的混合物。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。
根据本发明的另一个实施例，一种晶体管包括：衬底；栅结构，其形成在衬底之上；源极/漏极延伸区，其形成在栅结构的两侧上的衬底中，其中，源极/漏极延伸区具有锑(Sb)的扩大的掺杂分布；侧壁间隔件，其形成在栅结构的侧壁上；源极/漏极区，其在衬底中与侧壁间隔件对准；以及晕轮区，其覆盖源极/漏极延伸区的侧部和底部，并且具有硼(B)的抑制的掺杂分布。晕轮区还可以包括铟(In)。
附图说明
图1A图示了根据本发明的第一实施例的晶体管。
图1B图示了根据本发明的第一实施例的修改实例的晶体管。
图2至图7是图示用于制造根据本发明的第一实施例的晶体管的各种方法的流程图。
图8A图示了根据本发明的第二实施例的晶体管。
图8B图示了根据本发明的第二实施例的修改实例的晶体管。
图9至12是图示用于制造根据本发明的第二实施例的晶体管的各种方法的流程图。
图13图示了包括根据本发明的实施例的晶体管的半导体器件。
图14图示了N型物类的掺杂浓度分布。
图15图示了锑注入和砷注入的方块电阻。
图16图示了锑注入和砷注入的导通电流。
图17图示了锑注入和砷注入的栅致漏极泄漏。
图18图示了用于栅致漏极泄漏的掺杂分布。
图19图示了锑基于注入温度条件的掺杂分布。
图20图示了硼基于注入温度条件的掺杂分布。
图21和图22中的每个图示了硼基于注入温度条件和剂量的结深度。
图23图示了硼注入根据温度和剂量的缺陷。
图24图示了一种包括根据本发明的实施例的晶体管的电子器件。
具体实施方式
以下参照附图来详细地描述公开的技术的各种实例和实施方式。
附图可以不一定按比例绘制，并且在一些情况下，可以夸大附图中的至少一些结构的比例，以清楚地图示所述的实例或实施方式的某些特征。在具有多层结构中的两层或更多层的附图或描述中呈现具体实例时，如所示的这些层的相对定位关系或布置这些层的顺序反映了用于所述或所示的实例的特定实施方式，以及不同的相对定位关系或布置这些层的顺序是可能的。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相似的部分。
此外，多层结构的所述或所示的实例可能不反映存在于特定的多层结构中的所有层(例如，一个或更多个附加层可以存在于两个所示的层之间)。作为一个具体的实例，当在所述或所示的多层结构中的第一层被称作为在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以是直接形成在第二层或者衬底上，但也可以表示一个或更多个其它的中间层可以存在于第一层与第二层之间或者第一层与衬底之间的结构。
图1A图示了根据本发明的第一实施例的晶体管。图1B图示了根据本发明的第一实施例的变形实例的晶体管。
参见图1A，晶体管100包括：包含有栅电极103的栅结构、N型源极/漏极延伸区104、P型晕轮区(halo region)105和N型源极/漏极区106。
栅结构形成在衬底101之上。衬底101可以包括半导体衬底。衬底101可以包括硅衬底、硅-锗衬底或绝缘体上硅(SOI)衬底。在本文中，在本发明的实施例中，衬底101可以包括硅衬底。
栅结构还可以包括栅绝缘层102。栅绝缘层102形成在衬底101之上，并且栅电极103形成在栅绝缘层102之上。间隔件(即，侧壁间隔件)107形成在栅结构的侧壁上。栅绝缘层102可以包括选自高k材料、氧化物、氮化物和氮氧化物中的至少一种。高k材料可以是具有比氧化物和氮化物更高的介电常数的电介质材料。例如，高k材料可以是选自诸如氧化铪或者氧化铝的金属氧化物中的至少一种。栅电极103可以包括选自多晶硅、金属和金属化合物中的至少一种。栅电极103可以由能够调节晶体管100的阈值电压的功函数材料形成。
N型源极/漏极延伸区104形成在栅结构的两侧的衬底101中。N型源极/漏极区106被形成为与N型源极/漏极延伸区104相邻。P型晕轮区105形成在N型源极/漏极延伸区104之下。N型源极/漏极延伸区104在衬底101中被形成为与栅电极103对准。N型源极/漏极区106在衬底101中被形成为与栅电极103和间隔件107对准。N型源极/漏极延伸区104具有第一深度，并且N型源极/漏极区106具有比第一深度更深的第二深度。P型晕轮区105可以具有比第一深度更深且比第二深度更浅的第三深度。P型晕轮区105可以覆盖N型源极/漏极延伸区104的侧部和底部。第一物类被引入至N型源极/漏极延伸区104。第二物类被引入至P型晕轮区105。第三物类被引入至N型源极/漏极区106。第一物类和第三物类可以包括III族元素，并且第二物类可以包括V族元素。第一物类和第三物类可以是相同的元素或者不同的元素。第一物类可以包括锑(Sb)，并且第三物类可以包括砷(As)或者锑(Sb)。第二物类可以包括硼(B)、铟(In)、或者硼和铟的混合物。N型源极/漏极延伸区104掺杂有相对低浓度的第一物类。N型源极/漏极区106掺杂有相对高浓度的第三物类。
众所周知，N型源极/漏极延伸区104可以被称作为N型轻掺杂漏极(LDD)区。N型源极/漏极区106可以被称作为N型深源极/漏极区，以及N型源极/漏极延伸区104可以被称作为N型浅源极/漏极区。P型晕轮区105可以被称作为P型空腔区(pocketregion)。第一物类、第二物类和第三物类可以被称作为掺杂剂或杂质。晶体管100变成N沟道晶体管。存在的局限性在于，只有N型源极/漏极延伸区104抑制了短沟道效应。短沟道效应可以通过形成P型晕轮区105而被大大地抑制，其中P型晕轮区105覆盖N型源极/漏极延伸区104。
可以执行物类的注入来形成N型源极/漏极延伸区104、P型晕轮区105和N型源极/漏极区106。
可以执行高温注入或低温注入来形成N型源极/漏极延伸区104和P型晕轮区105。可以执行室温注入、高温注入或低温注入来形成N型源极/漏极区106。高温注入是在比室温更高的温度下注入物类的过程。低温注入是在比室温更低的温度下注入物类的过程。高温注入可以在约50℃至约500℃的范围内执行。低温注入可以在约-200℃至约0℃的范围内执行。
当通过高温注入来掺杂物类时，掺杂分布的尾部可以被形成地比当在执行室温注入时更宽泛。因此，通过高温注入所注入的物类可以具有扩大的掺杂分布。
当通过低温注入来掺杂物类时，注入的物类在垂直方向和在水平方向上的扩散可以受到限制。因此，尽管注入的物类的绝对浓度被降低比当执行室温注入时更低，但是有效浓度可以保持与当执行室温注入时相同。有效浓度意味着除了N型物类和P型物类的偏移之外，有助于导电性的物类的浓度。在与室温注入相比，通过低温注入所注入的物类可以具有陡峭的掺杂分布，这被称作为抑制的掺杂分布。
如上所述，执行组合有低温注入和高温注入的混合注入来形成N型源极/漏极延伸区104和P型晕轮区105。形成有PN结的区域的电场集边(electric field crowding)通过高温注入来释放，并且浓度通过低温注入来降低。结果，栅致漏极泄漏(GIDL)可以通过混合注入来改善，而没有破坏短沟道余量。
根据本发明的实施例的混合注入可以比室温注入更大地改善GIDL。此外，混合注入可以比低温注入和室温注入的混合以及高温注入和室温注入的混合更大地改善GIDL。
参见图1B，P型阱区108形成在衬底101中。N型沟道区109形成在栅结构之下的P型阱区108中。接触插塞114形成在N型源极/漏极区106之上。形成在层间电介质层110中的接触孔111用接触插塞114来填充。金属硅化物层113形成在接触插塞114和N型源极/漏极区106之间。接触结区112形成在金属硅化物层113和N型源极/漏极区106之间。P型阱区108、N沟道区109和接触结区112可以通过物类的注入来形成。可以选择性地执行室温注入、高温注入和低温注入来形成P型阱区108、N沟道区109和接触结区112。例如，可以对N沟道区109和P型阱区108选择性地执行P型物类的高温注入或低温注入。
如上所述，关断泄漏(off-leakage)和GIDL可以通过控制当对N沟道区109和P型阱区108执行高温注入或低温注入时的缺陷来改善。另外，诸如漏致势垒降低(Drain-Induced Barrier Lowering，DIBL)的短沟道余量可以通过控制掺杂剂分布来改善。此外，基于N沟道区109的反型掺杂剂分配的降低，迁移率可以被改善。
接触电阻可以通过在接触结区112上执行高温注入或低温注入来改善。例如，通过改善掺杂分布，可以改善接触电阻。即，金属硅化物层113和N型源极/漏极区106的界面上的掺杂浓度可以被优化。此外，通过肖特基势垒高度降低(Schottky Barrier HeightLowering，SBHL)的接触电阻可以被改善。此外，通过As和Sb或者Sb和P的组合注入的接触电阻可以被改善。在本文中，锑(Sb)可以预非晶化注入。
图2至图7是描述用于制造根据本发明的第一实施例的N沟道晶体管的方法的流程图。
参见图2所示，在步骤11中，在衬底之上形成栅结构。
在步骤12C中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过低温注入来形成。通过低温注入所注入的物类在垂直方向和在水平方向上的扩散可以受到限制。低温注入可以在约-200℃至约0℃的范围内执行。在本发明的另一个实施例中，可以执行铟(In)的低温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的低温注入来形成P型晕轮区。例如，可以在低温下顺序地执行硼(B)注入和铟(In)注入。
在步骤13H中，形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的高温注入来形成。通过高温注入所注入的锑(Sb)有助于掺杂分布的扩大的尾部。即，形成有PN结的区域的掺杂分布可以被宽泛地形成。因此，GIDL可以通过减小电场来改善。高温注入可以在约50℃至约500℃的范围内执行。N型源极/漏极延伸区的电阻分量可以通过锑(Sb)注入来降低。因此，导通电流增大。然而，由于锑(Sb)的原子质量单位相对于砷(As)更大，所以形成了极陡倒置(super steep retrograde，SSR)分布，并且电场集边效应发生。电场集边效应引起GIDL。在本发明的实施例中，执行锑(Sb)的高温注入以抑制GIDL。
在步骤14中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤15R中，形成N型源极/漏极区。执行N型物类的注入来形成N型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入砷(As)来形成N型源极/漏极区。N型源极/漏极区可以通过砷(As)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图2，执行低温注入来形成P型晕轮区，并且执行高温注入来形成N型源极/漏极延伸区。执行室温注入来形成N型源极/漏极区。
用于制造图3中所示的N沟道晶体管的方法与图2中所示的方法相似。
参见图3，在步骤11中，在衬底之上形成栅结构。
在步骤12H中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过高温注入来形成。在本发明的另一个实施例中，可以执行铟(In)的高温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的高温注入来形成P型晕轮区。高温注入可以在约50℃至约500℃的范围内执行。
在步骤13C中，形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤14中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤15R中，形成N型源极/漏极区。执行N型物类的注入来形成N型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入砷(As)来形成N型源极/漏极区。N型源极/漏极区可以通过砷(As)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图3，执行高温注入来形成P型晕轮区，并且执行低温注入来形成N型源极/漏极延伸区。执行室温注入来形成N型源极/漏极区。
参见图4，在步骤21中，在衬底之上形成栅结构。
在步骤22H中，在衬底中形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
在步骤23C中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。在本发明的另一个实施例中，可以执行铟(In)的低温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的低温注入来形成P型晕轮区。例如，可以在低温下顺序地执行硼(B)注入和铟(In)注入。
在步骤24中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤25R中，形成N型源极/漏极区。执行N型物类的注入来形成N型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入砷(As)来形成N型源极/漏极区。N型源极/漏极区可以通过砷(As)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图4，执行低温注入来形成P型晕轮区，并且执行高温注入来形成N型源极/漏极延伸区。执行室温注入来形成N型源极/漏极区。用于步骤22H的形成N型源极/漏极延伸区的高温注入在用于步骤23C的形成P型晕轮区的低温注入之前。
参见图5，在步骤21中，在衬底之上形成栅结构。
在步骤22C中，形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤23H中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过高温注入来形成。在本发明的另一个实施例中，可以执行铟(In)的高温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的高温注入来形成P型晕轮区。高温注入可以在约50℃至约500℃的范围内执行。
在步骤24中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤25R中，形成N型源极/漏极区。执行N型物类的注入来形成N型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入砷(As)来形成N型源极/漏极区。N型源极/漏极区可以通过砷(As)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图5，执行高温注入来形成P型晕轮区，并且执行低温注入来形成N型源极/漏极延伸区。执行室温注入来形成N型源极/漏极区。用于步骤22C中的形成N型源极/漏极延伸区的低温注入在用于步骤23H中的形成P型晕轮区的高温注入之前。
参见图6，在步骤31中，在衬底之上形成栅结构。
在步骤32C中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过低温注入来形成。在本发明的另一个实施例中，可以执行铟(In)的低温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的低温注入来形成P型晕轮区。
在步骤33H中，形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的高温注入来形成。
在步骤34中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)，可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤35H中，形成N型源极/漏极区。执行N型物类的高温注入来形成N型源极/漏极区。高温注入可以通过使用栅结构和间隔件作为掩模来执行。可以执行锑(Sb)的高温注入来形成N型源极/漏极区。高温注入可以在约50℃至约500℃的范围内执行。
根据图6，执行低温注入来形成P型晕轮区，并且执行锑(Sb)的高温注入来形成N型源极/漏极延伸区和N型源极/漏极区。在本发明的另一个实施例中，N型源极/漏极延伸区可以通过高温注入来形成，并且N型源极/漏极区可以通过低温注入来形成。
参见图7，在步骤31中，在衬底之上形成栅结构。
在步骤32H中，在衬底中形成P型晕轮区。执行P型物类的注入来形成P型晕轮区。例如，执行硼(B)或二氟化硼(BF2)的注入来形成P型晕轮区。P型晕轮区可以通过高温注入来形成。在本发明的另一个实施例中，可以执行铟(In)的高温注入来形成P型晕轮区。在本发明的另一个实施例中，可以执行硼(B)和铟(In)的混合物的高温注入来形成P型晕轮区。
在步骤33C中，形成N型源极/漏极延伸区。执行N型物类的注入来形成N型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行锑(Sb)注入来形成N型源极/漏极延伸区。N型源极/漏极延伸区可以通过锑(Sb)的低温注入来形成。
在步骤34中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)，可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤35C中，形成N型源极/漏极区。执行N型物类的低温注入来形成N型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行低温注入。可以执行锑(Sb)的低温注入来形成N型源极/漏极区。低温注入可以在约-200℃至约0℃的范围内执行。
根据图7，执行高温注入来形成P型晕轮区，并且执行锑(Sb)的低温注入来形成N型源极/漏极延伸区和N型源极/漏极区。在本发明的另一个实施例中，N型源极/漏极延伸区可以通过低温注入来形成，并且N型源极/漏极区可以通过高温注入来形成。
图8A图示了根据本发明的第二实施例的晶体管。图8B图示了根据本发明的第二实施例的修改实例的晶体管。
参见图8A，晶体管200包括：包含有栅电极203的栅结构、P型源极/漏极延伸区204、N型晕轮区205和P型源极/漏极区206。
栅结构形成在衬底201之上。衬底201可以包括半导体衬底。衬底201可以包括硅衬底、硅-锗衬底或者SOI衬底。在本文中，在本发明的实施例中，衬底201可以包括硅衬底。
栅结构还可以包括栅绝缘层202和形成在栅绝缘层202之上的栅电极203。间隔件(即，侧壁间隔件)207形成在栅结构的侧壁上。栅绝缘层202可以包括选自高k材料、氧化物、氮化物和氮氧化物中的至少一种。高k材料可以具有比氧化物和氮化物更高的介电常数的电介质材料。例如，高k材料可以是选自诸如氧化铪或氧化铝的金属氧化物中的至少一种。栅电极203可以包括选自多晶硅、金属和金属化合物中的至少一种。栅电极203可以由能够控制晶体管200的阈值电压的功函数材料形成。
P型源极/漏极延伸区204形成在栅结构的两侧上衬底201中。P型源极/漏极区206被形成为与P型源极/漏极延伸区204相邻。N型晕轮区205形成在P型源极/漏极延伸区204之下。P型源极/漏极延伸区204在衬底201中被形成为与栅电极203对准。P型源极/漏极区206在衬底201中被形成为与栅电极203和间隔件207对准。P型源极/漏极延伸区204具有第一深度，并且P型源极/漏极区206具有比第一深度更深的第二深度。N型晕轮区205可以具有第三深度，第三深度比第一深度更深且比第二深度更浅。第一物类被引入至P型源极/漏极延伸区204。第三物类被引入至P型源极/漏极区206。第二物类被引入至N型晕轮区205。第一物类和第三物类可以包括V族元素，并且第二物类可以包括III族元素。第二物类可以包括锑(Sb)，并且第一物类和第三物类可以包括硼(B)或铟(In)。P型源极/漏极延伸区204用相对低浓度的第一物类来掺杂。P型源极/漏极区206用相对高浓度的第三物类来掺杂。P型源极/漏极延伸区204可以被称作为P型轻掺杂漏极(LDD)区。因此，晶体管200变成P沟道晶体管。N型晕轮区205可以被称作为N型空腔区。
可以执行物类的注入来形成P型源极/漏极延伸区204、N型晕轮区205和P型源极/漏极区206。
可以执行高温注入或低温注入来形成P型源极/漏极延伸区204和N型晕轮区205。可以执行室温注入、高温注入或低温注入来形成P型源极/漏极区206。高温注入是在比室温更高的温度下注入物类的工艺。低温注入是在比室温更低的温度下注入物类的工艺。高温注入可以在约50℃至约500℃的范围内执行。低温注入可以在约-200℃至约0℃的范围内执行。
如上所述，执行组合有低温注入和高温注入的混合注入来形成P型源极/漏极延伸区204和N型晕轮区205。形成有PN结的区域的电场集边通过高温注入来释放，而浓度通过低温注入来降低。结果，GIDL可以通过混合注入来改善，而没有恶化短沟道余量。
参见图8B，N型阱区208形成在衬底201中。P沟道区209形成在栅结构之下的N型阱区208中。接触插塞214形成在P型源极/漏极区206之上。形成在层间电介质层210中的接触孔211用接触插塞214来填充。金属硅化物层213形成在接触插塞214和P型源极/漏极区206之间。接触结区212形成在金属硅化物层213和P型源极/漏极区206之间。N型阱区208、P沟道区209和接触结区212可以通过物类的注入来形成。可以选择性地执行室温注入、高温注入和低温注入来形成N型阱区208、P沟道区209和接触结区212。例如，可以对P沟道区209和N型阱区208选择性地执行N型物类的高温注入或低温注入。
如上所述，关断泄漏(off-leakage)和GIDL可以通过控制在对P沟道区209和N型阱区208执行高温注入或低温注入时的缺陷来改善。另外，诸如漏致势垒降低(DIBL)的短沟道余量可以通过控制掺杂剂分布来改善。另外，基于P沟道区209的相反型掺杂剂分配的降低，迁移率可以被改善。
接触电阻可以通过将高温注入或低温注入应用至接触结区212来改善。
图9至图12是图示用于制造根据本发明的第二实施例的P沟道晶体管的方法的流程图。
参见图9，在步骤41中，在衬底之上形成栅结构。
在步骤42C中，在衬底中形成N型晕轮区。执行N型物类的注入来形成N型晕轮区。例如，注入锑(Sb)来形成N型晕轮区。N型晕轮区可以通过低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤43H中，形成P型源极/漏极延伸区。执行P型物类的注入来形成P型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行硼(B)注入来形成P型源极/漏极延伸区。P型源极/漏极延伸区可以通过硼(B)的高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
在步骤44中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤45R中，形成P型源极/漏极区。执行P型物类的注入来形成P型源极/漏极区。注入可以通过使用栅结构和间隔件作为掩模来执行。可以注入硼(B)来形成P型源极/漏极区。P型源极/漏极区可以通过硼(B)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图9，执行低温注入来形成N型晕轮区，并且执行高温注入来形成P型源极/漏极延伸区。执行室温注入来形成P型源极/漏极区。
图10中所示用于制造P沟道晶体管的方法与图9所示的方法相似。
参见图10，在步骤41中，在衬底之上形成栅结构。
在步骤42H中，在衬底中形成N型晕轮区。执行N型物类的注入来形成N型晕轮区。例如，注入锑(Sb)来形成N型晕轮区。N型晕轮区可以通过高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
在步骤43C中，形成P型源极/漏极延伸区。执行P型物类的注入来形成P型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行硼(B)注入来形成P型源极/漏极延伸区。P型源极/漏极延伸区可以通过硼(B)的低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤44中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤45R中，形成P型源极/漏极区。执行P型物类的注入来形成P型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入硼(B)来形成P型源极/漏极区。P型源极/漏极区可以通过硼(B)的室温注入来形成。室温注入可以在约0℃至约30℃的范围内执行。
根据图10，执行高温注入来形成N型晕轮区，并且执行低温注入来形成P型源极/漏极延伸区。执行室温注入来形成P型源极/漏极区。
在图11和12中所示的用于制造P沟道晶体管的方法中，执行高温注入或低温注入来形成P型源极/漏极区。
参见图11，在步骤51中，在衬底之上形成栅结构。
在步骤52C中，在衬底中形成N型晕轮区。执行N型物类的注入来形成N型晕轮区。例如，注入锑(Sb)来形成N型晕轮区。N型晕轮区可以通过低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤53H中，在衬底中形成P型源极/漏极延伸区。执行P型物类的注入来形成P型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行硼(B)注入来形成P型源极/漏极延伸区。P型源极/漏极延伸区可以通过硼(B)的高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
在步骤54中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层隔离物。
在步骤55H中，形成P型源极/漏极区。执行P型物类的注入来形成P型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入硼(B)来形成P型源极/漏极区。P型源极/漏极区可以通过硼(B)的高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
根据图11，执行低温注入来形成N型晕轮区，并且执行高温注入来形成P型源极/漏极延伸区和P型源极/漏极区。在本发明的另一个实施例中，P型源极/漏极延伸区可以通过高温注入来形成，并且在P型源极/漏极区可以通过低温注入来形成。
参见图12，在步骤51中，在衬底之上形成栅结构。
在步骤52H中，在衬底中形成N型晕轮区。执行N型物类的注入来形成N型晕轮区。例如，注入锑(Sb)来形成N型晕轮区。N型晕轮区可以通过高温注入来形成。高温注入可以在约50℃至约500℃的范围内执行。
在步骤53C中，形成P型源极/漏极延伸区。执行P型物类的注入来形成P型源极/漏极延伸区。可以通过使用栅结构作为掩模来执行注入。可以执行硼(B)注入来形成P型源极/漏极延伸区。P型源极/漏极延伸区可以通过硼(B)的低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
在步骤54中，在栅结构的侧壁上形成间隔件(即，侧壁间隔件)。可以执行间隔件层的沉积和回蚀工艺来形成间隔件。间隔件可以包括氧化硅或氮化硅。在本发明的另一个实施例中，间隔件可以是包括氧化硅和氮化硅的多层间隔件。
在步骤55℃中，形成P型源极/漏极区。执行P型物类的注入来形成P型源极/漏极区。可以通过使用栅结构和间隔件作为掩模来执行注入。可以注入硼(B)来形成P型源极/漏极区。P型源极/漏极区可以通过硼(B)的低温注入来形成。低温注入可以在约-200℃至约0℃的范围内执行。
根据图12，执行高温注入来形成N型晕轮区，并且执行低温注入来形成P型源极/漏极延伸区和P型源极/漏极区。在本发明的另一个实施例中，P型源极/漏极延伸区可以通过低温注入来形成，并且P型源极/漏极区可以通过高温注入来形成。
在图9至图12中，形成N型晕轮区的步骤可以与形成P型源极/漏极延伸区的步骤进行转换。
图13图示了包括根据本发明的实施例的晶体管的半导体器件。图13图示了CMOSFET。
参见图13，CMOSFET 300包括N沟道晶体管300N和P沟道晶体管300P。N沟道晶体管300N和P沟道晶体管300P通过隔离层301A彼此隔离。N沟道晶体管300N形成在P型阱区308P中。P沟道晶体管300P形成在N型阱区308N中。
N沟道晶体管300N包括：包含有第一栅绝缘层302N和第一栅电极303N的栅结构、N型源极/漏极延伸区304N、P型晕轮区305N和N型源极/漏极区306N。P型阱区308P形成在衬底301中。N沟道区309N形成在栅结构之下的P型阱区308P中。第一接触插塞314N形成在N型源极/漏极区306N之上。形成在层间电介质层310中的接触孔311用第一接触插塞314N来填充。第一金属硅化物层313N形成在第一接触插塞314N和N型源极/漏极区306N之间。第一接触结区312N形成在第一金属硅化物层313N和N型源极/漏极区306N之间。
P沟道晶体管300P包括：包含有第二栅绝缘层302P和第二栅电极303P的栅结构、P型源极/漏极延伸区304P、N型晕轮区305P和P型源极/漏极区306P。N型阱区308N形成在衬底301中。P沟道区309P形成在栅结构之下的N型阱区308N中。第二接触插塞314P形成在P型源极/漏极区306P之上。形成在层间电介质层310中的接触孔311用第二接触插塞314P来填充。第二金属硅化物层313P形成在第二接触插塞314P和P型源极/漏极区306P之间。第二接触结区312P形成在第二金属硅化物层313P和P型源极/漏极区306P之间。
可以执行高温注入或低温注入来形成N型源极/漏极延伸区304N和P型晕轮区305N。可以执行高温注入、低温注入和室温注入来形成N型源极/漏极区306N。
可以执行高温注入或低温注入来形成P型源极/漏极延伸区304P和N型晕轮区305P。可以执行高温注入、低温注入和室温注入来形成P型源极/漏极区306P。
可以执行高温注入或低温注入来形成P型阱区308P、N沟道区309N、N型阱区308N、P沟道区309P、第一接触结区312N或第二接触结区312P。
CMOSFET 300的性能可以随着导通电流提高来改善。
图14图示了N型物类的掺杂浓度分布。图14图示了具有磷分布的锑分布和砷分布。
参见图14，锑(Sb)可以形成在比磷(P)和砷(As)更浅的深度处。因为磷(P)具有比锑(Sb)和砷(As)更高的扩散度，所以磷(P)破坏了短沟道余量。
图15图示了锑注入和砷注入的方块电阻(sheet resistance)。注入有砷(As)的区域的方块电阻比注入有锑(Sb)的区域的方块电阻更大。当施加相同的注入能量时，锑注入可以比砷注入提高方块电阻多约35％。
图16图示了锑注入和砷注入的导通电流的比较。通过各种方式控制阈值电压Vts来反复地测量导通电流。锑注入的剂量与砷注入的剂量相同。阈值电压Vts的导通电流线性变化。
参见图16，通过锑注入得到的导通电流值比通过砷注入得到的导通电流值更高。当执行锑注入时，导通电流可以提高约10％。
图17图示了锑注入和砷注入的GIDL。图18图示了用于栅致漏极泄漏的掺杂分布。参见图17，锑注入的栅致漏极泄漏比砷注入的栅致漏极泄漏更大地恶化。与砷注入相比，锑注入具有陡的掺杂分布。因此，栅致漏极泄漏恶化。
本发明的本实施例应用高温注入作为锑注入。由于扩大的掺杂分布形成，所以砷注入被提高。
图19图示了锑基于注入温度条件的掺杂分布。参见图19，当锑注入的温度从室温20℃改变成高温450℃时，可以获得扩大的掺杂分布。
图20图示了硼基于注入温度条件的掺杂分布。参见图20，当硼注入的温度从室温20℃改变成低温-100℃时，可以得到抑制的掺杂分布。
图21和22图示了硼基于注入温度条件和剂量的结深度。图21示出了硼注入的剂量被设定在5E13离子/cm2的情况，并且图22示出了硼注入的剂量被设定在5E14离子/cm2的情况。
参见图21和图22，当硼注入以低剂量5E13离子/cm2执行时，随着注入温度降低，硼具有更浅的结深度。当硼注入以中间剂量5E14离子/cm2执行时，随着注入温度增加，硼具有更浅的结深度。
图23图示了硼注入根据温度和剂量的缺陷。
参见图23，在高温注入以低剂量5E14离子/cm2执行时存在一些缺陷。在低温注入一高剂量1E15离子/cm2执行时存在一些缺陷。
根据本发明的实施例的晶体管可以被应用于集成电路，集成电路包括用作各种用途的晶体管，例如，绝缘栅FET(IGFET)、高电子迁移率晶体管(HEMT)、功率晶体管、薄膜晶体管(TFT)等。
根据本发明的实施例的晶体管和集成电路可以被嵌入在电子器件中。电子器件可以包括存储器件和非存储器件。存储器件包括：SRAM、DRAM、快闪存储器、MRAM、ReRAM、STTRAM、FeRAM等。非存储器件包括逻辑电路。为了控制存储器件，逻辑电路可以包括感测放大器、解码器、输入/输出电路等。另外，逻辑电路可以包括除了存储器之外的各种集成电路。例如，逻辑电路可以包括微处理器、移动设备的应用处理器(AP)等。此外，非存储器件可以包括诸如与非(NAND)门的逻辑门、用于显示设备的驱动器集成电路、诸如功率管理集成电路(PMIC)的功率半导体器件等。电子器件可以包括：计算系统、图像传感器、照相机、移动设备、显示设备、传感器、医疗设备、光电设备、射频识别(RFID)、太阳能电池、汽车半导体器件、轨道车辆(rolling stock)半导体器件、航空半导体器件等。
图24图示了一种包括根据本发明的实施例的晶体管的电子器件。
参见图24，电子器件300包括多个晶体管。电子器件300可以包括多个PMOSFET301、多个NMOSFET 302和多个CMOSFET 303。PMOSFET 301、NMOSFET 302和CMOSFET 303可以包括根据本发明的实施例的晶体管。包括在电子器件300中的每个晶体管包括源极/漏极延伸区、晕轮区和源极/漏极区。执行组合有低温注入和高温注入的混合注入来形成源极/漏极延伸区和晕轮区。形成有PN结的区域的电场集边通过高温注入来释放，而浓度通过低温注入来降低。结果，GIDL可以通过混合注入来改善，而没有破坏短沟道余量。随着GIDL改善，晶体管的性能可以被改善。包括具有改善的性能的晶体管的电子器件300可以在晶体管按比例缩小的工业环境中以快速操作速率来操作。
根据本发明的实施例，由于执行组合有低温注入和高温注入的混合注入来形成源极/漏极延伸区和晕轮区，所以晶体管的导通电流可以被改善，而没有破坏短沟道余量。
尽管已经参照特定的实施例描述了本发明，但是应当注意的是，本发明的实施例不是限制性而是描述性。此外，应当注意的是，在不脱离所附权利要求所限定的本发明的范围的情况下，本领域的技术人员可以通过替代、改变和修改以各种方式来实现本发明。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种用于制造半导体器件的方法，包括：
在低温下注入第一物类至衬底中来形成第一区；以及
在高温下注入第二物类至所述衬底中来形成与所述第一区相邻的第二区。
技术方案2.如技术方案1所述的方法，其中，当所述第一物类包括III族元素时，所述第二物类包括V族元素，或者当所述第一物类包括V族元素时，所述第二物类包括III族元素。
技术方案3.如技术方案1所述的方法，其中，当所述第一物类包括锑Sb时，所述第二物类包括硼B，或者当所述第一物类包括硼B时，所述第二物类包括锑Sb。
技术方案4.如技术方案1所述的方法，其中，所述低温在约-200℃至约0℃的范围。
技术方案5.如技术方案1所述的方法，其中，所述高温在约50℃至约500℃的范围。
技术方案6.如技术方案1所述的方法，其中，当所述第一区包括晶体管的源极/漏极延伸区时，所述第二区包括所述晶体管的晕轮区，或者当所述第二区包括晶体管的源极/漏极延伸区时，所述第一区包括所述晶体管的晕轮区。
技术方案7.如技术方案1所述的方法，还包括：
注入第三物类至所述衬底中来形成第三区，所述第三区具有比所述第一区和所述第二区更深的部分，
其中，所述第三区被形成为与所述第一区和所述第二区相邻。
技术方案8.如技术方案7所述的方法，其中，所述第三物类在室温、高温或低温下注入。
技术方案9.如技术方案7所述的方法，其中，所述第三物类包括与所述第一物类或所述第二物类的导电类型相同的导电类型的物类。
技术方案10.如技术方案7所述的方法，其中，所述第三区包括晶体管的源极/漏极区。
技术方案11.如技术方案1所述的方法，其中，当所述第一区包括晶体管的阱区和沟道区时，所述第二区包括所述晶体管的晕轮区，或者当所述第二区包括阱区和沟道区时，所述第一区包括晕轮区。
技术方案12.如技术方案1所述的方法，还包括：
在所述第一区或者所述第二区上形成金属硅化物层；以及
在所述金属硅化物层上形成接触插塞。
技术方案13.如技术方案12所述的方法，其中，所述第一区包括晶体管的源极/漏极区，以及所述第二区包括在所述金属硅化物层和所述源极/漏极区之间的接触结区。
技术方案14.一种用于制造晶体管的方法，包括：
在衬底之上形成栅结构；
通过使用所述栅结构作为掩模，在低温下注入第一物类至所述衬底中来形成第一导电类型的源极/漏极延伸区；
在高温下注入第二物类至所述衬底中来形成与所述第一导电类型相反的第二导电类型的晕轮区；以及
注入第三物类至所述衬底中来形成所述第一导电类型的源极/漏极区。
技术方案15.如技术方案14所述的方法，其中，所述源极/漏极区具有比所述源极/漏极延伸区更深的部分。
技术方案16.如技术方案14所述的方法，其中，所述第三物类在所述高温或所述低温下注入。
技术方案17.如技术方案14所述的方法，其中，当所述第一物类包括III族元素时，所述第二物类包括V族元素，或者当所述第一物类包括V族元素时，所述第二物类包括III族元素。
技术方案18.如技术方案14所述的方法，其中，当所述第一物类包括锑Sb时，所述第二物类包括硼B、铟In、或者硼和铟的混合物，或者当所述第一物类包括硼B、铟In、或者硼和铟的混合物时，所述第二物类包括锑Sb。
技术方案19.如技术方案14所述的方法，其中，所述低温在约-200℃至约0℃的范围。
技术方案20.如技术方案14所述的方法，其中，所述高温在约50℃至约500℃的范围。
技术方案21.如技术方案14所述的方法，其中，通过使用比所述第一物类的注入能量更大的注入能量来注入所述第二物类。
技术方案22.一种用于制造晶体管的方法，所述晶体管包括栅结构、源极/漏极延伸区和晕轮区，所述方法包括：
使用第一物类来执行高温注入来形成具有扩大的掺杂分布的所述源极/漏极延伸区，其中，所述高温注入在比室温更高的温度下执行；以及
使用第二物类来执行低温注入来形成具有抑制的掺杂分布的所述晕轮区，其中，所述低温注入在比所述室温更低的温度下执行。
技术方案23.如技术方案22所述的方法，其中，所述第一物类包括锑Sb，以及所述第二物类包括硼B、铟In、或者硼和铟的混合物。
技术方案24.如技术方案22所述的方法，其中，所述低温在约-200℃至约0℃的范围。
技术方案25.如技术方案22所述的方法，其中，所述高温在约50℃至约500℃的范围。

Claims (10)

1.一种用于制造半导体器件的方法，包括：
在低温下注入第一物类至衬底中来形成第一区；以及
在高温下注入第二物类至所述衬底中来形成与所述第一区相邻的第二区。
2.如权利要求1所述的方法，其中，当所述第一物类包括III族元素时，所述第二物类包括V族元素，或者当所述第一物类包括V族元素时，所述第二物类包括III族元素。
3.如权利要求1所述的方法，其中，当所述第一物类包括锑Sb时，所述第二物类包括硼B，或者当所述第一物类包括硼B时，所述第二物类包括锑Sb。
4.如权利要求1所述的方法，其中，所述低温在约-200℃至约0℃的范围。
5.如权利要求1所述的方法，其中，所述高温在约50℃至约500℃的范围。
6.如权利要求1所述的方法，其中，当所述第一区包括晶体管的源极/漏极延伸区时，所述第二区包括所述晶体管的晕轮区，或者当所述第二区包括晶体管的源极/漏极延伸区时，所述第一区包括所述晶体管的晕轮区。
7.如权利要求1所述的方法，还包括：
注入第三物类至所述衬底中来形成第三区，所述第三区具有比所述第一区和所述第二区更深的部分，
其中，所述第三区被形成为与所述第一区和所述第二区相邻。
8.如权利要求7所述的方法，其中，所述第三物类在室温、高温或低温下注入。
9.一种用于制造晶体管的方法，包括：
在衬底之上形成栅结构；
通过使用所述栅结构作为掩模，在低温下注入第一物类至所述衬底中来形成第一导电类型的源极/漏极延伸区；
在高温下注入第二物类至所述衬底中来形成与所述第一导电类型相反的第二导电类型的晕轮区；以及
注入第三物类至所述衬底中来形成所述第一导电类型的源极/漏极区。
10.一种用于制造晶体管的方法，所述晶体管包括栅结构、源极/漏极延伸区和晕轮区，所述方法包括：
使用第一物类来执行高温注入来形成具有扩大的掺杂分布的所述源极/漏极延伸区，其中，所述高温注入在比室温更高的温度下执行；以及
使用第二物类来执行低温注入来形成具有抑制的掺杂分布的所述晕轮区，其中，所述低温注入在比所述室温更低的温度下执行。
CN201510010057.4A 2014-03-10 2015-01-09 半导体器件及其制造方法 Active CN104916675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0027940 2014-03-10
KR1020140027940A KR102274771B1 (ko) 2014-03-10 2014-03-10 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치

Publications (2)

Publication Number Publication Date
CN104916675A true CN104916675A (zh) 2015-09-16
CN104916675B CN104916675B (zh) 2020-01-03

Family

ID=54018063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510010057.4A Active CN104916675B (zh) 2014-03-10 2015-01-09 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US9245756B2 (zh)
KR (1) KR102274771B1 (zh)
CN (1) CN104916675B (zh)
TW (1) TWI632616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102274771B1 (ko) * 2014-03-10 2021-07-09 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
CN113410293A (zh) * 2017-01-10 2021-09-17 中国科学院微电子研究所 半导体器件及其制造方法
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
CN101996872A (zh) * 2009-08-14 2011-03-30 台湾积体电路制造股份有限公司 集成电路的形成方法
CN102130059A (zh) * 2010-01-12 2011-07-20 台湾积体电路制造股份有限公司 集成电路的形成方法
CN102511076A (zh) * 2009-08-07 2012-06-20 瓦里安半导体设备公司 最佳化的环状或袋状冷植入
US20120208333A1 (en) * 2011-02-14 2012-08-16 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
US6013566A (en) * 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
US6239441B1 (en) * 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US6214682B1 (en) * 1999-05-27 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a rapid thermal anneal in ammonia to increase activation ratio and reduce diffusion of lightly doped source and drain regions
KR20050055420A (ko) 2003-12-08 2005-06-13 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 제조방법
WO2006047061A2 (en) * 2004-10-22 2006-05-04 Semequip Inc. Use of defined compounds for the manufacture of a medicament for preventing/ treating diseases resulting from somatic mutation
US7498642B2 (en) * 2005-04-25 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Profile confinement to improve transistor performance
US7935942B2 (en) * 2006-08-15 2011-05-03 Varian Semiconductor Equipment Associates, Inc. Technique for low-temperature ion implantation
US7642150B2 (en) * 2006-11-08 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Techniques for forming shallow junctions
KR100924549B1 (ko) * 2007-11-14 2009-11-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US20090200494A1 (en) * 2008-02-11 2009-08-13 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
US8008158B2 (en) * 2008-07-10 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dopant implantation method using multi-step implants
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
KR101489330B1 (ko) * 2008-11-17 2015-02-06 삼성전자주식회사 숏 채널 효과가 개선된 반도체 장치의 제조방법
US20110034014A1 (en) * 2009-08-07 2011-02-10 Varian Semiconductor Equipment Associates, Inc. Cold implant for optimized silicide formation
US10128115B2 (en) * 2010-02-26 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
US8278196B2 (en) * 2010-07-21 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. High surface dopant concentration semiconductor device and method of fabricating
US20120100686A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
US8906712B2 (en) * 2011-05-20 2014-12-09 Tsmc Solid State Lighting Ltd. Light emitting diode and method of fabrication thereof
US20150104914A1 (en) * 2012-02-07 2015-04-16 United Microelectronics Corp. Semiconductor process
US8877599B2 (en) * 2012-05-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
CN103681509B (zh) * 2012-09-25 2016-05-25 中国科学院微电子研究所 一种半导体结构的制造方法
US8890258B2 (en) * 2012-12-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US8999800B2 (en) * 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance
US9245955B2 (en) * 2013-06-28 2016-01-26 Stmicroelectronics, Inc. Embedded shape SiGe for strained channel transistors
KR102274771B1 (ko) * 2014-03-10 2021-07-09 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
US10032876B2 (en) * 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
CN102511076A (zh) * 2009-08-07 2012-06-20 瓦里安半导体设备公司 最佳化的环状或袋状冷植入
CN101996872A (zh) * 2009-08-14 2011-03-30 台湾积体电路制造股份有限公司 集成电路的形成方法
CN102130059A (zh) * 2010-01-12 2011-07-20 台湾积体电路制造股份有限公司 集成电路的形成方法
US20120208333A1 (en) * 2011-02-14 2012-08-16 Hynix Semiconductor Inc. Method for fabricating semiconductor device

Also Published As

Publication number Publication date
US9245756B2 (en) 2016-01-26
KR102274771B1 (ko) 2021-07-09
TWI632616B (zh) 2018-08-11
US9570308B2 (en) 2017-02-14
US20160099152A1 (en) 2016-04-07
US20150255291A1 (en) 2015-09-10
TW201535530A (zh) 2015-09-16
KR20150105858A (ko) 2015-09-18
CN104916675B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
US10164099B2 (en) Device with diffusion blocking layer in source/drain region
US7960238B2 (en) Multiple indium implant methods and devices and integrated circuits therefrom
US9082698B1 (en) Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region
CN104081529A (zh) 抗变化的金属氧化物半导体场效应晶体管
US10763800B2 (en) Semiconductor device and manufacturing method thereof
CN105702582A (zh) 晶体管的形成方法
CN107516676A (zh) 一种基于soi的mos器件结构及其制作方法
CN104916675A (zh) 半导体器件及其制造方法
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
CN103928329B (zh) Mos晶体管及其形成方法
CN101593772B (zh) Mos晶体管及其形成方法
Xu et al. Two methods of tuning threshold voltage of bulk FinFETs with replacement high-k metal-gate stacks
CN102569077B (zh) 用于制作半导体器件的源/漏区的方法
CN102737965A (zh) 一种Halo结构的形成方法
CN106158657A (zh) Mos晶体管的形成方法
CN102194868A (zh) 一种抗辐照的Halo结构MOS器件及其制备方法
CN106486352A (zh) 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN104916545A (zh) 一种半导体器件的制作方法
Sengupta et al. Channel Profile Design of $\text {E}\delta $ DC MOSFET for High Intrinsic Gain and Low $ V_ {T} $ Mismatch
US9012963B2 (en) Semiconductor device
CN102420143A (zh) 一种改善后栅极工艺高k栅电介质nmos hci方法
CN104576736A (zh) 半导体器件及其制造方法
US20170170289A1 (en) Transistor device with reduced hot carrier injection effect
Gupta et al. Hysteresis free negative total gate capacitance in junctionless transistors
Bazizi et al. Analysis of USJ formation with combined RTA/laser annealing conditions for 28 nm high-k/metal gate CMOS technology using advanced TCAD for process and device simulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant