TW201535530A - 半導體裝置和製造其之方法 - Google Patents

半導體裝置和製造其之方法 Download PDF

Info

Publication number
TW201535530A
TW201535530A TW103132888A TW103132888A TW201535530A TW 201535530 A TW201535530 A TW 201535530A TW 103132888 A TW103132888 A TW 103132888A TW 103132888 A TW103132888 A TW 103132888A TW 201535530 A TW201535530 A TW 201535530A
Authority
TW
Taiwan
Prior art keywords
region
species
type
temperature
drain
Prior art date
Application number
TW103132888A
Other languages
English (en)
Other versions
TWI632616B (zh
Inventor
Jae-Chun Cha
Seung-Woo Jin
An-Bae Lee
Il-Sik Jang
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201535530A publication Critical patent/TW201535530A/zh
Application granted granted Critical
Publication of TWI632616B publication Critical patent/TWI632616B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

一種用於製造半導體裝置包括：在冷溫下佈植第一物種到基板中，以形成第一區域；以及在熱溫下佈植第二物種到基板中，以形成鄰近第一區域的第二區域。

Description

半導體裝置和製造其之方法
本發明的示例性實施例涉及一種電子裝置，更具體地說，涉及一種半導體裝置及製造其之方法。
相關申請案的交叉參考
本申請案主張2014年3月10日於韓國知識產權局所提申的韓國申請案第10-2014-0027940號的優先權，其通過引用將其整體併入本文中。
電子裝置包括複數個電晶體。目前，電晶體持續被按比例縮小，並且開發一種用於改善在所述電晶體被持續地按比例縮小的工業環境中的電晶體的性能是很重要的。例如，有必要改善電晶體的導通電流。
本發明的示例性實施例涉及能夠抑制短通道效應和改善在電晶體持續被按比例縮小的工業環境中的導通電流的電晶體以及用於製造所述電晶體的方法。
依照本發明的實施例，製造半導體裝置的方法包括：在冷溫下佈植第一物種到基板中，以形成第一區域；以及在熱溫下佈植第二物種到所述基板中，以形成鄰近於所述第一區域的第二區域。所述冷溫是約-200 ℃至約0℃的範圍，並且所述熱溫是約50℃至約500℃的範圍。所述第一物種可以包括Ⅲ族元素，所述第二物種可以包括V族元素。所述第一物種可以包括V族元素，所述第二物種可以包括Ⅲ組元素。所述第一物種可以包括銻(Sb)，所述第二物種可以包括硼(B)。所述第一物種可以包括硼(B)，所述第二物種可以包括銻(Sb)。所述冷溫的範圍是從約-200℃至約0℃。所述熱溫的範圍是從約50℃至約500℃。所述第一區域包括電晶體的源極/汲極延伸區域，所述第二區域包括所述電晶體的暈區域。所述第二區域包括電晶體的源極/汲極延伸區域，所述第一區域包括所述電晶體的暈區域。所述用於製造半導體裝置的方法可以進一步包括：佈植第三物種至所述基板中，以形成第三區域，其具有比所述第一和第二區域還深的部分，其中所述第三區域係形成鄰近所述第一區域和所述第二區域。所述第三物種在室溫、熱溫或冷溫下佈植。所述第三物種可以包括與作為所述第一物種或所述第二物種的導電類型相同的導電類型的物種。所述第三區域包括電晶體的源極/汲極區域。所述第一區域包括電晶體的阱區域和通道區域，所述第二區域可以包括所述電晶體的暈區域，或者當所述第二區域可以包括阱區域和通道區域時，所述第一區域包括暈區域。所述用於製造半導體裝置的方法可以進一步包括：在所述第一區域或所述第二區域上形成金屬矽化物層；以及在所述金屬矽化物層上形成接觸插塞。所述第一區域可以包括電晶體的源極/汲極區域，以及所述第二區域可以包括在所述金屬矽化物層和所述源極/汲極之間的接觸接面區域。
根據本發明的另一實施例，一種用於製造電晶體的方法包括：在基板上方形成閘極結構；藉由使用所述閘極結構作為遮罩，在冷溫 下佈植第一物種至所述基板中，以形成第一導電類型的源極/汲極延伸區域；在熱溫下佈植第二物種至所述基板中，以形成與所述第一導電類型相反的第二導電類型的暈區域；以及佈植第三物種至所述基板中，以形成所述第一導電類型的源極/汲極區域。所述源極/汲極區域具有比所述源極/汲極延伸區域還深的部分。所述第三物種在熱溫或冷溫下佈植。所述第一物種可以包括Ⅲ族元素，第二物種可以包括V族元素。所述第一物種可以包括V族元素，所述第二物種可以包括Ⅲ族元素。所述第一物種可以包括銻(Sb)，所述第二物種包括硼(B)、銦(In)或硼和銦的混合物。所述第一物種可以包括硼(B)、銦(In)或硼和銦的混合物，所述第二物種可以包括銻(Sb)。所述冷溫是在約-200℃至約0℃的範圍。所述熱溫是在約50℃到約500℃的範圍。所述第二物種是藉由使用比該第一物種的佈植能量還大的佈植能量來佈植。
依照本發明的另一實施例，一種用於製造包括閘極結構、源極/汲極延伸區域和暈區域的電晶體的方法，所述方法包括：使用第一物種進行熱溫佈植，以形成具有擴大的摻雜輪廓的源極/汲極延伸區域，其中所述熱溫佈植在比室溫還高的溫度下進行；以及使用第二物種進行冷溫佈植，以形成具有抑制摻雜輪廓的暈區域，其中所述冷溫佈植在比所述室溫還低的溫度下進行。所述第一物種可以包括銻(Sb)，以及所述第二物種可以包括硼(B)、銦(In)或硼和銦的混合物。所述冷溫是約-200℃至約0℃的範圍。所述熱溫是約50℃到約500℃的範圍。
依照本發明的另一實施例，一種電晶體包括：基板；閘極結構，其形成在所述基板上方；源極/汲極延伸區域，其形成在所述閘極結構 的兩側上的所述基板中，其中所述源極/汲極延伸區域具有銻(Sb)的擴大摻雜輪廓；側壁間隔物，其形成在所述閘極結構的側壁上；源極/汲極區域，其對齊在所述基板中的所述側壁；以及暈區域，其覆蓋所述源極/汲極延伸區域的側部分與底部分並且具有硼(B)的抑制摻雜輪廓。所述暈區域進一步可以包括銦(In)。
11‧‧‧步驟
12C‧‧‧步驟
12H‧‧‧步驟
13C‧‧‧步驟
13H‧‧‧步驟
14‧‧‧步驟
15R‧‧‧步驟
21‧‧‧步驟
22C‧‧‧步驟
22H‧‧‧步驟
23C‧‧‧步驟
23H‧‧‧步驟
24‧‧‧步驟
25R‧‧‧步驟
31‧‧‧步驟
32C‧‧‧步驟
32H‧‧‧步驟
33C‧‧‧步驟
33H‧‧‧步驟
34‧‧‧步驟
35C‧‧‧步驟
35H‧‧‧步驟
41‧‧‧步驟
42C‧‧‧步驟
42H‧‧‧步驟
43C‧‧‧步驟
43H‧‧‧步驟
44‧‧‧步驟
45R‧‧‧步驟
51‧‧‧步驟
52C‧‧‧步驟
52H‧‧‧步驟
53C‧‧‧步驟
53H‧‧‧步驟
54‧‧‧步驟
55C‧‧‧步驟
55H‧‧‧步驟
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧閘極絕緣層
103‧‧‧閘極電極
104‧‧‧N型源極/汲極延伸區域
105‧‧‧P型暈區域
106‧‧‧N型源極/汲極區域
107‧‧‧間隔物
108‧‧‧P型阱區域
109‧‧‧N通道區域
110‧‧‧層間介電層
111‧‧‧接觸孔
112‧‧‧接觸接面區域
113‧‧‧金屬矽化物層
114‧‧‧接觸插塞
200‧‧‧電晶體
201‧‧‧基板
202‧‧‧閘極絕緣層
203‧‧‧閘極電極
204‧‧‧P型源極/汲極延伸區域
205‧‧‧N型暈區域
206‧‧‧P型源極/汲極區域
207‧‧‧間隔物
208‧‧‧N型阱區域
209‧‧‧P通道區域
210‧‧‧層間介電層
211‧‧‧接觸孔
212‧‧‧接觸接面區域
213‧‧‧金屬矽化物層
214‧‧‧接觸插塞
300‧‧‧電子裝置/CMOSFET
300N‧‧‧N通道電晶體
300P‧‧‧P通道電晶體
301‧‧‧基板(圖13)/PMOSFET(圖24)
301A‧‧‧間隔物層
302‧‧‧NMOSFET
302N‧‧‧第一閘極絕緣層
302P‧‧‧第二閘極絕緣層
303‧‧‧CMOSFET
303N‧‧‧第一閘極電極
303P‧‧‧第二閘極電極
304N‧‧‧N型源極/汲極延伸區域
304P‧‧‧P型源極/汲極延伸區域
305N‧‧‧P型暈區域
305P‧‧‧N型暈區域
306N‧‧‧N型源極/汲極區域
306P‧‧‧P型源極/汲極區域
308N‧‧‧N型阱區域
308P‧‧‧P型阱區域
309N‧‧‧N通道區域
309P‧‧‧P通道區域
310‧‧‧層間電介質層
311‧‧‧接觸孔
312N‧‧‧第一接觸接面區域
312P‧‧‧第二接觸接面區域
313N‧‧‧第一金屬矽化物層
313P‧‧‧第二金屬矽化物層
314N‧‧‧第一接觸插塞
314P‧‧‧第二接觸插塞
圖1A說明根據本發明的第一實施例的電晶體。
圖1B說明根據本發明的第一實施例的變形範例的電晶體。
圖2至圖7是說明用於製造根據本發明的第一實施例的電晶體的各種方法之流程圖。
圖8A說明根據本發明的第二實施例的電晶體。
圖8B說明根據本發明的第二實施例的變形範例的電晶體。
圖9至12是說明用於製造根據本發明的第二實施例的電晶體的各種方法之流程圖。
圖13說明包括根據本發明的實施例的電晶體的半導體裝置。
圖14說明N型物種的摻雜濃度輪廓。
圖15說明銻佈植和砷佈植的片電阻。
圖16說明銻佈植和砷佈植的導通電流。
圖17說明銻佈植和砷佈植的閘極引發汲極洩漏。
圖18說明用於閘極引發汲極洩漏的摻雜輪廓。
圖19說明基於佈植溫度條件的銻的摻雜輪廓。
圖20說明基於佈植溫度條件的硼的摻雜輪廓。
圖21和22分別說明基於佈植溫度條件和劑量的硼的接面深度。
圖23說明根據溫度和劑量的硼佈植的缺陷。
圖24說明一種包括根據本發明的實施例的電晶體的電子裝置。
所揭露的技術的各種範例和實現方式參照附圖將在下面詳細描述。
圖式可以不必按比例繪製，並在某些情況下，圖式中的至少一些結構的比例可能被誇大，以清楚地說明所描述的範例或實現方式的某些特徵。在提出的具有多層結構中的兩個或更多個層的圖式或描述的具體範例中，這些層的相對定位關係或排列這些層所示的順序反映了一種用於描述或說明的範例的特定實現方式，以及排列所述層的不同相對位置關係或順序是可能的。在整個揭露內容中，類似的元件符號代表在不同的附圖和本發明的實施例中類似的部件。
此外，多層結構的描述或說明的範例可能不反映存在於該特定的多層結構中的所有層(例如，一個或多個附加層可以存在兩個所說明的層之間)。作為一個具體的範例中，當在所描述或說明的多層結構中的第一層被稱為在另一層“上”或“上方”或者在基板“上”或“上方”時，第一層可以是直接形成在第二層或基板上，但也可以代表其中一個或多個其它中間層可以存在在第一層和第二層或基板之間的結構。
圖1A說明根據本發明的第一實施例的電晶體。圖1B說明根 據本發明的第一實施例的變形範例的電晶體。
參見圖1A，電晶體100包括閘極結構、N型源極/汲極延伸區域104、P型暈區域105和N型源極/汲極區域106，閘極結構包括閘極電極103。
閘極結構形成在基板101上方。基板101可以包括半導體基板。基板101可以包括矽基板、矽-鍺基板或矽絕緣體(silicon on insulator，SOI)基板。這裡，在本發明的實施例中，基板101可以包括矽基板。
閘極結構可以進一步包括閘極絕緣層102。閘極絕緣層102被形成在基板101上方，並且閘極電極103形成在閘極絕緣層102上方。間隔物(例如，側壁間隔物)107形成在閘極結構的側壁上。閘極絕緣層102可以包括高k材料、氧化物、氮化物和氮氧化物之中所選擇的至少一者。高k材料可以是具有比氧化物和氮化物還高的介電常數的介質材料。例如，高k材料可以是諸如氧化鉿或氧化鋁的金屬氧化物中所選擇的至少一者。閘極電極103可以包括多晶矽、金屬和金屬化合物中所選擇的至少一者。閘極電極103可以由能夠調節電晶體100的閾值電壓的功函數材料所形成。
N型源極/汲極延伸區域104形成在閘極結構的兩側的基板101中。N型源極/汲極區域106形成為鄰近N型源極/汲極延伸區域104。P型暈區域105形成在N型源極/汲極延伸區域104下方。N型源極/汲極延伸區域104被形成為與在基板101中的閘極電極103對準。N型源極/汲極區域106被形成為與在基板101中的閘極電極103和間隔物107對準。N型源極/汲極延伸區域104具有第一深度，並且N型源極/汲極區域106具有比第一深度更深的第二深度。P型暈區域105可以具有比第一深度更深且比第二深度還淺的第三深度。P型暈區域105可以覆蓋N型源極/汲極延伸區域104的側部分和底部分。 第一物種被引入到N型源極/汲極延伸區域104。第二物種被引入到P型暈區域105。第三物種被引入到N型源極/汲極區域106。第一物種和第三物種可以包括III族元素，並且第二物種可以包括V族元素。第一物種和第三物種可以是相同的元素或者是不同的元素。第一物種可以包括銻(Sb)，並且第三物種可以包括砷(As)或銻(Sb)。第二物種可以包括硼(B)、銦(In)或硼和銦的混合物。N型源極/汲極延伸區域104摻雜有相對低濃度的第一物種。N型源極/汲極區域106摻雜有相對高濃度的第三物種。
眾所周知，N型源極/汲極延伸區域104可以被稱為N型輕摻汲極(Lightly Doped Drain，LDD)區域。N型源極/汲極區域106可以被稱為N型深源極/汲極區域，並且N型源極/汲極延伸區域104可以被稱為N型淺源極/汲極區域。P型暈區域105可以被稱為P型囊區域(pocket region)。第一物種、第二物種和第三物種可以被稱為摻雜劑或雜質。電晶體100變成N通道電晶體。有局限性在於，只有N型源極/汲極延伸區域104抑制了短通道效應。短通道效應可以藉由形成P型暈區域105而被大大抑制，其中P型暈區域105覆蓋N型源極/汲極延伸區域104。
物種的佈植可以被執行，以形成N型源極/汲極延伸區域104、P型暈區域105和N型源極/汲極區域106。
熱溫佈植或冷溫佈植可以被執行，以形成N型源極/汲極延伸區域104和P型暈區域105。室溫佈植、熱溫佈植或冷溫佈植可以被執行，以形成N型源極/汲極區域106。熱溫佈植是在比室溫還高的溫度下佈植物種的製程。冷溫佈植是在比室溫還低的溫度下佈植物種的製程。熱溫佈植可以在約50℃至約500℃的範圍內進行。冷溫佈植可以在約-200℃至約0℃的範圍 內進行。
當物種藉由熱溫佈植而摻雜，摻雜輪廓的尾部可以比當在室溫佈植進行時還要更廣泛地形成。因此，藉由熱溫佈植所佈植的物種可以具有擴大的摻雜輪廓。
當物種藉由冷溫佈植而摻雜，所佈植的物種在垂直方向和在水平方向上的擴散可以受到限制。因此，雖然所佈植的物種的絕對濃度降低到比執行室溫佈植還低，有效的濃度可以保持在與進行室溫佈植作相同。有效濃度是指物種的濃度，這有助於導電，除了N型物種和P型物種的偏移。在與室溫佈植比較，藉由冷溫佈植而佈植的物種可以具有陡峭的摻雜輪廓，這是被稱為抑制的摻雜輪廓。
如上所述，冷溫佈植和熱溫佈植所組合的混合佈植被進行以形成N型源極/汲極延伸區域104和P型暈區域105。PN接面所形成的區域的電場擁擠是藉由熱溫佈植而放鬆，並且濃度藉由冷溫佈植而減小。結果，閘極引發汲極洩漏(GIDL)可以通過混合佈植得到改善，而沒有短通道邊界的劣化。
根據本發明的實施例中的混合佈植可以比室溫佈植更大幅度改善GIDL。此外，混合佈植可以比冷溫佈植和室溫佈植的混合以及熱溫佈植和室溫佈植的混合更大幅度改善GIDL。
參見圖1B所示，P型阱區域108形成在基板101中。N型通道區109被形成在閘極結構下面的P型阱區域108中。接觸插塞114形成在N型源極/汲極區域106上方。形成在層間介電層110中的接觸孔111以接觸插塞114填充。金屬矽化物層113形成在接觸插塞114和N型源極/汲極區域106之間。 接觸接面區域112形成在金屬矽化物層113和N型源極/汲極區域106之間。P型阱區域108、N通道區域109和接觸接面區域112可以通過物種的佈植而形成。室溫佈植、熱溫佈植和冷溫佈植可以選擇性執行，以形成P型阱區域108、N通道區域109和接觸接面區域112。例如，P型物種的熱溫佈植或冷溫佈植可以對N通道區域109和P型阱區域108選擇性執行。
如上所述，當對N通道區域109和P型阱區域108進行熱溫佈植或冷溫佈植時，截止洩漏(off-leakage)和GIDL可以藉由控制缺陷而改善。另外，諸如汲極引發阻障下降(Drain-Induced Barrier Lowering，DIBL)的短通道邊界可以藉由控制摻雜劑輪廓而得到改善。此外，基於在N通道區域109的反型摻雜劑輪廓的降低之遷移率可以得到改進。
接觸電阻可以藉由在接觸接面區域112上進行熱溫佈植或冷溫佈植而得到改進。例如，藉由改善摻雜輪廓，可以改善接觸電阻。即，金屬矽化物層113和N型源極/汲極區域106的界面上的摻雜濃度可以被優化。再者，藉由蕭特基阻障高度下降(Schottky Barrier Height Lowering，SBHL)的接觸電阻可以改善。此外，藉由As和Sb或Sb和P的組合佈植的接觸電阻可以改善。這裡，銻(Sb)也可以是預非晶化佈植。
圖2至圖7是描述用於製造根據本發明的第一實施例的N通道電晶體的方法之流程圖。
參見圖2所示，閘極結構在步驟11中形成於基板上方。
P型暈區域在步驟12C中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)的佈植，以形成P型暈區域。P型暈區域可以藉由冷溫佈植來形成。通過冷溫佈植所佈 植的物種在垂直方向和在水平方向上的擴散可以受到限制。冷溫佈植可以在約-200℃至約0℃範圍內進行。在本發明另一實施例中，銦(In)的冷溫佈植可以被執行，以形成P型暈區域。在本發明另一實施例中，硼(B)和銦(In)的混合的冷溫佈植可以被執行，以形成P型暈區域。例如，硼(B)佈植和銦(In)佈植可以在冷溫依序進行。
N型源極/汲極延伸區域於步驟13H中形成。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以藉由使用閘極結構作為遮罩來進行。銻(Sb)佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以通過銻的熱溫佈植(銻)來形成。通過熱溫佈植所佈植的銻(Sb)有助於摻雜輪廓的擴大的尾部。即，PN接面所形成的區域的摻雜輪廓可以廣泛地形成。因此，GIDL可以藉由減小電場而得以改善。熱溫佈植可以在約50℃至約500℃的範圍內進行。N型源極/汲極延伸區域的電阻分量可以通過銻(Sb)佈植來降低。因此，導通電流增大。然而，由於銻(Sb)的原子質量單位比砷(As)相對較大，形成了超級陡峭後退(super steep retrograde，SSR)輪廓，並且電場擁擠效應發生。電場擁擠效應引起GIDL。在本發明的實施例中，銻的熱溫佈植(Sb)係執行以抑制GIDL。
間隔物(即，側壁間隔物)是在步驟14中形成在該閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟15R中形成。執行N型物種的佈植，以形成N型源極/汲極區域。佈植可以藉由使用閘極結構和間隔物作為 遮罩來進行。砷(As)可以被佈植以形成N型源極/汲極區域。N型源極/汲極區域可以通過砷的室溫佈植(As)來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖2所示，執行冷溫佈植以形成P型暈區域，並且執行熱溫佈植以形成N型源極/汲極延伸區域。執行室溫佈植以形成N型源極/汲極區域。
一種用於製造圖3中所示的N通道電晶體的方法是相似於圖2所示的方法。
參見圖3所示，閘極結構在步驟11中形成於基板上方。
P型暈區域在步驟12H中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)的佈植，以形成P型暈區域。P型暈區域可以通過熱溫佈植來形成。在本發明另一實施例中，銦(In)的熱溫佈植可以被執行，以形成P型暈區域。在本發明另一實施例中，硼(B)和銦(In)的混合的熱溫佈植可以被執行，以形成P型暈區域。熱溫佈植可以在約50℃至約500℃的範圍內進行。
N型源極/汲極延伸區域於步驟13C中形成。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以藉由使用閘極結構作為遮罩來進行。銻(Sb)的佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以通過銻(Sb)的冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
間隔物(即，側壁間隔物)是在步驟14中形成在閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物 可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔件可以是包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟15R中形成。執行N型物種的佈植，以形成N型源極/汲極區域。佈植可以藉由使用閘極結構和間隔物作為遮罩來進行。砷(As)可以被佈植以形成N型源極/汲極區域。N型源極/汲極區域可以通過砷(As)的室溫佈植來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖3所示，執行熱溫佈植以形成P型暈區域，並且執行冷溫佈植以形成N型源極/汲極延伸區域。執行室溫佈植以形成N型源極/汲極區域。
參見圖4所示，閘極結構在步驟21中形成於基板上方。
N型源極/汲極延伸區域在步驟22H中形成於基板中。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以藉由使用閘極結構作為遮罩來進行。銻(Sb)佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以藉由銻(Sb)的熱溫佈植來形成。熱溫佈植可以在約50℃至約500℃的範圍內進行。
P型暈區域在步驟23C中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)的佈植，以形成P型暈區域。P型暈區域可以通過冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。在本發明另一實施例中，銦(In)的冷溫佈植可以被執行，以形成P型暈區域。在本發明另一實施例中，硼(B)和銦(In)的混合的冷溫佈植可以被執行，以形成P型暈區域。例如，硼(B)佈植和 銦(In)佈植可以在冷溫依序地進行。
間隔物(即，側壁間隔物)是在步驟24中形成在閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟25R中形成。執行N型物種的佈植，以形成N型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。砷(As)可以被佈植以形成N型源極/汲極區域。N型源極/汲極區域可以通過砷(As)的室溫佈植來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖4所示，執行冷溫佈植以形成P型暈區域，並且執行熱溫佈植以形成N型源極/汲極延伸區域。執行室溫佈植以形成N型源極/汲極區域。用於形成步驟22H的N型源極/汲極延伸區域的熱溫佈植在用於形成步驟23C的P型暈區域的冷溫佈植之前。
參見圖5所示，閘極結構在步驟21中形成於基板上方。
N型源極/汲極延伸區域於步驟22C中形成。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來進行。銻(Sb)佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以通過銻(Sb)的冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
P型暈區域在步驟23H中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)的佈植，以 形成P型暈區域。P型暈區域可以通過熱溫佈植來形成。在本發明另一實施例中，銦(In)的熱溫佈植可以被執行，以形成P型暈區域。在本發明另一實施例中，硼(B)和銦(In)的混合的熱溫佈植可以被執行，以形成P型暈區域。熱溫佈植可以在約50℃至約500℃的範圍內進行。
間隔物(即，側壁間隔物)是在步驟24中形成在該閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟25R中形成。執行N型物種的佈植，以形成N型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。砷(As)可以被佈植以形成N型源極/汲極區域。N型源極/汲極區域可以通過砷(As)的室溫佈植來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖5所示，執行熱溫佈植以形成P型暈區域，並且執行冷溫佈植以形成N型源極/汲極延伸區域。執行室溫佈植以形成N型源極/汲極區域。用於形成步驟22C中的N型源極/汲極延伸區域的冷溫佈植在用於形成步驟23H中的P型暈區域的熱溫佈植之前。
參見圖6所示，閘極結構在步驟31中形成於基板上方。
P型暈區域在步驟32C中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)的佈植，以形成P型暈區域。P型暈區域可以通過冷溫佈植來形成。在本發明另一實施例中，銦(In)的冷溫佈植可以被執行，以形成P型暈區域。在本發明另一 實施例中，硼(B)和銦(In)的混合的冷溫佈植可以被執行，以形成P型暈區域。
N型源極/汲極延伸區域於步驟33H中形成。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來進行。銻(Sb)佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以通過銻(Sb)的熱溫佈植來形成。
間隔物(即，側壁間隔物)是在步驟34中形成在閘極結構的側壁上，間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟35H中形成。執行N型物種的熱溫佈植，以形成N型源極/汲極區域。熱溫佈植可以通過使用閘極結構和間隔物作為遮罩來進行。銻(Sb)的熱溫佈植可以被執行，以形成N型源極/汲極區域。熱溫佈植可以在約50℃至約500℃的範圍內進行。
根據圖6所示，執行冷溫佈植以形成P型暈區域，並且執行銻(Sb)的熱溫佈植以形成N型源極/汲極延伸區域和N型源極/汲極區域。在本發明另一實施例中，N型源極/汲極延伸區域可以通過熱溫佈植來形成，並且N型源極/汲極區域可以通過冷溫佈植來形成。
參見圖7所示，閘極結構在步驟31中形成於基板中。
P型暈區域在步驟32H中形成於基板中。執行P型物種的佈植，以形成P型暈區域。例如，執行硼(B)或二氟化硼(BF2)佈植，以形成P型暈區域。P型暈區域可以通過熱溫佈植來形成。在本發明另一實施例 中，銦(In)的熱溫佈植可以被執行，以形成P型暈區域。在本發明另一實施例中，硼(B)和銦(In)的混合的熱溫佈植可以被執行，以形成P型暈區域。
N型源極/汲極延伸區域於步驟33C中形成。執行N型物種的佈植，以形成N型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來進行。銻(Sb)佈植可以被執行，以形成N型源極/汲極延伸區域。N型源極/汲極延伸區域可以通過銻(Sb)的冷溫佈植來形成。
間隔物(即，側壁間隔物)是在步驟34中形成在閘極結構的側壁上，間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
N型源極/汲極區域於步驟35C中形成。執行N型物種的冷溫佈植，以形成N型源極/汲極區域。冷溫佈植可以通過使用閘極結構和間隔物作為遮罩來進行。銻(Sb)的冷溫佈植可以被執行，以形成N型源極/汲極區域。冷溫佈植可以在約-200℃至約0℃範圍內進行。
根據圖7所示，執行熱溫佈植以形成P型暈區域，並且執行銻(Sb)的冷溫佈植以形成N型源極/汲極延伸區域和N型源極/汲極區域。在本發明另一實施例中，N型源極/汲極延伸可以通過冷溫佈植來形成，並且N型源極/汲極區域可以通過熱溫佈植來形成。
圖8A說明按照本發明第二實施例的電晶體。圖8B說明根據本發明第二實施例的變形範例的電晶體。
參見圖8A所示，電晶體200包括閘極結構、P型源極/汲極延 伸區域204、N型暈區域205和P型源極/汲極區域206，閘極結構具有閘極電極203。
閘極結構形成在基板201上方。基板201可以包括半導體基板。基板201可以包括矽基板、矽-鍺基板或SOI基板。這裡，在本發明的實施例中，基板201可以包括矽基板。
閘極結構可以進一步包括：閘極絕緣層202和形成在閘極絕緣層202上方的閘極電極203。間隔物(例如，側壁間隔物)207被形成在閘極結構的側壁上。閘極絕緣層202可以包括選擇自高k材料、氧化物、氮化物和氮氧化物中至少一者。高k材料可以具有比氧化物和氮化物的還高的介電常數的介質材料。例如，高k材料可以是選擇自在諸如氧化鉿或氧化鋁的金屬氧化物中的至少一者。閘極電極203可以包括選擇自多晶矽、金屬和金屬化合物中的至少一者。閘極電極203可以由能夠控制電晶體200的閾值電壓的功函數材料所形成。
P型源極/汲極延伸區域204形成在閘極結構的兩側上的基板201中。P型源極/汲極區域206形成為鄰近P型源極/汲極延伸區域204。N型暈區域205形成在N P型源極/汲極延伸區域204下面。P型源極/汲極延伸區域204形成與在基板201中的閘極電極203對準。P型源極/汲極區域206被形成為與在基板201上的閘極電極203和間隔物207對準。P型源極/汲極延伸區域204具有第一深度，並且P型源極/汲極區域206具有比第一深度更深的第二深度。N型暈區域205可以具有第三深度，這是比第一深度更深，並且比第二深度還淺。第一物種被引入到P型源極/汲極延伸區域204。第三物種被引入到P型源極/汲極區域206。第二物種被引入到N型暈區域205。第一物種和第三物種可 以包括V族元素，並且第二物種可以包括III族元素。第二物種包括銻(Sb)，並且第一和第三物種可以包括硼(B)或銦(In)。P型源極/汲極延伸區域204以相對低濃度的第一物種來摻雜。P型源極/汲極區域206以相對高濃度的第三物種來摻雜。P型源極/汲極延伸區域204可以被稱為P型輕摻雜汲極(LDD)區域。因此，電晶體200變成了P通道電晶體。N型暈區域205可以被稱為N型囊區域。
物種的佈植可以被執行，以形成P型的源極/汲極延伸區域204，N型暈區域205和P型源極/汲極區域206。
熱溫佈植或冷溫佈植可以被執行，以形成P型源極/汲極延伸區域204和N型暈區域205。室溫佈植、熱溫佈植或冷溫佈植可以被執行，以形成P型源極/汲極區域206。熱溫佈植是物種在比室溫還高的溫度下佈植的製程。冷溫佈植是物種在比室溫還低的溫度下佈植的製程。熱溫佈植可以在約50℃至約500℃的範圍內進行。冷溫佈植可以在約-200℃至約0℃範圍內進行。
如上所述，冷溫佈植和熱溫佈植所組合的混合佈植係執行，以形成P型源極/汲極延伸區域204和N型暈區域205。PN接面所形成的區域的電場擁擠是通過熱溫佈植放鬆，並且濃度通過冷溫佈植而減小。結果，GIDL可以通過混合佈植得到改善，而沒有短通道邊界劣化。
參見圖8B所示，N型阱區域208形成在基板201中。P通道區域209形成在閘極結構下面的N型阱區域208中。接觸插塞214形成在P型源極/汲極區域206上方。形成在層間介電層210中的接觸孔211以接觸插塞214填充。金屬矽化物層213形成在接觸插塞214和P型源極/汲極區域206之間。接 觸接面區域212形成在金屬矽化物層213和P型源極/汲極區域206之間。N型阱區域208、P通道區域209和接觸接面區域212可以通過物種的佈植而形成。室溫佈植、熱溫佈植和冷溫佈植可以選擇性執行，以形成N型阱區域208、P通道區域209和接觸接面區域212。例如，N型物種的熱溫佈植或冷溫佈植可以對P通道區域209和N型阱區域208選擇性執行。
如上所述，隨著對P通道區域209和N型阱區域208執行熱溫佈植或冷溫佈植，截止洩漏和GIDL可以藉由控制缺陷來改善。此外，諸如汲極引發阻障下降(DIBL)的短通道邊界可以藉由控制摻雜劑輪廓得到改善。進一步，根據P通道區域209的相反型(counter-type)摻雜劑輪廓的降低的遷移性可以得到改善。
接觸電阻可以藉由將熱溫佈植或冷溫佈植應用到接觸接面區域212而加以改善。
圖9至12是說明用於製造根據本發明第二實施例的P通道電晶體的方法的流程圖。
參見圖9所示，閘極結構在步驟41中形成於基板上方。
N型暈區域在步驟42C中形成於基板中。執行N型物種的佈植以形成N型暈區域。例如，銻(Sb)被佈植以形成N型暈區域。N型暈區域可以通過冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
P型源極/汲極延伸區域於步驟43H中形成。執行P型物種的佈植，以形成P型源極/汲極延伸區域。佈植可以藉由使用閘極結構作為遮罩來進行。硼(B)佈植可以被執行，以形成P型源極/汲極延伸區域。P型源極/汲極延伸區域可以通過硼(B)的熱溫佈植來形成。熱溫佈植可以在約50℃ 至約500℃的範圍內進行。
間隔物(即，側壁間隔物)是在步驟44中形成在閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以包括氧化矽和氮化矽的多層間隔物。
P型源極/汲極區域於步驟45R中形成。執行P型物種的佈植，以形成P型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。硼(B)可以被佈植，以形成P型源極/汲極區域。P型源極/汲極區域可以通過硼(B)的室溫佈植來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖9所示，執行冷溫佈植以形成N型暈區域，並且執行熱溫佈植以形成P型源極/汲極延伸區域。執行室溫佈植以形成P型源極/汲極區域。
一種如圖10中所示用於製造P通道電晶體的方法，其中圖10的方法是相似於圖9所示的方法。
參考圖10所示，閘極結構在步驟41中形成於基板上方。
N型暈區域在步驟42H中形成於基板中。執行N型物種的佈植，以形成N型暈區域。例如，銻(Sb)被佈植以形成N型暈區域。N型暈區域可以通過一個熱溫佈植來形成。熱溫佈植可以在約50℃至約500℃的範圍內進行。
P型源極/汲極延伸區域於步驟43C中形成。執行P型物種的佈植，以形成P型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來 進行。硼(B)佈植可以被執行，以形成P型源極/汲極延伸區域。P型源極/汲極延伸區域可以通過硼(B)的冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
間隔物(即，側壁間隔物)是在步驟44中形成在該閘極結構的側壁上，間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
P型源極/汲極區於步驟45R中形成。執行P型物種的佈植，以形成P型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。硼(B)可以被佈植，以形成P型源極/汲極區域。P型源極/汲極區域可以通過硼(B)的室溫佈植來形成。室溫佈植可以在約0℃至約30℃的範圍內進行。
根據圖10所示，執行熱溫佈植以形成N型暈區域，並且執行冷溫佈植以形成P型源極/汲極延伸區域。執行室溫佈植以形成P型源極/汲極區域。
在圖11和12所示的用於製造P通道電晶體的方法中，執行熱溫佈植或冷溫佈植以形成P型源極/汲極區域。
參考圖11所示，閘極結構在步驟51中形成於基板上方。
N型暈區域在步驟52C中形成於基板中。執行N型物種的佈植，以形成N型暈區域。例如，銻(Sb)被佈植以形成N型暈區域。N型暈區域可以通過冷溫佈植來形成。冷溫可佈植可以在約-200℃至約0℃範圍內進行。
P型源極/汲極延伸區域在步驟53H中形成於基板中。執行P型物種的佈植，以形成P型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來進行。硼(B)佈植可以被執行，以形成P型源極/汲極延伸區域。P型源極/汲極延伸區域可以通過硼(B)的熱溫佈植來形成。熱溫佈植可以在約50℃至約500℃的範圍內進行。
間隔物(即，側壁間隔物)是在步驟54中形成在閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔件物可以是包括氧化矽和氮化矽的多層隔離物。
P型源極/汲極區域於步驟55H中形成。執行P型物種的佈植，以形成P型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。硼(B)可以被佈植，以形成P型源極/汲極區域。P型源極/汲極區域可以通過硼(B)的熱溫佈植來形成。熱溫佈植可以在約50℃至約500℃的範圍內進行。
根據圖11所示，執行冷溫佈植以形成N型暈區域，並且熱溫佈植以形成P型源極/汲極延伸區域和P型源極/汲極區域。在本發明另一實施例中，P型源極/汲極延伸區域可以通過熱溫佈植來形成，並且在P型源極/汲極區域可以通過冷溫佈植來形成。
參考圖12所示，閘極結構在步驟51中形成於的基板上方。
N型暈區域在步驟52H中形成於基板中。執行N型物種的佈植，以形成N型暈區域。例如，銻(Sb)被佈植以形成N型暈區域。N型暈區域可以通過熱溫佈植來形成。熱溫佈植可以在約50℃至約500℃的範圍內 進行。
P型源極/汲極延伸區域於步驟53C中形成。執行P型物種的佈植，以形成P型源極/汲極延伸區域。佈植可以通過使用閘極結構作為遮罩來進行。硼(B)佈植可以被執行，以形成P型源極/汲極延伸區域。P型源極/汲極延伸區域可以通過硼(B)的冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
間隔物(即，側壁間隔物)是在步驟54中形成在閘極結構的側壁上。間隔物層的沉積和回蝕製程可以被執行，以形成間隔物。間隔物可以包括氧化矽或氮化矽。在本發明另一實施例中，間隔物可以是包括氧化矽和氮化矽的多層間隔物。
P型源極/汲極區域於步驟55℃中形成。執行P型物種的佈植，以形成P型源極/汲極區域。佈植可以通過使用閘極結構和間隔物作為遮罩來進行。硼(B)可以被佈植，以形成P型源極/汲極區域。P型源極/汲極區域可以通過硼(B)的冷溫佈植來形成。冷溫佈植可以在約-200℃至約0℃範圍內進行。
根據圖12所示，執行熱溫佈植以形成N型暈區域，並且執行冷溫佈植以形成P型源極/汲極延伸區域和P型源極/汲極區域。在本發明另一實施例中，P型源極/汲極延伸區域可以通過冷溫佈植來形成，並且P型源極/汲極區域可以通過熱溫佈植來形成。
在圖9到12中，形成N型暈區域的步驟可以與形成P型源極/汲極延伸區域的步驟進行切換。
圖13說明包括根據本發明的實施例的電晶體的半導體裝 置。圖13說明CMOSFET。
參考圖13所示，CMOSFET 300包括N通道電晶體300N和P通道電晶體300P。N通道電晶體300N和P通道電晶體300P藉由間隔物層301A彼此分離。N通道電晶體300N形成在P型阱區域308P中。P通道電晶體300P形成在N型阱區域308N中。
N通道電晶體300N包括：包括第一閘極絕緣層302N和第一閘極電極303N的閘極結構、N型源極/汲極延伸區域304N、P型暈區域305N和N型源極/汲極區域306N。P型阱區域308P形成在基板301中。N通道區域309N形成在閘極結構下面的P型阱區域308P中。第一接觸插塞314N被形成在N型源極/汲極區域306N上方。形成在層間介電層310中的接觸孔311以第一接觸插塞314N來填充。第一金屬矽化物層313N形成在第一接觸插塞314N和N型源極/汲極區域306N之間。第一接觸接面區域312N形成在第一金屬矽化物層313N和N型源極/汲極區域306N之間。
P通道電晶體300P包括：包括第二閘極絕緣層302P和第二閘極電極303P的閘極結構、P型源極/汲極延伸區域304P、N型暈區域305P和P型源極/汲極區域306P。N型阱區域308N形成在基板301中。P通道區域309P被形成在閘極結構下面的N型阱區域308N中。第二接觸插塞314P被形成在P型源極/汲極區域306P上方。形成在層間電介質層310中的接觸孔311以第二接觸插塞314P來填充。第二金屬矽化物層313P形成在第二接觸插塞314P和P型源極/汲極區域306P之間。第二接觸接面區域312P形成在第二金屬矽化物層313P和P型源極/汲極區域306P之間。
熱溫佈植或冷的溫度佈植可以被執行，以形成N型源極/汲極 延伸區域304N和P型暈區域305N。熱溫佈植、冷溫佈植和室溫佈植可以被執行，以形成N型源極/汲極區域306N。
熱溫佈植或冷溫佈植可以被執行，以形成P型源極/汲極延伸區域304P和N型暈區域305P。熱溫佈植、冷溫佈植和室溫佈植可以被執行，以形成P型源極/汲極區域306P。
熱溫佈植或冷溫佈植可以被執行，以形成P型阱區域308P、N通道區域309N、N型阱區域308N、P通道區域309P、第一接觸接面區域312N或第二接觸接面區域312P。
CMOSFET 300的性能可以隨著導通電流提高而提高。
圖14說明N型物種的摻雜濃度輪廓。圖14說明了銻輪廓和帶有磷輪廓的砷輪廓。
參考圖14所示，銻(Sb)可以形成在比磷(P)和砷(As)還淺的深度處。磷(P)降低短通道邊界，因為磷(P)具有比銻(Sb)和砷(As)還高的擴散度。
圖15說明了銻佈植和砷佈植的片電阻。砷(As)所佈植的區域的片電阻大於銻(Sb)所佈植的區域的片電阻。當施加相同的佈植能量時，銻佈植可以改善片電阻而比砷佈植多約35%。
圖16說明銻佈植和砷佈植的導通電流(on-current)比較。導通電流藉由各種方式控制閾值電壓Vts而多次測量。銻佈植的劑量是相同於砷佈植的劑量。閾值電壓Vts的導通電流是線性變化。
參考圖16所示，通過銻佈植所得到的導通電流值比通過砷佈植所得到的導通電流值更高。當執行銻佈植時，導通電流可以提高約10%。
圖17說明了銻佈植和砷佈植的GIDL。圖18說明用於閘極引發汲極洩漏的摻雜輪廓。參照圖17所示，銻佈植的閘極引發汲極洩漏比砷佈植的閘極引發汲極洩漏更加大大地惡化。銻佈植具有與砷佈植相比較陡峭的摻雜輪廓。因此，閘極引發汲極洩漏劣化。
本發明的本實施例中應用熱溫佈植作為銻佈植。隨著擴大的摻雜輪廓形成，改善了砷佈植。
圖19說明基於佈植溫度條件的銻的摻雜輪廓。參照圖19所示，當銻佈植的溫度從室溫20℃轉變為熱溫450℃，可以得到擴大的摻雜輪廓。
圖20說明基於佈植溫度條件的硼的摻雜輪廓。參照圖20所示，當硼佈植的溫度從室溫20℃轉變為冷溫-100℃，可以得到抑制的摻雜輪廓。
圖21和22說明了基於佈植溫度條件和劑量的硼的接面深度。圖21顯示硼佈植的劑量被設定在5E13離子/cm2的情況下，並且圖22顯示硼佈植的劑量被設定在5E14離子/cm2的情況下。
參考圖21和22所示，當硼離子佈植是以低劑量5E13離子/cm2執行時，隨著佈植溫度降低，硼具有較淺的接面深度。當硼離子佈植是以介質劑量5E14離子/cm2執行時，隨著佈植溫度增加，硼具有較淺的接面深度。
圖23說明根據溫度和劑量的硼佈植的缺陷。
參考圖23所示，隨著熱溫佈植在低劑量5E14離子/cm2執行時，具有一些缺陷。隨著冷溫佈植在高劑量1E15離子/cm2執行時，具有一些缺陷。
根據本發明的實施例中的電晶體可以應用於積體電路，其中所述積體電路包括用作各種用途的電晶體，例如，絕緣閘極FET(IGFET)、高電子遷移率電晶體(HEMT)、功率電晶體、薄膜電晶體(TFT)等等。
根據本發明的實施例的電晶體和積體電路可以被嵌入在電子裝置中。電子裝置可以包括記憶體裝置和非記憶體裝置。記憶體裝置包括SRAM、DRAM、快閃記憶體、MRAM、ReRAM、STTRAM、FeRAM等等。非記憶體裝置包括邏輯電路。用於控制記憶體裝置，邏輯電路可以包括感測放大器、解碼器、輸入/輸出電路等等。此外，邏輯電路可以包括除了記憶體的各種積體電路。例如，邏輯電路可以包括微處理器、移動裝置的應用處理器(application processor，AP)等等。此外，非記憶體裝置可以包括諸如NAND閘極的邏輯閘極、用於顯示裝置的驅動器積體電路、諸如功率管理積體電路(power management integrated circuit，PMIC)的功率半導體裝置等等。電子裝置可以包括計算系統、圖像感測器、照相機、移動裝置、顯示裝置、感測器、醫療裝置、光電子裝置、無線射頻識別(radio frequency identification，RFID)、太陽能電池、汽車半導體裝置、鐵道機車車輛(rolling stock)半導體裝置、航空半導體裝置等等。
圖24說明一種包括根據本發明的實施例的電晶體之電子裝置。
參考圖24所示，電子裝置300包括複數個電晶體。電子裝置300可以包括複數個PMOSFET 301、複數個NMOSFET 302和複數個CMOSFET 303。PMOSFET 301、NMOSFET 302和CMOSFET 303可以包括根據本發明的實施例的電晶體。包括在電子裝置300中的每個電晶體包括源極/汲極延伸區 域、暈區域和源極/汲極區域。冷溫佈植和熱溫佈植所結合的混合佈植係進行以形成源極/汲極延伸區域和暈區域。PN接面所形成的區域的電場擁擠通過熱溫佈植而放鬆，並且濃度通過冷溫佈植而減小。結果，GIDL可以通過混合佈植得到改善，而沒有短通道邊界劣化。由於GIDL改善，電晶體的性能可以得到改進。包括具有改善的性能的電晶體之電子裝置300可以在電晶體縮小的工業環境中以快速操作速率來操作。
根據本發明的實施例，隨著冷溫佈植和熱溫佈植所組合的混合佈植被執行，以形成源極/汲極延伸區域和暈區域，電晶體的導通電流可以被改善，而沒有短通道邊界的惡化。
儘管本發明已經描述了關於特定的實施例，應當注意的是，本發明的實施例不是限制性而是描述性。此外，應當注意的是，本發明可以藉由本領域技術人士通過替代、改變和修改而以各種方式來實現，且在不違背由所附申請專利範圍書所限定的本發明的精神和範圍。
11‧‧‧步驟
12C‧‧‧步驟
13H‧‧‧步驟
14‧‧‧步驟
15R‧‧‧步驟

Claims (25)

  1. 一種用於製造半導體裝置的方法，包括：在冷溫下佈植第一物種到基板中，以形成第一區域；以及在熱溫下佈植第二物種到所述基板中，以形成鄰近於所述第一區域的第二區域。
  2. 如申請專利範圍第1項的方法，其中當所述第一物種包括Ⅲ族元素時，所述第二物種包括V族元素，或者當所述第一物種包括V族元素時，所述第二物種包括Ⅲ組元素。
  3. 如申請專利範圍第1項的方法，其中當所述第一物種包括銻(Sb)時，所述第二物種包括硼(B)，或者當所述第一物種包括硼(B)時，所述第二物種包括銻(Sb)。
  4. 如申請專利範圍第1項的方法，其中所述冷溫是從約-200℃至約0℃的範圍。
  5. 如申請專利範圍第1項的方法，其中所述熱溫是從約50℃至約500℃的範圍。
  6. 如申請專利範圍第1項的方法，其中當所述第一區域包括電晶體的源極/汲極延伸區域時，所述第二區域包括所述電晶體的暈區域，或者當所述第二區域包括電晶體的源極/汲極延伸區域時，所述第一區域包括所述電晶體的暈區域。
  7. 如申請專利範圍第1項的方法，進一步包括：佈植第三物種至所述基板中，以形成第三區域，其具有比所述第一和第二區域還深的部分， 其中所述第三區域係形成鄰近所述第一區域和所述第二區域。
  8. 如申請專利範圍第7項的方法，其中所述第三物種在室溫、熱溫或冷溫下佈植。
  9. 如申請專利範圍第7項的方法，其中所述第三物種包括與作為所述第一物種或所述第二物種的導電類型相同的導電類型的物種。
  10. 如申請專利範圍第7項的方法，其中所述第三區域包括電晶體的源極/汲極區域。
  11. 如申請專利範圍第1項的方法，其中當所述第一區域包括電晶體的阱區域和通道區域時，所述第二區域包括所述電晶體的暈區域，或者當所述第二區域包括阱區域和通道區域時，所述第一區域包括暈區域。
  12. 如申請專利範圍第1項的方法，進一步包括：在所述第一區域或所述第二區域上形成金屬矽化物層；以及在所述金屬矽化物層上形成接觸插塞。
  13. 如申請專利範圍第12項的方法，其中所述第一區域包括電晶體的源極/汲極區域，以及所述第二區域包括在所述金屬矽化物層和所述源極/汲極之間的接觸接面區域。
  14. 一種用於製造電晶體的方法，包括：在基板上方形成閘極結構；藉由使用所述閘極結構作為遮罩，在冷溫下佈植第一物種至所述基板中，以形成第一導電類型的源極/汲極延伸區域；在熱溫下佈植第二物種至所述基板中，以形成與所述第一導電類型相反的第二導電類型的暈區域；以及 佈植第三物種至所述基板中，以形成所述第一導電類型的源極/汲極區域。
  15. 如申請專利範圍第14項的方法，其中所述源極/汲極區域具有比所述源極/汲極延伸區域還深的部分。
  16. 如申請專利範圍第14項的方法，其中所述第三物種在熱溫或冷溫下佈植。
  17. 如申請專利範圍第14項的方法，其中當所述第一物種包括Ⅲ族元素時，第二物種包括V族元素，或者當所述第一物種包括V族元素時，所述第二物種包括Ⅲ族元素。
  18. 如申請專利範圍第14項的方法，其中當所述第一物種包括銻(Sb)時，所述第二物種包括硼(B)、銦(In)或硼和銦的混合物，或者當所述第一物種包括硼(B)、銦(In)或硼和銦的混合物時，所述第二物種包括銻(Sb)。
  19. 如申請專利範圍第14項的方法，其中所述冷溫是在約-200℃至約0℃的範圍。
  20. 如申請專利範圍第14項的方法，其中所述熱溫是在約50℃到約500℃的範圍。
  21. 如申請專利範圍第14項的方法，其中所述第二物種是藉由使用比該第一物種的佈植能量還大的佈植能量來佈植。
  22. 一種用於製造電晶體的方法，所述電晶體包括閘極結構、源極/汲極延伸區域和暈區域，所述方法包括：使用第一物種進行熱溫佈植，以形成具有擴大的摻雜輪廓的所述 源極/汲極延伸區域，其中所述熱溫佈植在比室溫還高的溫度下進行；以及使用第二物種進行冷溫佈植，以形成具有抑制摻雜輪廓的所述暈區域，其中所述冷溫佈植在比所述室溫還低的溫度下進行。
  23. 如申請專利範圍第22項的方法，其中所述第一物種包括銻(Sb)，以及所述第二物種包括硼(B)、銦(In)或硼和銦的混合物。
  24. 如申請專利範圍第22項的方法，其中所述冷溫是約-200℃至約0℃的範圍。
  25. 如申請專利範圍第22項的方法，其中所述熱溫是約50℃到約500℃的範圍。
TW103132888A 2014-03-10 2014-09-24 半導體裝置和製造其之方法 TWI632616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0027940 2014-03-10
KR1020140027940A KR102274771B1 (ko) 2014-03-10 2014-03-10 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치

Publications (2)

Publication Number Publication Date
TW201535530A true TW201535530A (zh) 2015-09-16
TWI632616B TWI632616B (zh) 2018-08-11

Family

ID=54018063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132888A TWI632616B (zh) 2014-03-10 2014-09-24 半導體裝置和製造其之方法

Country Status (4)

Country Link
US (2) US9245756B2 (zh)
KR (1) KR102274771B1 (zh)
CN (1) CN104916675B (zh)
TW (1) TWI632616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102274771B1 (ko) * 2014-03-10 2021-07-09 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
CN106601820A (zh) * 2017-01-10 2017-04-26 中国科学院微电子研究所 半导体器件及其制造方法
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) * 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
US6013566A (en) * 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
US6239441B1 (en) * 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US6214682B1 (en) * 1999-05-27 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a rapid thermal anneal in ammonia to increase activation ratio and reduce diffusion of lightly doped source and drain regions
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
KR20050055420A (ko) 2003-12-08 2005-06-13 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 제조방법
US20080242066A1 (en) * 2004-10-22 2008-10-02 Semiequip Inc. Method Of Manufacturing Semiconductor
US7498642B2 (en) * 2005-04-25 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Profile confinement to improve transistor performance
US7935942B2 (en) * 2006-08-15 2011-05-03 Varian Semiconductor Equipment Associates, Inc. Technique for low-temperature ion implantation
US7642150B2 (en) * 2006-11-08 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Techniques for forming shallow junctions
KR100924549B1 (ko) * 2007-11-14 2009-11-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US20090200494A1 (en) * 2008-02-11 2009-08-13 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
US8008158B2 (en) * 2008-07-10 2011-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dopant implantation method using multi-step implants
US7868306B2 (en) * 2008-10-02 2011-01-11 Varian Semiconductor Equipment Associates, Inc. Thermal modulation of implant process
KR101489330B1 (ko) * 2008-11-17 2015-02-06 삼성전자주식회사 숏 채널 효과가 개선된 반도체 장치의 제조방법
US8012843B2 (en) * 2009-08-07 2011-09-06 Varian Semiconductor Equipment Associates, Inc. Optimized halo or pocket cold implants
US20110034014A1 (en) * 2009-08-07 2011-02-10 Varian Semiconductor Equipment Associates, Inc. Cold implant for optimized silicide formation
US20110039390A1 (en) * 2009-08-14 2011-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Local Mismatch of Devices Using Cryo-Implantation
US8557692B2 (en) * 2010-01-12 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET LDD and source drain implant technique
US10128115B2 (en) * 2010-02-26 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
US8278196B2 (en) * 2010-07-21 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. High surface dopant concentration semiconductor device and method of fabricating
US20120100686A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
KR101215649B1 (ko) 2011-02-14 2012-12-26 에스케이하이닉스 주식회사 반도체 소자의 형성방법
US8906712B2 (en) * 2011-05-20 2014-12-09 Tsmc Solid State Lighting Ltd. Light emitting diode and method of fabrication thereof
US20150104914A1 (en) * 2012-02-07 2015-04-16 United Microelectronics Corp. Semiconductor process
US8877599B2 (en) * 2012-05-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
CN103681509B (zh) * 2012-09-25 2016-05-25 中国科学院微电子研究所 一种半导体结构的制造方法
US8890258B2 (en) * 2012-12-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US8999800B2 (en) * 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance
US9245955B2 (en) * 2013-06-28 2016-01-26 Stmicroelectronics, Inc. Embedded shape SiGe for strained channel transistors
KR102274771B1 (ko) * 2014-03-10 2021-07-09 에스케이하이닉스 주식회사 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치
US10032876B2 (en) * 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile

Also Published As

Publication number Publication date
KR20150105858A (ko) 2015-09-18
CN104916675A (zh) 2015-09-16
US20160099152A1 (en) 2016-04-07
US9245756B2 (en) 2016-01-26
TWI632616B (zh) 2018-08-11
US9570308B2 (en) 2017-02-14
KR102274771B1 (ko) 2021-07-09
US20150255291A1 (en) 2015-09-10
CN104916675B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP6371822B2 (ja) 半導体チップ
US20100164003A1 (en) Multiple indium implant methods and devices and integrated circuits therefrom
US20140312393A1 (en) Fin-fet transistor with punchthrough barrier and leakage protection regions
CN103311247A (zh) 半导体器件及其制造方法
CN103311281A (zh) 半导体器件及其制造方法
US8753944B2 (en) Pocket counterdoping for gate-edge diode leakage reduction
KR20160005550A (ko) 반도체 소자
CN105702582A (zh) 晶体管的形成方法
US10121665B2 (en) Short-channel NFET device
US9634126B2 (en) Formation of high quality Fin in 3D structure by way of two-step implantation
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
TWI632616B (zh) 半導體裝置和製造其之方法
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
CN103579314A (zh) 半导体器件及其制造方法
US20080023761A1 (en) Semiconductor devices and methods of fabricating the same
US10103064B2 (en) Transistor structure including epitaxial channel layers and raised source/drain regions
KR102137371B1 (ko) 반도체 장치 및 이의 제조 방법
US11605726B2 (en) Semiconductor structure and method for forming the same
US10861976B2 (en) Semiconductor device and method for manufacturing the same
CN105225958B (zh) 鳍式场效应晶体管的形成方法
CN108281485A (zh) 半导体结构及其形成方法
US20230042167A1 (en) Transistor structure with multiple halo implants having epitaxial layer, high-k dielectric and metal gate
CN108010881A (zh) 半导体装置的制造方法