CN101752254B - 形成离子注入区的方法、mos晶体管及其制造方法 - Google Patents
形成离子注入区的方法、mos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101752254B CN101752254B CN 200810207515 CN200810207515A CN101752254B CN 101752254 B CN101752254 B CN 101752254B CN 200810207515 CN200810207515 CN 200810207515 CN 200810207515 A CN200810207515 A CN 200810207515A CN 101752254 B CN101752254 B CN 101752254B
- Authority
- CN
- China
- Prior art keywords
- ion
- region
- injection
- raceway groove
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种形成离子注入区的方法、MOS晶体管及其制造方法，其中，所述形成离子注入区的方法包括：进行形成阱注入区的离子注入；进行形成第一沟道注入区的离子注入；进行形成第二沟道注入区的离子注入，所述第二沟道注入区位于待形成的源/漏区之间；进行形成阈值电压注入区的离子注入；进行热退火处理。本发明在半导体衬底内在源/漏区之间额外形成有沟道注入区，有效阻隔源/漏区之间的相互渗透，改善半导体器件的短沟道效应，避免源/漏区之间发生外溢(Overrun)、穿通(Punch-through)效应，提升半导体器件的电学性能。同时为超浅结工艺中结电容的降低和工艺窗口的扩大提供了更大的工艺调节空间。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及在阱结构中形成离子注入区的方法、MOS晶体管及其制造方法。
背景技术
随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(MOS)晶体管是主要的驱动力。而驱动电流和热载流子注入是MOS晶体管设计中最为重要的两个参数。传统设计通过控制栅介质层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(Pocket Implant)区以及源/漏区注入形状和热预算等等来获得预期的性能。
随着MOS器件的沟道长度变短，源/漏区耗尽区之间过于接近，会导致出现不希望的穿通(Punch-through)电流，产生了短沟道效应。因此，本领域的技术人员通常采用轻掺杂漏极(Lightly Doped Drain，LDD)结构，形成源/漏延伸区，在源/漏延伸区植入较重的掺杂离子例如As离子以形成超浅结，以提高器件的阈值电压Vt并有效控制器件的短沟道效应。并且，对于0.18um以下尺寸的半导体器件，会在源/漏延伸区附近形成包围源/漏延伸区的袋形注入区(Pocket/Halo)。袋形注入区的存在可以减小耗尽区的耗尽程度，以产生较小的穿透电流。
一般，在形成栅极、源/漏区之前会预先在阱区执行一步或多步的离子注入工艺。图1为在现有技术中包括有多步的离子注入工艺所形成的MOS晶体管的示意图。如图1所示，半导体衬底100内形成有隔离结构101和阱结构102，所述离子注入工艺在阱结构102内执行，通常包括三步，分别为：阱区离子注入(Well IMP)步骤、沟道离子注入(Channel IMP)步骤和阈值电压离子注入(Vt IMP)步骤，其中，阱区离子注入区103是形成于阱结构102的底部，用于形成N、P阱区；沟道离子注入区104是形成于阱结构中待形成的源/漏区106的偏下方，用于防止源/漏区间的漏电；阈值电压离子注入区105是形成于阱结构102的表层，用于调整阈值电压。
但是，随着MOS晶体管尺寸缩小，多采用超浅结制造技术，使得沟道离子注入区104与相对变浅的源/漏区106的间距拉大，虽然能够防止源/漏区沿着阱结构102边缘向下漏电，但是沟道离子注入区104对源/漏区106之间的影响力相对减弱，不能有效地防止源/漏区106之间的外溢和漏电。
发明内容
本发明解决的问题是：在半导体器件的制造工艺中，如何改善短沟道效应中结电容和结漏电，避免源/漏区之间发生外溢或穿通以及电学性能恶化的问题。
为解决上述问题，本发明提供一种在MOS晶体管的阱结构中形成离子注入区的方法，包括：在阱结构的的底部进行形成阱注入区的离子注入；进行形成第一沟道注入区的离子注入，所述第一沟道注入区位于阱注入区的上方、待形成的源/漏区的下方；进行形成第二沟道注入区的离子注入，所述第二沟道注入区位于第一沟道注入区的上方、待形成的源/漏区之间；进行形成阈值电压注入区的离子注入，所述阈值电压注入区位于阱结构的表层；进行热退火处理，形成阱注入区、第一沟道注入区、第二沟道注入区和阈值电压注入区。
可选地，所述离子注入的方向与半导体衬底成30度至90度。
可选地，对于NMOS晶体管，第二沟道注入区离子注入的离子为In和/或BF2；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb。
可选地，对于NMOS晶体管，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。
可选地，对于PMOS晶体管，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
本发明另提供一种MOS晶体管的制造方法，包括：提供半导体衬底，所述半导体衬底内形成有阱结构；进行形成阱注入区的离子注入，所述阱注入区位于阱结构的的底部；进行形成第一沟道注入区的离子注入；进行形成第二沟道注入区的离子注入，所述第二沟道注入区在阱结构中的深度要浅于第一沟道注入区、待形成的源/漏区之间；进行形成阈值电压注入区的离子注入，所述阈值电压注入区位于阱结构的表层；在所述半导体衬底上形成栅介质层和栅极；在半导体衬底内进行低掺杂离子注入，形成低掺杂源/漏区；在半导体衬底内形成重掺杂源/漏区。
可选地，所述离子注入的方向与半导体衬底成30度至90度。
可选地，对于NMOS晶体管，第二沟道注入区离子注入的离子为In和/或BF2；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb。
可选地，对于NMOS晶体管，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。
对于PMOS晶体管，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
可选地，在半导体衬底内进行低掺杂离子注入之前或者之后还包括袋状区离子注入、形成袋状区的步骤，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反。
可选地，所述形成重掺杂源/漏区包括至少一道离子注入步骤。
可选地，在所述多个离子注入工艺之后都还包括热退火处理的步骤。
可选地，所述热退火处理的温度范围为900℃至1070℃，退火时间为5秒至60秒。
本发明还提供一种MOS晶体管，包括：具有阱结构的半导体衬底；在阱结构内由深入浅依序包括阱注入区、第一沟道注入区和阈值电压注入区；位于半导体衬底上的栅极；位于半导体衬底内的低掺杂源/漏区和重掺杂源/漏区；以及在第一沟道注入区和阈值电压注入区之间还包括第二沟道注入区，所述第二沟道注入区位于源/漏区之间。
可选地，对于NMOS晶体管，第二沟道注入区离子注入的离子为In和/或BF2；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb。
可选地，对于NMOS晶体管，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。
对于PMOS晶体管，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
可选地，在半导体衬底内还包括袋状区，所述袋状区位于低掺杂源/漏区的外围。
本发明技术方案主要是在半导体衬底内在源/漏区之间额外形成有沟道注入区，相对现有技术，可有效阻隔源/漏区之间的相互渗透，显著改善半导体器件的短沟道效应，避免源/漏区之间发生外溢(Overrun)、穿通(Punch-through)效应，提升半导体器件的电学性能。
附图说明
图1为现有技术中MOS晶体管的结构示意图；
图2为本发明MOS晶体管的制造方法的流程示意图；
图3至图11为根据上述流程制造MOS晶体管的示意图。
具体实施方式
发明人发现，由于现有的MOS晶体管为克服短沟道效应而采用超浅结技术形成源/漏区，但由于源/漏区的注入离子会产生扩散和渗透，会引起源/漏区的结电容和结漏电并导致源/漏区之间发生外溢或穿通效应，影响MOS晶体管的电性品质。
因此，在制造MOS晶体管时，为防止上述缺陷的产生。本发明在半导体衬底的阱结构内由深入浅地进行离子注入工艺，依序形成阱注入区、第一沟道注入区、第二沟道注入区和阈值电压注入区，其中，所述第二沟道注入区是位于待形成的源/漏区之间；在所述半导体衬底上形成栅介质层和栅极；在半导体衬底内进行低掺杂离子注入，形成低掺杂源/漏区；在半导体衬底内形成重掺杂源/漏区。在确保半导体器件的电学性能不损耗的情形下，通过形成的第二沟道注入区能有效阻隔源/漏区之间的相互渗透，避免源/漏区之间发生外溢或穿通效应，使得在半导体器件尺寸越来越小的情形下制造更浅的源/漏区结深成为可能。
下面结合附图对本发明的内容进行详细说明。
如图2所示，所述MOS晶体管的制造方法包括如下步骤：
S100，提供半导体衬底，所述半导体衬底内形成有阱结构；
S101，进行形成阱注入区的离子注入；
S102，进行形成第一沟道注入区的离子注入；
S103，进行形成第二沟道注入区的离子注入；
S104，进行形成阈值电压注入区的离子注入；
S105，快速热退火，形成阱注入区、第一沟道注入区、第二沟道注入区和阈值电压注入区；
S106，在所述半导体衬底上形成栅介质层和栅极；
S107，在半导体衬底内进行低掺杂离子注入和袋状区离子注入；
S108，快速热退火，在半导体衬底内形成低掺杂源/漏区和袋状区；
S109，在半导体衬底内形成重掺杂源/漏区。
首先执行步骤S100，提供半导体衬底200，形成如图3所示的结构。所述半导体衬底200为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III～V族化合物半导体。在半导体衬底200内形成隔离结构201，所述隔离结构201可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在半导体衬底200内还形成有各种阱(well)结构202与衬底表面的栅极沟道层(未标示)。一般来说，形成阱结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，密度较栅极沟道层低；离子注入的深度泛围较广，同时需达到大于隔离结构201的深度。为了简化，此处仅以一半导体衬底200图示，在此不应过分限制本发明的保护范围。
接着执行步骤S101，进行形成阱注入区203的离子注入，形成如图4所示的结构。在本实施例中，所述阱注入区203是形成于阱结构202的底部。所述离子注入可以采用与半导体衬底200成一定夹角α的倾斜注入，注入夹角α可以为30度至90度。在本实施例中，假设该MOS晶体管为NMOS晶体管，注入离子为BF2，其注入能量例如为200Kev。实际上，对于NMOS晶体管，所述注入的离子可以为In和/或BF2，其中，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。对于PMOS晶体管，所述注入的离子可以为As和/或Sb，其中，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
接着执行步骤S102，进行形成第一沟道注入区204的离子注入，形成如图5所示的结构。在本实施例中，所述第一沟道注入区204是形成于阱注入区203的上方，并在待形成的源/漏区的下方，用于防止源/漏区间的漏电。所述离子注入可以采用与半导体衬底200成一定夹角α的倾斜注入，注入夹角α可以为30度至90度。在本实施例中，假设该MOS晶体管为NMOS晶体管，注入离子为BF2，其注入能量例如为100Kev。实际上，对于NMOS晶体管，所述注入的离子可以为In和/或BF2，其中，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。对于PMOS晶体管，所述注入的离子可以为As和/或Sb，其中，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
接着执行步骤S103，进行形成第二沟道注入区205的离子注入，形成如图6所示的结构。在本实施例中，所述第二沟道注入区205是形成于第一沟道注入区204的上方，位于待形成的源/漏区之间，用于阻隔源/漏区之间的相互渗透。所述离子注入可以采用与半导体衬底200成一定夹角α的倾斜注入，注入夹角α可以为30度至90度。在本实施例中，假设该MOS晶体管为NMOS晶体管，注入离子为BF2，其注入能量例如为70Kev。实际上，对于NMOS晶体管，所述注入的离子可以为In和/或BF2，其中，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。对于PMOS晶体管，所述注入的离子可以为As和/或Sb，其中，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
接着执行步骤S104，进行形成阈值电压注入区206的离子注入，形成如图7所示的结构。在本实施例中，阈值电压离子注入区205是形成于阱结构202的表层，用于调整MOS晶体管的阈值电压Vt。所述离子注入可以采用与半导体衬底200成一定夹角α的倾斜注入，注入夹角α可以为30度至90度。在本实施例中，假设该MOS晶体管为NMOS晶体管，注入离子为BF2，其注入能量例如为50Kev。实际上，对于NMOS晶体管，所述注入的离子可以为In和/或BF2，其中，In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；BF2离子的注入能量为60Kev至140Kev，注入剂量为5E12至1.5E13。对于PMOS晶体管，所述注入的离子可以为As和/或Sb，其中，As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
接着执行步骤S105，快速热退火，形成阱注入区203、第一沟道注入区204、第二沟道注入区205和阈值电压注入区206。
所述快速热退火的工艺为：在氮气或氩气等惰性气体环境中，退火温度为900℃至1070℃，退火时间为5秒至60秒。通过快速热退火，在激活杂质和消除离子注入产生缺陷的同时，可以利用瞬态增强扩散效应(TED)效应和自身热扩散，使结变更为缓变，能达到降低漏端沟道表面电场、抑制热载流子注入(HCI)效应的目的。当然，在其他实施例中，也可以采用其他的退火方式，应能达到类似的效果。
接着执行步骤S106，在所述半导体衬底200上依序形成栅介质层207和栅极208，栅介质层207和栅极208构成栅极结构，形成如图8所示的结构。
其中，栅介质层207可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极的特征尺寸很小，栅介质层207优选采用高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅极208可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。在本发明的一个实施例中，优选采用多晶硅来形成栅极208。栅介质层207的形成工艺可以是化学气相沉积工艺。栅极208可以是多晶硅形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。
另外，在栅极208外围形成偏移隔离层(Offset Spacer)209以便保护栅极208的边缘。形成偏移隔离层209的材料可以是氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成，优选为氮化硅，厚度可以为5nm--30nm，并采用原位氧化的方法形成。
接着执行步骤S107，在半导体衬底200内进行低掺杂离子注入和袋状区离子注入，形成未激活的低掺杂源/漏区210a和未激活的袋状区211a，形成如图9所示的结构。
在现有技术中，以NMOS晶体管为例进行说明，低掺杂离子注入是以栅介质层207和栅极208为掩膜，在半导体衬底200内进行低掺杂离子注入，在半导体衬底200内形成未激活的低掺杂源/漏区210a。由于该区域为NMOS晶体管区域，故该低掺杂离子注入的掺杂离子可以是P离子或者As离子等。
当低掺杂离子注入的离子为P离子时，离子注入的能量范围为1KeV至20KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的P离子的能量可以是3KeV、6KeV、10KeV、14KeV、18KeV等，注入的P离子的剂量可以是2E14/cm2、4E14/cm2、6E14/cm2、8E14/cm2以及9E14/cm2等。
当低掺杂离子注入的离子为As离子时，离子注入能量范围为2KeV至35KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的As离子的能量可以是4KeV、10KeV、16KeV、22KeV、26KeV以及32KeV，注入的As离子的剂量可以是2E14/cm2、4E14/cm2、5E14/cm2、6E14/cm2、8E14/cm2以及9E14/cm2等。
在现有技术中，以NMOS晶体管为例进行说明，袋状区离子注入是以栅介质层207和栅极208为掩膜，在半导体衬底200内形成未激活的袋状区211a，所述袋状区离子注入的深度略大于低掺杂离子注入的深度，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反，故该袋状区离子注入的掺杂离子可以是B离子或者In离子等。
当袋状区离子注入的离子为B离子，注入的能量范围为3至20KeV，离子注入剂量为1E13至9E13/cm2，离子注入的角度为0°至45°。进一步地，注入的B离子的能量可以是4KeV、6KeV、10KeV、14KeV、18KeV，注入的B离子的剂量可以是2E13/cm2、4E13/cm2、5E13/cm2、6E13/cm2、8E13/cm2等。
当袋状区离子注入的离子为In离子，注入的能量范围为100至150KeV，离子注入剂量为1E13至9E13/cm2，离子注入的角度为0°至45°。进一步地，注入的In离子的能量可以是110KeV、120KeV、130KeV、140KeV，注入的B离子的剂量可以是2E13/cm2、4E13/cm2、6E13/cm2、8E13/cm2等。
袋状区离子注入的角度为0°至45°，在选定的离子注入角度下，进行旋转注入，可减小阴影效应和形成对称杂质分布，其离子注入能量、剂量、角度与低掺杂源/漏离子注入的能量、剂量、角度相对应匹配，其注入能量确保将栅极下低掺杂源/漏结包裹住，从而有效抑制住由漏致势垒降低(DIBL)所导致的短沟道效应。
当MOS晶体管为PMOS晶体管时，该低掺杂离子注入的掺杂离子可以是B离子或者In离子等。
当低掺杂离子注入的离子为B离子时，离子注入的能量范围为0.5至10KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的B离子的能量可以是1KeV、3KeV、5KeV、7KeV、9KeV等，注入的B离子的剂量可以是2E14/cm2、4E14/cm2、6E14/cm2以及8E14/cm2等。
当注入的例子为In离子时，离子注入能量范围为10至70KeV，离子注入剂量为1E14至1E15/cm2。进一步地，注入的In离子的能量可以是20KeV、40KeV、50KeV、60KeV等，注入的In离子的剂量可以是2E14/cm2、4E14/cm2、6E14/cm2以及8E14/cm2等。
同样，当MOS晶体管为PMOS晶体管时，该袋状区离子注入的掺杂离子可以是P离子或者As离子等。
当袋状区离子注入的离子为P离子，注入的能量范围为5KeV至35KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。进一步地，注入的P离子的能量可以是10KeV、15KeV、20KeV、25KeV等，注入的P离子的剂量可以是2E13/cm2、4E13/cm2、6E13/cm2以及8E13/cm2等。
当袋状区离子注入的离子为As离子，注入的能量范围为10KeV至50KeV，离子注入剂量为1E13至1E14/cm2，离子注入的角度为0°至45°。进一步地，注入的As离子的能量可以是200KeV、30KeV、40KeV等，注入的As离子的剂量可以是3E13/cm2、5E13/cm2、以及8E13/cm2等。
接着执行步骤S108，快速热退火，在半导体衬底200内形成低掺杂源/漏区210和袋状区211，形成如图10所示的结构。
本发明所述快速热退火的工艺为：在氮气或氩气等惰性气体环境中，退火温度为900℃至1070℃，退火时间为5秒至60秒。通过快速热退火，在激活杂质和消除离子注入产生缺陷的同时，可以利用瞬态增强扩散效应(TED)效应和自身热扩散，使结变更为缓变，能达到降低漏端沟道表面电场、抑制热载流子注入(HCI)效应的目的。当然，在其他实施例中，也可以采用其他的退火方式，应能达到类似的效果。
在上述形成半导体器件的实施例中，快速热退火步骤是在低掺杂离子注入和袋状区离子注入步骤之后进行，但并不以此为限，在其他实施例中，快速热退火步骤也可以分二次进行，即在低掺杂离子注入步骤之后进行第一次快速热退火步骤以及在袋状区离子注入步骤之后进行第二次快速热退火步骤，在此不应过多限制本发明的保护范围。
另外，在栅介质层207和栅极208的相对二侧形成隔离层212。隔离层212可以是氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述隔离层212为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底200上以及偏移隔离层209上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成侧墙。
接着执行步骤S109，在半导体衬底内形成重掺杂源/漏区213，形成如图11所示的结构。因形成重掺杂源/漏区的工艺已为本领域技术人员所熟知，在此不再赘述。
本发明技术方案主要是在半导体衬底内的源/漏区之间额外形成有沟道注入区，相对现有技术，所述沟道注入区可有效阻隔源/漏区之间的相互渗透，显著改善半导体器件的短沟道效应，避免源/漏区之间发生外溢、穿通效应，提升半导体器件的电学性能。
另外，本发明技术方案中形成的沟道注入区，可有效减小短沟道效应中结电容和结漏电，为超浅结工艺中结电容的降低和工艺窗口的扩大提供了更大的工艺调节空间，使得在半导体器件尺寸越来越小的情形下制造更浅的源/漏区结深成为可能。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种在MOS晶体管的阱结构中形成离子注入区的方法，其特征在于，包括：
在阱结构的底部进行形成阱注入区的离子注入；
进行形成第一沟道注入区的离子注入，所述第一沟道注入区位于阱注入区的上方、待形成的源/漏区的下方；
进行形成第二沟道注入区的离子注入，所述第二沟道注入区位于第一沟道注入区的上方、待形成的源/漏区之间；对于NMOS晶体管，第二沟道注入区离子注入的离子为In；In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb；As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13；
进行形成阈值电压注入区的离子注入，所述阈值电压注入区位于阱结构的表层；
进行热退火处理，形成阱注入区、第一沟道注入区、第二沟道注入区和阈值电压注入区。
2.根据权利要求1所述的形成离子注入区的方法，其特征在于，所述离子注入的方向与半导体衬底成30度至90度。
3.一种MOS晶体管的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有阱结构；
进行形成阱注入区的离子注入，所述阱注入区位于阱结构的的底部；
进行形成第一沟道注入区的离子注入；
进行形成第二沟道注入区的离子注入，所述第二沟道注入区在阱结构中的深度要浅于第一沟道注入区、待形成的源/漏区之间；对于NMOS晶体管，第二沟道注入区离子注入的离子为In；In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb；As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13；
进行形成阈值电压注入区的离子注入，所述阈值电压注入区位于阱结构的表层；
在所述半导体衬底上形成栅介质层和栅极；
在半导体衬底内进行低掺杂离子注入，形成低掺杂源/漏区；
在半导体衬底内形成重掺杂源/漏区；
在半导体衬底内进行低掺杂离子注入之前或者之后还包括袋状区离子注入、形成袋状区的步骤，所述袋状区离子注入的离子与低掺杂离子注入的离子导电类型相反；
所述袋状区离子注入的角度为0度至45度。
4.根据权利要求3所述的MOS晶体管的制造方法，其特征在于，所述离子注入的方向与半导体衬底成30度至90度。
5.根据权利要求3所述的MOS晶体管的制造方法，其特征在于，所述形成重掺杂源/漏区包括至少一道离子注入步骤。
6.根据权利要求3所述的MOS晶体管的制造方法，其特征在于，在所述多个离子注入工艺之后都还包括热退火处理的步骤。
7.根据权利要求6所述的MOS晶体管的制造方法，其特征在于，所述热退火处理的温度范围为900℃至1070℃，退火时间为5秒至60秒。
8.一种MOS晶体管，包括：
具有阱结构的半导体衬底；
在阱结构内由深入浅依序包括阱注入区、第一沟道注入区和阈值电压注入区；
位于半导体衬底上的栅极；
位于半导体衬底内的低掺杂源/漏区和重掺杂源/漏区；
其特征在于，在第一沟道注入区和阈值电压注入区之间还包括第二沟道注入区，所述第二沟道注入区位于源/漏区之间；对于NMOS晶体管，第二沟道注入区离子注入的离子为In；In离子的注入能量为110Kev至220Kev，注入剂量为1E13至2.5E13；对于PMOS晶体管，第二沟道注入区离子注入的离子为As和/或Sb；As离子的注入能量为90Kev至180Kev，注入剂量为8E12至2.5E13；Sb离子的注入能量为120Kev至260Kev，注入剂量为8E12至2.5E13。
9.根据权利要求8所述的MOS晶体管，其特征在于，在半导体衬底内还包括袋状区，所述袋状区位于低掺杂源/漏区的外围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810207515 CN101752254B (zh) | 2008-12-22 | 2008-12-22 | 形成离子注入区的方法、mos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810207515 CN101752254B (zh) | 2008-12-22 | 2008-12-22 | 形成离子注入区的方法、mos晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752254A CN101752254A (zh) | 2010-06-23 |
| CN101752254B true CN101752254B (zh) | 2012-12-19 |
Family
ID=42479002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810207515 Active CN101752254B (zh) | 2008-12-22 | 2008-12-22 | 形成离子注入区的方法、mos晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752254B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543742A (zh) * | 2010-12-28 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种控制mos器件vt的注入方法 |
| CN102683207A (zh) * | 2011-03-07 | 2012-09-19 | 北大方正集团有限公司 | 一种mos管的制作方法及mos管器件 |
| CN103187273B (zh) * | 2011-12-31 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
| CN102779759A (zh) * | 2012-07-31 | 2012-11-14 | 杭州士兰集成电路有限公司 | 耗尽型mosfet的制造方法 |
| CN102867755A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种形成具有低gidl电流的nmos器件的方法 |
| CN104347707B (zh) * | 2013-08-06 | 2018-01-30 | 中国科学院微电子研究所 | 一种mosfet结构及其制造方法 |
| CN104752173A (zh) * | 2013-12-31 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | nLDMOS耗尽管器件的工艺方法 |
| DE102016102865B4 (de) * | 2016-02-18 | 2024-04-25 | Infineon Technologies Ag | Ein Verfahren zum Implantieren von Ionen in ein Halbleitersubstrat |
| CN115691721B (zh) * | 2022-12-29 | 2023-04-14 | 苏州培风图南半导体有限公司 | 一种基于离子注入的沟道离子分布确定方法及装置 |
| CN116913766A (zh) * | 2023-09-07 | 2023-10-20 | 粤芯半导体技术股份有限公司 | 半导体器件的制造方法及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471724A (zh) * | 2000-11-03 | 2004-01-28 | Lm��������绰��˾ | 高电压自定位mos元件的集成 |
| CN1602544A (zh) * | 2001-12-11 | 2005-03-30 | 因芬尼昂技术股份公司 | 通过离子注入制造高电压mos晶体管的方法 |
-
2008
- 2008-12-22 CN CN 200810207515 patent/CN101752254B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1471724A (zh) * | 2000-11-03 | 2004-01-28 | Lm��������绰��˾ | 高电压自定位mos元件的集成 |
| CN1602544A (zh) * | 2001-12-11 | 2005-03-30 | 因芬尼昂技术股份公司 | 通过离子注入制造高电压mos晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752254A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752254B (zh) | 形成离子注入区的方法、mos晶体管及其制造方法 | |
| CN101740393B (zh) | 半导体器件的制作方法及半导体器件 | |
| CN102623341B (zh) | 一种mos晶体管的制造方法 | |
| US8273633B2 (en) | Method of enhancing dopant activation without suffering additional dopant diffusion | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| CN101593681B (zh) | 减小nmos器件栅极诱导漏极漏电流的方法 | |
| CN100590817C (zh) | Pmos晶体管及其形成方法 | |
| CN102468178A (zh) | 晶体管的制作方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| CN109427585B (zh) | 半导体装置及其制造方法 | |
| CN102737965A (zh) | 一种Halo结构的形成方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| CN101908487B (zh) | 袋形注入区的离子注入方法及mos晶体管的制作方法 | |
| CN102446767B (zh) | Nmos晶体管的制造方法 | |
| US7479668B2 (en) | Source/drain extension implant process for use with short time anneals | |
| CN101752253B (zh) | Mos晶体管的制造方法 | |
| CN101840861A (zh) | 半导体器件的制造方法 | |
| CN101752231B (zh) | 袋形注入区的离子注入方法及mos晶体管的制造方法 | |
| CN101752229B (zh) | 袋形注入区的离子注入方法及mos晶体管的制造方法 | |
| CN102543742A (zh) | 一种控制mos器件vt的注入方法 | |
| CN101295675B (zh) | 半导体器件的制作方法 | |
| CN109920853B (zh) | 半导体器件及其制造方法 | |
| CN101459081A (zh) | Mos晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121107 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |