CN101752253B - Mos晶体管的制造方法 - Google Patents

Abstract

本发明提供一种MOS晶体管的制造方法，包括步骤：在半导体衬底上形成栅极结构；在栅极结构两侧的半导体衬底中进行源/漏延伸区注入；在栅极结构两侧的半导体衬底中依次注入第一离子、第二离子和第三离子，形成袋形注入区；在栅极结构两侧的半导体衬底中形成源/漏极。与现有技术相比，本发明采用三次离子注入来形成MOS晶体管的袋形注入区，可以有效减轻短沟道效应。

Description

MOS晶体管的制造方法

技术领域

本发明涉及半导体器件的制造领域，尤其涉及MOS晶体管的制造方法。

背景技术

随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(MOS)晶体管是主要的驱动力。而驱动电流和热载流子注入是MOS晶体管设计中最为重要的两个参数。传统设计通过控制栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocket implant)区以及源/漏极注入形状和热预算等等来获得预料的性能。

随着MOS器件的沟道长度变短，源/漏极耗尽区之间过于接近，会导致出现不希望的穿通(punch through)电流，产生了短沟道效应。因此，本领域的技术人员通常采用轻掺杂漏极(lightly doped drain，LDD)结构，形成源/漏延伸区，在源/漏延伸区植入较重的掺杂离子例如砷离子以形成超浅结，以提高器件的阈值电压Vt并有效控制器件的短沟道效应。并且，对于0.18um以下尺寸的半导体器件，会在源/漏延伸区附近形成包围源/漏延伸区的袋形注入区(pocket/halo)。袋形注入区的存在可以减小耗尽区的耗尽程度，以产生较小的穿透电流。

但是，轻掺杂漏极(lightly doped drain，LDD)结构的掺杂离子种类与半导体衬底或者形成MOSFET区域的掺杂阱的导电类型不同，而袋形注入区域的导电类型与半导体衬底或者形成MOSFET区域的掺杂阱的导电类型相同，因此，在源/漏延伸区和袋形注入区之间会产生PN结，在轻掺杂漏极结构与袋形注入区内的掺杂离子密度都比较高的情况下，产生结漏电。

中国发明专利第200610030636.6号公开了一种改进MOS晶体管短沟道效应的方法，主要通过去除NMOS沟道的调节注入来减轻MOS晶体管短沟道效应。

但是，随着MOS晶体管尺寸的进一步减小，上述方法仍然无法满足业内需求，因此需要一种更好的方法来减轻MOS晶体管的短沟道效应。

发明内容

本发明所要解决的技术问题是：通过改进MOS晶体管的制造方法来减轻短沟道效应。

为解决上述问题，本发明提供一种MOS晶体管的制造方法，包括步骤：在半导体衬底上形成栅极结构；在栅极结构两侧的半导体衬底中进行源/漏延伸区注入；在栅极结构两侧的半导体衬底中依次注入第一离子、第二离子和第三离子，形成袋形注入区；在栅极结构两侧的半导体衬底中形成源/漏极。

可选地，所述第一离子包含锗离子和/或铟离子。

可选地，所述第二离子包含碳离子和/或氟离子。

可选地，所述第三离子包含硼离子和/或二氟化硼离子。

可选地，进行第一离子注入的能量为3KeV至20KeV。

可选地，进行第一离子注入的能量为14KeV至16KeV。

可选地，进行第二离子注入的能量为3KeV至15KeV。

可选地，进行第二离子注入的能量为5KeV至7KeV。

可选地，所述第三离子为硼离子，进行硼离子注入的能量为4KeV至8KeV。

可选地，所述第三离子为硼离子，进行硼离子注入的能量为5KeV至6KeV。

可选地，进行第一离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

可选地，进行第二离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

可选地，进行第二离子注入的剂量为6×10¹⁴cm^-2。

可选地，进行第三离子注入的剂量为4×10¹³cm^-2至6×10¹³cm^-2。

可选地，进行第三离子注入的剂量为5×10¹³cm^-2。

可选地，进行第一离子注入的方向与所述半导体衬底的夹角为70度至90度。

可选地，进行第一离子注入的方向与所述半导体衬底的夹角为83度至87度。

可选地，进行第二离子注入的方向与所述半导体衬底的夹角为55度至90度。

可选地，进行第二离子注入的方向与所述半导体衬底的夹角为55度至65度。

可选地，进行第三离子注入的方向与所述半导体衬底的夹角为60度至90度。

与现有技术相比，本发明采用三次离子注入来形成MOS晶体管的袋形注入区，可以有效减轻短沟道效应。

附图说明

图1为根据本发明一个实施例制造MOS晶体管的流程图；

图2至图6为根据上述流程制造MOS晶体管的示意图；

图7为采用不同离子注入后MOS晶体管的I_d-V_t图；

图8为采用不同的锗注入浓度下的MOS晶体管的I_d-V_t图；

图9为采用不同的锗注入能量下的MOS晶体管的I_d-V_t图；

图10为现有技术制造的袋形注入区的电镜照片；

图11为根据本发明一个实施例模拟的袋形注入区的pn结分布图；

图12为根据现有技术制造的MOS晶体管和根据本发明一个实施例制造的MOS晶体管的Lgate-Vt图；

图13为根据现有技术制造的MOS晶体管和根据本发明一个实施例制造的MOS晶体管的Id-Ioff图。

具体实施方式

本发明的发明人发现，在利用B进行注入形成MOS晶体管的袋形注入区时，B容易在硅衬底的晶格内扩散。这样的扩散会导致袋形注入区的扩大。当MOS晶体管的尺寸越来越小时，源区与漏区之间的沟道也越来越短，而袋形注入区的扩大进一步缩短了沟道距离，导致短沟道效应的扩大，从而导致沟道漏电流的增大，因而会严重影响MOS晶体管的性能。

基于上述考虑，在具体实施方式的以下内容中，提供一种MOS晶体管的制造方法，如图1所示，包括步骤：

S101，提供半导体衬底；

S102，形成栅极结构；

S103，在栅极结构两侧进行源/漏延伸区注入；

S104，在栅极结构两侧进行锗离子注入；

S105，在栅极结构两侧进行碳离子注入；

S106，在栅极结构两侧进行硼离子注入；

S107，形成源/漏区。

下面结合附图对上述步骤进行详细说明。

如图2所示，首先执行步骤S101，提供半导体衬底201。这里的半导体衬底201可以为硅、III-V族或者II-VI族化合物半导体、或者绝缘体上硅(SOI)。在半导体衬底中形成隔离结构202，所述隔离结构202可以为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底201中还形成有各种阱(well)结构与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道层离子掺杂导电类型相同，密度较栅极沟道层低；离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为了简化，此处仅以一空白半导体衬底201图示，在此不应限制本发明的保护范围。

接着执行步骤S102，如图3所示，形成栅极结构203。形成栅极结构203的过程是首先在半导体衬底201上依次形成栅介质层204与栅极205。

其中，栅介质层204可以是氧化硅(SiO₂)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极的特征尺寸很小，栅介质层204优选高介电常数(高K)材料。所述高K材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。

栅极205可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。在本发明的一个实施例中，优选采用多晶硅来形成栅极205。

然后，在多晶硅栅极205外围形成偏移隔离层(Offset Spacer)206以便保护栅极205的边缘。形成偏移隔离层206的材料可以例如是氮化硅，可以采用原位氧化的方法形成。

接着执行步骤S103，如图4所示，以偏移隔离层206为掩膜，在栅极结构203两侧的半导体衬底201中进行离子注入，形成源/漏延伸区207。所述源/漏延伸区207的导电类型为N型或者P型，即进行源/漏延伸区207注入的离子可以选自磷离子、砷离子、二氟化硼离子、硼离子或者铟离子中的任意一种。

进行源/漏延伸区207注入的工艺为：当注入离子是砷离子时，离子注入能量为2KeV至5KeV，离子注入剂量为5×10¹⁴/cm²至2×10¹⁵/cm²；当注入离子是磷离子时，离子注入能量为1KeV至3KeV，离子注入剂量为5×10¹⁴/cm²至2×10¹⁵/cm²。

当注入离子是硼离子时，离子注入能量为0.5KeV至2KeV，离子注入剂量为5×10¹⁴/cm²至2×10¹⁵/cm²；当注入离子是二氟化硼离子时，离子注入能量为1KeV至4KeV，离子注入剂量为5×10¹⁴/cm²至2×10¹⁵/cm²。

接着执行步骤S104，在栅极结构203两侧进行锗离子注入。步骤S104是形成袋形注入区208(参考图6)的第一步注入。

发明人选择形成袋形注入区208的第一步采用锗离子注入的原因有多个。其目的一，是为了用锗离子将步骤S103在栅极结构两侧进行源/漏延伸区207时注入的离子朝向深入半导体衬底201的方向以及深入栅极结构203下方的方向推进。这种推进以离子推动离子的方式进行，因而是缓慢和可控的，因此与现有技术直接用注入离子形成袋形注入区的技术相比，可以更容易控制袋形注入区208的形态。

其目的二，是由于后续注入硼离子或二氟化硼离子时，特别是在注入硼离子时，离子的直径较小，容易在半导体衬底201的晶格内穿越，因而难以控制注入深度，往往会造成MOS晶体管的沟道进一步变短而加重短沟道效应。而锗离子可以填充半导体衬底201的晶格，以及将半导体衬底201的晶格进行一定层度的破坏，因而可以形成阻止硼穿越的一道屏障，从而控制袋形注入区208的形态和减轻短沟道效应。

其目的三，是为了将半导体衬底201的晶格进行一定层度的破坏，这样的破坏有利于后续工艺激活注入的离子。

进行锗离子注入的具体工艺参数为：离子注入能量为3KeV至20KeV；离子注入剂量为1×10¹⁴/cm²至1×10¹⁵/cm²。发明人发现，虽然上述工艺参数可以实现前述目的，但是，为了更好地控制袋形注入区208的形态，进行锗离子注入的能量优选为14KeV至16KeV，例如15KeV；注入剂量优选为1×10¹⁵/cm²。

另外，如图5所示，为了实现上述目的一，用锗离子将步骤S103在栅极结构两侧进行源/漏延伸区207时注入的离子朝向深入半导体衬底201的方向以及深入栅极结构203下方的方向推进，锗离子注入的方向并非垂直于半导体衬底201，而是与半导体衬底201成一定的夹角α。也就是说，锗离子不仅将之前注入的离子往深入半导体衬底201的方向推动，也将其往深入栅极结构203下方的方向推动。进行锗离子注入的注入夹角α可以为70度至90度。发明人发现，当注入夹角α较小时，可能会损伤到栅介质层边缘，从而对器件的可靠性造成损害。因此采用较大角度，例如83度至87度，优选在85度时，注入效果最好。

从图5可知，仅仅一次性斜角度进行锗离子注入，并不能同时在源区和漏区(未标注)都形成袋形注入区208。因此，需要将晶圆在平行于其圆形表面的方向内进行旋转，用以在源区和漏区都均匀地形成袋形注入区208。

在上述实施例中，形成袋形注入区208的第一次离子注入所注入的离子是硼离子，但是本发明并不限于此，利用铟离子进行所述的第一次离子注入，也能实现本发明的目的。但是发明人发现，由于铟离子的激活比硼离子更加困难，在极端的情况下，铟离子甚至存在激活量的上限。因此在具体实施方式中，优选使用硼离子进行第一次离子注入。当然，本领域技术人员知道，还有其他离子也可以实现上述目的，因而，对硼和铟的选择不应成为对权利要求范围的限制。

接着执行步骤S105，在栅极结构203两侧进行碳离子注入，这是形成袋形注入区208的第二步注入。

发明人选择形成袋形注入区208的第二步采用碳离子注入的原因在于，碳离子对半导体衬底201的晶格具有类似吸附的作用，可以形成缺陷团簇，提高晶体完整性。由于在步骤S104中，锗离子容易将半导体衬底201的晶格破坏较严重，这时注入碳离子可以将形成半导体衬底201单晶的原子“拉回”原位，从而修复被锗离子所破坏的晶格，进而改善MOS晶体管的性能。

进行碳离子注入的具体工艺参数为：离子注入能量为3KeV至15KeV；离子注入剂量为1×10¹⁴/cm²至1×10¹⁵/cm²。发明人发现，虽然上述工艺参数可以实现前述目的，但是，为了更好地修复被锗离子所破坏的晶格，进行碳离子注入的能量优选为5KeV至7KeV，例如6KeV；注入剂量优选为6×10¹⁴/cm²。

由于步骤S104中，锗离子注入采用了非垂直注入，因此，为了进行晶格修复，碳离子注入也应采用与半导体衬底201成一定夹角α的倾斜注入。进行碳离子注入的注入夹角α可以为55度至90度。发明人发现，当注入夹角α较小时，例如55度至65度，优选在65度时，可以更好地包裹住袋形注入区，完全抑制瞬时增强扩散效应，从而达到最佳注入效果。

在上述实施例中，形成袋形注入区208的第二次离子注入所注入的离子是碳离子，但是本发明并不限于此，利用氟离子进行所述的第二次离子注入，也能实现本发明的目的。

接着执行步骤S106，在栅极结构203两侧进行硼离子注入，这是形成袋形注入区208的第三步注入，最终形成如图6所示的结构。

在这里注入硼离子的目的即形成超浅结，以提高MOS晶体管的Vt并有效控制MOS晶体管的短沟道效应。

进行硼离子注入的具体工艺参数为：离子注入能量为4KeV至8KeV；离子注入剂量为4×10¹³/cm²至6×10¹³/cm²。发明人发现，虽然上述工艺参数可以实现前述目的，但是，为了更好地修复被锗离子所破坏的晶格，进行碳离子注入的能量优选为5KeV至6KeV，例如5.5KeV；注入剂量优选为5×10¹³/cm²。

在这里进行硼离子注入也应采用与半导体衬底201成一定夹角α的倾斜注入。进行硼离子注入的注入夹角α可以为60度至90度。

另外，发明人还发现，采用氟化硼离子代替硼离子进行形成袋形注入区208的第三步注入，效果更好。因为氟化硼离子的离子直径较大，更容易嵌入半导体衬底201的晶格结构中而不穿越晶格结构。

最后执行步骤S107，形成源/漏区(图未示)。在形成源区和漏区的过程中，还可以有热退火等激活注入离子的步骤。形成源区和漏区的工艺步骤已为本领域技术人员所熟知，在此不再赘述。

下面结合附图对本发明的效果进行说明。

图7为采用不同离子注入后MOS晶体管的I_d-V_t图。图中有四条曲线701、702、703和704。其中，曲线701代表不包括步骤S104的锗离子注入，且步骤S105中碳离子的注入能量为6KeV，注入剂量为4×10¹⁴/cm²，注入角度为70度；曲线702代表不包括步骤S104的锗离子注入，且步骤S105中碳离子的注入能量为6KeV，注入剂量为8×10¹⁴/cm²，注入角度为70度；曲线703代表不包括步骤S104的锗离子注入，且步骤S105中碳离子的注入能量为6KeV，注入剂量为1×10¹⁵/cm²，注入角度为70度；曲线703代表包括步骤S104的锗离子注入，其中锗离子的注入能量为15KeV，注入剂量为1×10¹⁵/cm²，注入角度为85度，且步骤S105中碳离子的注入能量为6KeV，注入剂量为8×10¹⁴/cm²，注入角度为70度。从图7可以看出，加入了锗离子注入的步骤S104后，MOS晶体管的V_t在不同的I_d下更加平稳，即显示了本发明所产生的优点。

图8为采用不同的锗注入浓度下的MOS晶体管的I_d-V_t图。图中有五条曲线801、802、803、804和805。其中，曲线801代表没有锗注入的情况；曲线802代表锗注入的能量为20KeV，注入剂量为5×10¹⁴/cm²；曲线803代表锗注入的能量为20KeV，注入剂量为7.5×10¹⁴/cm²；曲线804代表锗注入的能量为20KeV，注入剂量为1.5×10¹⁵/cm²；曲线805代表锗注入的能量为20KeV，注入剂量为1×10¹⁵/cm²。从图8可以看出，代表锗注入剂量较大的曲线804所代表的MOS晶体管的V_t在不同的I_d下更加平稳。

图9为采用不同的锗注入能量下的MOS晶体管的I_d-V_t图。图中有四条曲线901、902、903和904。其中，曲线901代表没有锗注入的情况；曲线902代表锗注入的能量为5KeV，注入剂量为5×10¹⁴/cm²；曲线903代表锗注入的能量为10KeV，注入剂量为5×10¹⁴/cm²；曲线904代表锗注入的能量为20KeV，注入剂量为5×10¹⁴/cm²。从图9可以看出，锗的注入能量对MOS晶体管的V_t没有太大的影响。

图10为现有技术制造的袋形注入区的电镜照片。图11为根据本发明一个实施例模拟的袋形注入区的pn结分布图。从图11与图10对比可知，根据本发明一个实施例制造的袋形注入区可以使得源漏延伸区与重掺杂源漏区的轮廓更加分明，从而有助于提高抑制短沟道效应和防止穿通(punch through)的发生，进而使得MOS晶体管的工作特性得到显著提高。

图12为根据现有技术制造的MOS晶体管和根据本发明一个实施例制造的MOS晶体管的Lgate-Vt图。其中，121代表根据本发明一个实施例制造的MOS晶体管，而122代表根据现有技术制造的MOS晶体管。从图12可以看出，根据本发明一个实施例制造的MOS晶体管在不同栅极长度下的Vt变化均较小，这展示了器件的短沟道效应得到显著提高。Vt均较小，这展示了本发明的另一个优点。

图13为根据现有技术制造的MOS晶体管和根据本发明一个实施例制造的MOS晶体管的Id-Ioff图。其中，131代表根据本发明一个实施例制造的MOS晶体管，而132代表根据现有技术制造的MOS晶体管。从图13可以看出，根据本发明一个实施例制造的MOS晶体管在不同Id下的具有较小的截止电流Ioff，这展示了本发明的又一个优点。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (17)

1.一种MOS晶体管的制造方法，其特征在于，包括步骤：

在半导体衬底上形成栅极结构；

在栅极结构两侧的半导体衬底中进行源/漏延伸区注入；

在栅极结构两侧的半导体衬底中依次注入第一离子、第二离子和第三离子，所述第一离子包含锗离子和/或铟离子，所述第二离子包含碳离子和/或氟离子，所述第三离子包含硼离子和/或二氟化硼离子，形成袋形注入区；

在栅极结构两侧的半导体衬底中形成源/漏极。

2.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第一离子注入的能量为3KeV至20KeV。

3.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第一离子注入的能量为14KeV至16KeV。

4.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的能量为3KeV至15KeV。

5.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的能量为5KeV至7KeV。

6.如权利要求1所述的MOS晶体管的制造方法，其特征在于：所述第三离子为硼离子，进行硼离子注入的能量为4KeV至8KeV。

7.如权利要求1所述的MOS晶体管的制造方法，其特征在于：所述第三离子为硼离子，进行硼离子注入的能量为5KeV至6KeV。

8.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第一离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

9.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

10.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的剂量为6×10¹⁴cm^-2。

11.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第三离子注入的剂量为4×10¹³cm^-2至6×10¹³cm^-2。

12.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第三离子注入的剂量为5×10¹³cm^-2。

13.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第一离子注入的方向与所述半导体衬底的夹角为70度至90度。

14.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第一离子注入的方向与所述半导体衬底的夹角为83度至87度。

15.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的方向与所述半导体衬底的夹角为55度至90度。

16.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第二离子注入的方向与所述半导体衬底的夹角为55度至65度。

17.如权利要求1所述的MOS晶体管的制造方法，其特征在于：进行第三离子注入的方向与所述半导体衬底的夹角为60度至90度。

Images