CN102779759A - 耗尽型mosfet的制造方法 - Google Patents
耗尽型mosfet的制造方法 Download PDFInfo
- Publication number
- CN102779759A CN102779759A CN2012102696102A CN201210269610A CN102779759A CN 102779759 A CN102779759 A CN 102779759A CN 2012102696102 A CN2012102696102 A CN 2012102696102A CN 201210269610 A CN201210269610 A CN 201210269610A CN 102779759 A CN102779759 A CN 102779759A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- mask layer
- mask
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了提供一种耗尽型MOSFET的制造方法，包括：提供一第一掺杂类型的掺杂衬底；在所述衬底的一面上形成第一掺杂类型的外延层；在所述外延层上形成第一掩膜层；以所述第一掩膜层为掩膜进行第一次离子注入，在所述外延层内形成第二掺杂类型的深阱；去除第一掩膜层；进行第一次退火；在所述外延层和深阱上形成第二掩膜层；以及以所述第二掩膜层为掩膜进行第二次离子注入，在所述深阱中部形成第一掺杂类型的离子注入沟道。本发明所提供的耗尽型MOSFET的沟道是通过采用掩膜层的离子注入形成，因其精确的沟道的结构、位置和深度从而能够保证更高的性能。
Description
技术领域
本发明属于半导体制造技术领域，特别涉及一种耗尽型MOSFET的制造方法。
背景技术
MOSFET分为增强型MOSFET和耗尽型MOSFET。对于耗尽型MOSFET，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=0时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子形成反型层，即源-漏之间存在沟道，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道，反型层变窄沟道电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道被夹断（耗尽），耗尽型MOSFET会关断。
MOSFET分为增强型MOSFET和耗尽型MOSFET。对于耗尽型MOSFET，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=0时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子形成反型层，即源-漏之间存在沟道，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道，反型层变窄沟道电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道被夹断（耗尽），耗尽型MOSFET会关断。
以N沟耗尽型MOSFET为例，在栅压VGS=0时，漏源之间的沟道已经存在，所以只要在源漏极之间加上电压VDS，源漏极就有电流ID流通。如果增加栅压VGS，栅极与衬底之间的电场将使沟道中感应更多的电子，沟道变厚，沟道的电导增大。如果在栅极加负电压，即栅压VGS＜0，就会在对应的器件表面感应出正电荷，这些正电荷抵消N沟道中的电子，从而在衬底表面产生一个耗尽层，使沟道变窄，沟道电导减小。当负栅压增大到某一电压Vp时，耗尽区扩展到整个沟道，沟道完全被夹断（耗尽），这时即使VDS仍存在，也不会产生 漏极电流，即ID=0。VP称为夹断电压或阈值电压。传统技术在制造耗尽型MOSFET时，预先在栅极氧化层中掺入大量的正离子，当VGS=0时，这些正离子产生的电场能在P型衬底中“感应”出足够的电子，形成N型沟道。
即在传统技术中，耗尽型MOSFET的沟道是通过栅极氧化层中的掺杂离子感应形成的，因此沟道的结构、位置和深度都是取决于栅极氧化层中的离子掺杂情况，并不容易确定。众所周知，耗尽型MOSFET沟道的宽长比会影响沟道的跨导，从而会影响耗尽型MOSFET的饱和电流、漏电流以及夹断电压等许多重要参数。而传统的耗尽型MOSFET的制造方法因为其对沟道的位置以及沟道的深度控制不够准确，同时对氧化层的离子注入也会对其他区域（例如源极区域和漏极区域）造成不利影响，从而无法制造出高品质的耗尽型MOSFET。
因此如何精确控制沟道的结构、位置和深度在耗尽型MOSFET的制造过程中已经成为一个急需解决的问题了。
发明内容
本发明提供一种耗尽型MOSFET的制造方法，以达到能够准确控制沟道的结构、位置以及沟道深度的目的。
为解决上述技术问题，本发明提供一种耗尽型MOSFET的制造方法，包括：
提供一第一掺杂类型的掺杂衬底；
在所述衬底的一面上形成第一掺杂类型的外延层；
在所述外延层上形成第一掩膜层；
以所述第一掩膜层为掩膜进行第一次离子注入，在所述外延层内形成第二掺杂类型的深阱；
去除第一掩膜层；
进行第一次退火；
在所述外延层和深阱上形成第二掩膜层；以及
以所述第二掩膜层为掩膜进行第二次离子注入，在所述深阱中部形成第一掺杂类型的离子注入沟道。
可选的，在所述沟道形成步骤后还包括：
在所述沟道上方形成栅极结构；
在栅极结构两侧的深阱内形成源极区域和漏极区域。
可选的，形成栅极结构步骤包括：
在所述外延层上、深阱以及沟道上方依次形成氧化层和多晶硅层；以及刻蚀部分氧化层和多晶硅层，形成覆盖整个沟道的栅极氧化层和栅极。
可选的，形成源极区域和漏极区域步骤包括：
以所述栅极结构为掩膜，对所述栅极结构两侧的深阱内进行第三次离子注入，在栅极结构两侧的深阱内形成源极区域和漏极区域；以及进行第二次退火。
在本发明中的耗尽型MOSFET的制造方法中，其沟道是通过使用掩膜层进行离子注入形成的，并非传统技术中的通过掺杂的栅极氧化层感应生成沟道。通过使用掩膜层进行离子注入生成的沟道，可以通过掩膜层精确控制沟道的位置和结构，通过调整离子注入的条件以精确控制沟道深度以及掺杂浓度等参数。精确的沟道的结构、位置和深度能够保证高性能的耗尽型MOSFET。
附图说明
图1-图7为本发明实施例一的耗尽型MOSFET制造方法各步骤中结构剖面图。
具体实施方式
本发明的核心思想在于利用掩膜层进行离子注入来实现耗尽型MOSFET的沟道，通过使用掩膜层可以实现精确控制沟道的位置和结构，通过调整离子注入的条件以精确控制沟道深度以及掺杂浓度等参数。精确的沟道的结构、位置和深度能够保证高性能的耗尽型MOSFET。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图来进一步做详细说明。
如图7所示，本发明一实施例的耗尽型MOSFET包括：N型衬底101；形成于所述衬底101一面上的N型外延层102；形成于所述N型外延层102内的P型掺杂深阱105；成于深阱105中部的N型离子注入沟道108；形成于沟道108上并完全覆盖所述沟道108的栅极氧化层109；形成于所述栅极氧化层109之上的栅极110；以及，形成于栅极110两侧外延层102内和深阱108内的源极区域112和漏极区域113。所述栅极氧化层109和栅极110共同组成栅极结构。
下面结合图1至图7对本发明一实施例的耗尽型MOSFET的制造方法的各 步骤进行详细说明。
如图1所示，提供一N型衬底101，在所述衬底101上生长N型外延层102。所述外延层102的厚度会影响器件的耐压能力，外延层102的厚度越厚，器件的耐压能力越高。例如，器件耐压要求为600V时，所述外延层102的厚度范围为40μm~60μm。
接着，如图2和图3所示，在所述外延层102上形成图形化的第一掩膜层103，形成第一离子注入窗口104；以所述第一掩膜层103为掩膜进行第一次离子注入，在所述外延层102内形成P型深阱105。在本实施例中，第一次离子注入的离子为硼离子，注入能量的范围为40Kev~200Kev，注入剂量为1.0E13/cm2~1.0E14/cm2。然后，去除第一掩膜层103。
完成第一次离子注入之后，进行第一次退火，所述第一次退火的温度范围为1100℃~1200℃，所述第一次退火的时间范围为60min~180min。
接着，如图4和图5所示，在所述外延层102和深阱105上形成图形化的第二掩膜层106，暴露出深阱105的中部区域形成第二离子注入窗口107，以所述第二掩膜层106为掩膜进行第二次离子注入，在对应于第二离子注入窗口107所述深阱105两侧区域形成N型掺杂的离子注入沟道108。所述沟道108的长度范围为1μm~3μm。在本实施例中，第二次离子注入的离子为砷离子，第二次离子注入的能量范围为80Kev～200Kev，注入剂量为1.0E12/cm2~1.0E13/cm2。然后，去除第二掩膜层106。
接着，如图6所示，在所述深阱105、沟道108和外延102上沉积形成氧化层和多晶硅层。接着，刻蚀去除部分氧化层和多晶硅层，形成完全覆盖沟道108的栅极氧化层109和栅极110。所述栅极氧化层109和栅极110共同组成栅极结构。
本实施例中，氧化层为氧化硅，所述氧化层的厚度范围为 
所述多晶硅层的厚度范围为 
进一步的，为了提高多晶硅的导电性，可以向多晶硅进行离子掺杂，掺杂工艺可以采用POCL3（三氯氧磷）扩散工艺或者离子注入工艺。采用POCL3扩散工艺时，其预括方块电阻范围为15Ω/□~30Ω/□。采用离子注入工艺时，可以注入磷离子注入，注入能量范围为40Kev~150Kev，注入剂量为1.0E15/cm2~1.0E16/cm2。当然，作为栅极的材料也可以使用导电性较好的金属材料，例如铝。
接着，如图7所示，以所述栅极结构为掩膜，对所述栅极结构两侧的深阱105内进行第三次离子注入，在栅极结构两侧的深阱105内形成源极区域112和漏极区域113。在本实施例中，第三次离子注入的离子为砷离子，第三次离子注入的能量范围为100Kev～200Kev，注入剂量为1.0E15/cm2~1.0E16/cm2。完成第三离子注入后，进行第二次退火，所述第二次退火的温度范围为800℃~1000℃，所述第二次退火的时间范围为30min~80min。
至此，完成了如图7所示的耗尽型MOSFET的制造。应当理解的是，将上述实施例中的所有掺杂离子或者掺杂类型取相反，即可得到另一实施例，这属于本领域的常规技术手段，在此不在赘述。
综上所述，在本发明中的耗尽型MOSFET的制造方法中，其沟道是通过第二掩膜层进行离子注入形成的，并非传统技术中的通过掺杂的栅极氧化层感应生成沟道。通过使用掩膜层进行离子注入生成的沟道，可以通过掩膜层精确控制沟道的位置和结构，通过调整离子注入的条件以精确控制沟道深度以及掺杂浓度等参数。精确的沟道的结构、位置和深度能够保证高性能的耗尽型MOSFET。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (4)
1.一种耗尽型MOSFET的制造方法，包括：
提供一第一掺杂类型的掺杂衬底；
在所述衬底的一面上形成第一掺杂类型的外延层；
在所述外延层上形成第一掩膜层；
以所述第一掩膜层为掩膜进行第一次离子注入，在所述外延层内形成第二掺杂类型的深阱；
去除第一掩膜层；
进行第一次退火；
在所述外延层和深阱上形成第二掩膜层；以及
以所述第二掩膜层为掩膜进行第二次离子注入，在所述深阱中部形成第一掺杂类型的离子注入沟道。
2.如权利要求1所述的耗尽型MOSFET的制造方法，其特征在于，在所述沟道形成步骤后还包括：
在所述沟道上方形成栅极结构；
在栅极结构两侧的深阱内形成源极区域和漏极区域。
3.如权利要求2所述的耗尽型MOSFET的制造方法，其特征在于，形成栅极结构步骤包括：
在所述外延层上、深阱以及沟道上方依次形成氧化层和多晶硅层；以及刻蚀部分氧化层和多晶硅层，形成覆盖整个沟道的栅极氧化层和栅极。
4.如权利要求2所述的耗尽型MOSFET的制造方法，其特征在于，形成源极区域和漏极区域步骤包括：
以所述栅极结构为掩膜，对所述栅极结构两侧的深阱内进行第三次离子注入，在栅极结构两侧的深阱内形成源极区域和漏极区域；以及
进行第二次退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102696102A CN102779759A (zh) | 2012-07-31 | 2012-07-31 | 耗尽型mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102696102A CN102779759A (zh) | 2012-07-31 | 2012-07-31 | 耗尽型mosfet的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102779759A true CN102779759A (zh) | 2012-11-14 |
Family
ID=47124628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102696102A Pending CN102779759A (zh) | 2012-07-31 | 2012-07-31 | 耗尽型mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102779759A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045902A (en) * | 1989-07-17 | 1991-09-03 | Sgs-Thomson Microelectronics S.A. | VDMOS/logic integrated circuit comprising a vertical depleted MOS transistor and a zener diode and a method of making same |
| US6426279B1 (en) * | 1999-08-18 | 2002-07-30 | Advanced Micro Devices, Inc. | Epitaxial delta doping for retrograde channel profile |
| CN1763973A (zh) * | 2004-09-27 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101652835A (zh) * | 2007-04-20 | 2010-02-17 | 佳能安内华股份有限公司 | 具有碳化硅基板的半导体器件的退火方法和半导体器件 |
| CN101752254A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 形成离子注入区的方法、mos晶体管及其制造方法 |
| CN102543742A (zh) * | 2010-12-28 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种控制mos器件vt的注入方法 |
-
2012
- 2012-07-31 CN CN2012102696102A patent/CN102779759A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045902A (en) * | 1989-07-17 | 1991-09-03 | Sgs-Thomson Microelectronics S.A. | VDMOS/logic integrated circuit comprising a vertical depleted MOS transistor and a zener diode and a method of making same |
| US6426279B1 (en) * | 1999-08-18 | 2002-07-30 | Advanced Micro Devices, Inc. | Epitaxial delta doping for retrograde channel profile |
| CN1763973A (zh) * | 2004-09-27 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101652835A (zh) * | 2007-04-20 | 2010-02-17 | 佳能安内华股份有限公司 | 具有碳化硅基板的半导体器件的退火方法和半导体器件 |
| CN101752254A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 形成离子注入区的方法、mos晶体管及其制造方法 |
| CN102543742A (zh) * | 2010-12-28 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 一种控制mos器件vt的注入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI575718B (zh) | 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN105679820B (zh) | Jfet及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN102891180B (zh) | 一种包含mosfet器件的半导体器件和制作方法 | |
| US9608057B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN106663693A (zh) | 碳化硅半导体装置 | |
| CN102931093B (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| CN105810680B (zh) | Jfet及其制造方法 | |
| WO2018041208A1 (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN108878533A (zh) | Ldmos器件及其制造方法 | |
| WO2018040973A1 (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN108305903A (zh) | Jfet及其制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105185833B (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| CN105990139A (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN202796964U (zh) | 耗尽型mosfet | |
| CN202758891U (zh) | 耗尽型vdmos | |
| CN102779759A (zh) | 耗尽型mosfet的制造方法 | |
| CN113140463A (zh) | 一种耗尽型场效应晶体管器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121114 |