CN111785777A - 高压cmos器件及其制造方法 - Google Patents

高压cmos器件及其制造方法 Download PDF

Info

Publication number
CN111785777A
CN111785777A CN202010594642.4A CN202010594642A CN111785777A CN 111785777 A CN111785777 A CN 111785777A CN 202010594642 A CN202010594642 A CN 202010594642A CN 111785777 A CN111785777 A CN 111785777A
Authority
CN
China
Prior art keywords
region
cmos device
voltage cmos
ldd
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010594642.4A
Other languages
English (en)
Other versions
CN111785777B (zh
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010594642.4A priority Critical patent/CN111785777B/zh
Publication of CN111785777A publication Critical patent/CN111785777A/zh
Application granted granted Critical
Publication of CN111785777B publication Critical patent/CN111785777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高压CMOS器件及其制造方法，位于P型衬底上的P阱；位于P型衬底上表面、P阱区域内的栅极氧化层；栅极氧化层上设有栅极结构；栅极结构两侧的源漏端设有高压LDD区；源漏端还设有中压LDD区；中压LDD区与栅极结构形成纵向交叠；栅极结构两侧的源漏端还设有N型重掺杂区；高中压LDD区与N型重掺杂区相互交叠；栅极结构的侧壁设有侧墙。本发明增加LDD区与栅极多晶硅的交叠尺寸，在注入形成高能量LDD区后，又增加了中等能量的掺杂离子注入形成与高能量LDD区交叠的中等能量的LDD区，在形成高能量LDD区后，以多晶硅为屏蔽层以大斜角注入中等能量掺杂离子，一方面避免打穿多晶硅；另一方面可使高压CMOS器件的击穿电压有效提高0.8V。

Description

高压CMOS器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种高压CMOS器件及其制造方法。
背景技术
现有的一种高压NMOS器件结构，如上图。为了提高器件的可靠性和器件的击穿电压，通常在源漏重掺杂注入之前注入形成轻掺杂漏极(lightly doped drain，LDD)结构105以改善电场分布。HV-NMOS的LDD注入能量通常较大(>80KeV)，常规的多晶硅无法充分阻挡HV-LDD进入器件的沟道区域，因此通常会通过光刻胶进行自对准注入(即利用光刻胶刻蚀完多晶硅之后不去除光刻胶立即进行HV-LDD注入)，但是随着工艺制程不断进步，器件与器件之间的距离越来越小，由于光刻胶增加了注入时的深宽比，因此HV-LDD不能进行大角度的注入，这会导致LDD与栅极的交叠区较小。而HV-CMOS器件的击穿电压(Breakdownvoltage，BV)与该交叠区的大小呈正相关。因此如何有效地改善交叠区的掺杂及增大其尺寸对于提高HV-CMOS的BV十分关键。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压CMOS器件及其制造方法，用于解决现有技术中由于器件尺寸的逐步缩小，形成的轻掺杂漏极与栅极交叠区域小而不能有效提高高压CMOS的击穿电压的问题。
为实现上述目的及其他相关目的，本发明提供一种高压CMOS器件，至少包括：P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构两侧的源漏端区域设有HV-LDD区；所述栅极结构两侧的源漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构两侧的源漏端区域还设有N型重掺杂区；所述HV-LDD区、MV-LDD区与所述N型重掺杂区相互交叠；所述栅极结构的侧壁设有侧墙。
优选地，所述HV-LDD区的底部延伸至所述MV-LDD区底部的下方；所述N型重掺杂区的底部位于所述MV-LDD区底部的上方。
本发明提供一种高压CMOS器件的制造方法，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻分别打开高压CMOS器件源漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，分别在所述高压CMOS器件栅极结构两侧的源漏端区域形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，分别在所述高压CMOS器件源漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构和其源漏端的所述MV-LDD区用光刻胶覆盖，按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构；
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙；
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。
本发明还提供另一种高压CMOS器件，至少包括：
P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构一侧的漏端区域设有HV-LDD区；所述漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构两侧的源漏端区域分别设有N型重掺杂区；其中漏端区域的所述HV-LDD区、MV-LDD区与所述N型重掺杂区相互交叠；所述栅极结构的侧壁设有侧墙。
优选地，所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方。
本发明提供一种高压CMOS器件的制造方法，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域的同时，用光刻胶打开所述高压CMOS器件的源端，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形和所述高压CMOS器件的源端的光刻胶图形刻蚀所述多晶硅层，同时形成高压CMOS器件的栅极结构和其他CMOS器件的栅极结构；
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙；
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。
本发明还提供另一种高压CMOS器件，至少包括：
P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构一侧的漏端区域设有HV-LDD区；所述漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构另一侧的源端区域设有高压P型体区；该栅极结构两侧的所述源漏端区域分别设有N型重掺杂区；其中漏端区域的所述HV-LDD区、MV-LDD区与该区域的N型重掺杂区相互交叠；所述源端的N型重掺杂区与所述高压P型体区相互交叠；所述栅极结构的侧壁设有侧墙。
优选地，所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方；所述源端区域的N型重掺杂区的底部位于该源端区域的所述高压P型体区底部的上方。
本发明提供一种高压CMOS器件的制造方法，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开所述高压CMOS器件源端区域，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区以及该衬底上有源区内其他CMOS器件的栅极区域用光刻胶覆盖；接着按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后进行离子注入形成高压P型体区；
步骤八、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构、源端区域的高压P型体区以及漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构。
优选地，该方法还包括步骤九、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙。
优选地，该方法还包括步骤十、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述源端区域的N型重掺杂区与所述高压P型体区相互交叠。
优选地，步骤二中采用选择性注入的方法形成所述P阱。
优选地，步骤三中采用热氧化生长的方法形成所述栅氧化层。
优选地，步骤四中通过在所述栅氧化层上淀积多晶硅形成所述多晶硅层。
优选地，步骤五中进行自对准斜角度注入的角度为0～15°。
优选地，步骤五中进行自对准斜角度注入的注入能量为90～300KeV。
优选地，步骤六中进行自对准注入的注入角度为30～45°。
优选地，步骤六中进行自对准注入的注入能量为30～90KeV。
优选地，步骤七中按所打开的所述区域的光刻胶图形刻蚀所述多晶硅层后，位于被刻蚀的所述多晶硅层下的所述栅氧化层也被刻蚀。
优选地，所述高压CMOS器件的击穿电压提高0.8V。
如上所述，本发明的高压CMOS器件及其制造方法，具有以下有益效果：本发明为提高器件的击穿电压，增加LDD区与栅极多晶硅的交叠尺寸，在注入形成高能量LDD区后，又增加了中等能量的掺杂离子注入形成与高能量LDD区交叠的中等能量的LDD区，并且在形成高能量LDD区后，以多晶硅为屏蔽层以大斜角注入中等能量掺杂离子，一方面使用中等能量的掺杂离子可以避免打穿多晶硅；另一方面以大斜角注入可以有效增加栅极结构与LDD区的交底尺寸，使得高压CMOS器件的击穿电压有效提高了0.8V；同时在进行中等能量掺杂离子过程中，其他CMOS器件由栅极多晶硅和栅氧化层进行保护，从而不影响其他CMOS器件的制作。
附图说明
图1a至图1d显示为本发明实施例一中制作高压CMOS器件过程中形成的各结构示意图；
图2a至图2d显示为本发明实施例二中制作高压CMOS器件过程中形成的各结构示意图；
图3a至图3e显示为本发明实施例三中制作高压CMOS器件过程中形成的各结构示意图；
图4显示为本发明的高压CMOS器件的漏极电压和漏极电流的TCAD仿真图；
图5显示为本发明的高压CMOS器件中的LDD区与传统的高压CMOS器件中的LDD区分别与栅极的交叠尺寸的对比图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种高压CMOS器件，如图1d所示，图1d显示为本发明中包含有高压CMOS器件的结构示意图；所述高压CMOS器件在本实施例中包括：P型衬底101(或P型外延层)及位于所述P型衬底101上的P阱102；位于所述P型衬底101上表面、所述P阱102区域内的栅极氧化层103(即栅极绝缘介质层)；所述栅极氧化层103上设有多晶硅的栅极结构104；所述栅极结构104两侧的源漏端区域设有HV-LDD区105(即高压LDD区)；所述栅极结构104两侧的源漏端区域还设有MV-LDD区106(即中压LDD区)。
其中，所述MV-LDD区106与所述栅极结构104形成纵向交叠(即二者在纵向上投影重叠)；所述栅极结构104两侧的源漏端区域还设有N型重掺杂区108；所述HV-LDD区105、MV-LDD区106与所述N型重掺杂区108相互交叠，如图1d所示，即三者注入的区域形成部分重叠；所述栅极结构104的侧壁设有侧墙107(即侧墙介质层)。
本发明进一步地，本实施例中，如图1d所示，所述HV-LDD区105的底部延伸至所述MV-LDD区106底部的下方；所述N型重掺杂区108的底部位于所述MV-LDD区106底部的上方。
本实施例还提供上述高压CMOS器件的制造方法，该方法包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；如图1a所示，该步骤一在所述P型衬底(P型外延层)101上形成浅沟槽隔离(Shallow trenchisolation,STI)结构151。
步骤二、在所述有源区形成P阱；所述浅沟槽隔离结构之间的区域为有源区，该步骤二在有源区内形成P阱102。进一步地，步骤二中采用选择性注入的方法形成所述P阱102。
步骤三、在所述P型衬底上形成栅氧化层；该步骤三在所述P型衬底或P型外延层101上覆盖一层栅氧化层(图1a中的栅氧化层103为被刻蚀后的结构)。进一步地，步骤三中采用热氧化生长的方法形成所述栅氧化层。
步骤四、在所述栅氧化层上形成多晶硅层；该步骤四在所述栅氧化层(图1a中的栅氧化层103被刻蚀前)上覆盖一层多晶硅层(图1a中的所述多晶硅的栅极结构104为所述多晶硅层被刻蚀后的结构)。进一步地，步骤四中通过在所述栅氧化层上淀积多晶硅形成所述多晶硅层。
步骤五、光刻分别打开高压CMOS器件源漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，分别在所述高压CMOS器件栅极结构两侧的源漏端区域形成HV-LDD区；如图1a所示，光刻打开所述高压CMOS器件源漏端区域的方法包括：先在所述刻蚀前的多晶硅层上旋涂一层光刻胶，之后定义所述高压CMOS器件的源漏端区域，再进行曝光和显影，形成如图1a中的光刻胶图形152。该步骤五接着按照所打开的区域(曝光显影的区域)刻蚀所述多晶硅层，形成如图1a中的多晶硅的栅极结构104；之后保留剩余光刻胶(光刻胶图形152)，接着以剩余光刻胶(光刻胶图形152)和刻蚀后的多晶硅层(多晶硅的栅极结构104)为屏蔽层对所述P阱102进行自对准斜角度注入，即对所述P阱进行小斜角注入高能量的掺杂离子，分别在所述高压CMOS器件栅极结构两侧的源漏端区域形成HV-LDD区。
进一步地，步骤五中进行自对准斜角度注入的角度为0～15°，为小斜角注入，由于开口的区域较小，注入角度不能太大。更进一步地，步骤五中进行自对准斜角度注入的注入能量为90～300KeV，即带胶注入，注入能量可以大幅增加。
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，分别在所述高压CMOS器件源漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠。进一步地，步骤六中进行自对准注入的注入角度为30～45°。并且进行自对准注入的注入能量为30～90KeV。如图1b所示，该步骤六中去除HV-LDD注入的光刻胶，自对准注入中等能量的掺杂离子形成MV-LDD区(中压LDD区)106，注入能量为30～90KeV，注入角度为30～45°，因此该注入可以形成较大栅-漏交叠区。其他CMOS器件区域由栅极多晶硅、栅氧化层进行保护。
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构和其源漏端的所述MV-LDD区用光刻胶覆盖，按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构；如图1c所示，在图1b形成的结构上涂一层光刻胶，之后定义其他CMOS器件的栅极结构的区域，按照所定义的区域进行曝光和显影，并按照显影后的光刻胶图形刻蚀所述多晶硅层，形成图1c中的结构，而该过程中所述高压CMOS器件的栅极结构和其源漏端的所述MV-LDD区始终被光刻胶覆盖。
进一步地，步骤七中按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层后，位于被刻蚀的所述多晶硅层下的所述栅氧化层也被刻蚀。
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙。如图1d所示，所述高压CMOS器件的栅极结构104和所述其他CMOS器件的栅极结构侧壁形成侧墙107。
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。如图1d所示，在所述N型重掺杂区108形成于所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区。
实施例二
本实施例提供另一种高压CMOS器件，如图2d所示，包括P型衬底101及位于所述P型衬底101上的P阱102；位于所述P型衬底101上表面、所述P阱102区域内的栅极氧化层103；所述栅极氧化层103上设有多晶硅的栅极结构104；所述栅极结构104一侧的漏端区域设有HV-LDD区(高压LDD区)105；所述漏端区域还设有MV-LDD区(中压LDD区)106；
所述MV-LDD区与所述栅极结构形成纵向交叠(即二者在纵向上投影重叠)；所述栅极结构两侧的源漏端区域分别设有N型重掺杂区；其中漏端区域的所述HV-LDD区、MV-LDD区与所述N型重掺杂区相互交叠；所述栅极结构的侧壁设有侧墙。
进一步地，所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方。在P型衬底/P型外延层101上形成浅沟槽隔离(Shallow trench isolation,STI)结构151，选择性注入形成P型阱102，热氧化生长形成栅氧化层103，沉积形成多晶硅层104。
本实施例还提供与本实施例中上述高压CMOS器件的制造方法，包括：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；如图2a所示，该步骤一在所述P型衬底(P型外延层)101上形成浅沟槽隔离(Shallow trenchisolation,STI)结构151。
步骤二、在所述有源区形成P阱；所述浅沟槽隔离结构之间的区域为有源区，该步骤二在有源区内形成P阱102。进一步地，步骤二中采用选择性注入的方法形成所述P阱102。
步骤三、在所述P型衬底上形成栅氧化层；该步骤三在所述P型衬底或P型外延层101上覆盖一层栅氧化层(图2a中的栅氧化层103为被刻蚀后的结构)。进一步地，步骤三中采用热氧化生长的方法形成所述栅氧化层。
步骤四、在所述栅氧化层上形成多晶硅层；该步骤四在所述栅氧化层(图2a中的栅氧化层103被刻蚀前)上覆盖一层多晶硅层(图2a中的所述多晶硅的栅极结构104为所述多晶硅层被刻蚀后的结构)。进一步地，步骤四中通过在所述栅氧化层上淀积多晶硅形成所述多晶硅层。
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；如图2a所示，光刻打开所述高压CMOS器件漏端区域的方法包括：先在所述刻蚀前的多晶硅层上旋涂一层光刻胶，之后定义所述高压CMOS器件的漏端区域，再进行曝光和显影，形成如图2a中的光刻胶图形152。该步骤五接着按照所打开的区域(曝光显影的区域)刻蚀所述多晶硅层，形成如图2a中的多晶硅的栅极结构104；之后保留剩余光刻胶(光刻胶图形152)，接着以剩余光刻胶(光刻胶图形152)和刻蚀后的多晶硅层(多晶硅的栅极结构104)为屏蔽层对所述P阱102进行自对准斜角度注入，即对所述P阱进行小斜角注入高能量的掺杂离子，在所述高压CMOS器件栅极结构两侧的漏端区域形成HV-LDD区。
进一步地，步骤五中进行自对准斜角度注入的角度为0～15°，为小斜角注入，由于开口的区域较小，注入角度不能太大。更进一步地，步骤五中进行自对准斜角度注入的注入能量为90～300KeV，即带胶注入，注入能量可以大幅增加。
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠。进一步地，步骤六中进行自对准注入的注入角度为30～45°。并且进行自对准注入的注入能量为30～90KeV。如图2b所示，该步骤六中去除HV-LDD注入的光刻胶，自对准注入中等能量的掺杂离子形成MV-LDD区(中压LDD区)106，注入能量为30～90KeV，注入角度为30～45°，因此该注入可以形成较大栅-漏交叠区。其他CMOS器件区域由栅极多晶硅、栅氧化层进行保护。
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域的同时，用光刻胶打开所述高压CMOS器件的源端，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形和所述高压CMOS器件的源端的光刻胶图形刻蚀所述多晶硅层，同时形成高压CMOS器件的栅极结构和其他CMOS器件的栅极结构；如图2c所示，在图2b形成的结构上涂一层光刻胶，之后定义其他CMOS器件的栅极结构的区域以及定义高压CMOS器件的源端区域，按照所定义的区域进行曝光和显影，并按照显影后的光刻胶图形刻蚀所述多晶硅层，形成图2c中的结构，而该过程中所述高压CMOS器件的栅极结构和其漏端的所述MV-LDD区始终被光刻胶覆盖。
进一步地，步骤七中按所打开的其他CMOS器件的栅极区域和所述高压CMOS器件的源端的光刻胶图形刻蚀所述多晶硅层后，位于被刻蚀的所述多晶硅层下的所述栅氧化层也被刻蚀。
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙；如图2d所示，所述高压CMOS器件的栅极结构104和所述其他CMOS器件的栅极结构侧壁形成侧墙107。
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。如图2d所示，在所述N型重掺杂区108形成于所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区。
实施例三
本实施例提供另一种高压CMOS器件，如图3e所示，包括P型衬底101及位于所述P型衬底上的P阱102；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层103；所述栅极氧化层上设有多晶硅的栅极结构104；所述栅极结构一侧的漏端区域设有HV-LDD区(高压LDD区)105；所述漏端区域还设有MV-LDD区(中压LDD区)106；
所述MV-LDD区与所述栅极结构形成纵向交叠(即二者在纵向上投影重叠)；所述栅极结构另一侧的源端区域设有高压P型体区109；该栅极结构两侧的所述源漏端区域分别设有N型重掺杂区108；其中漏端区域的所述HV-LDD区、MV-LDD区与该区域的N型重掺杂区相互交叠；所述源端的N型重掺杂区与所述高压P型体区相互交叠；所述栅极结构的侧壁设有侧墙。
进一步地，所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方；所述源端区域的N型重掺杂区的底部位于该源端区域的所述高压P型体区底部的上方。
本实施例还提供与本实施例中上述高压CMOS器件的制造方法，包括：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；如图3a所示，该步骤一在所述P型衬底(P型外延层)101上形成浅沟槽隔离(Shallow trenchisolation,STI)结构151。
步骤二、在所述有源区形成P阱；所述浅沟槽隔离结构之间的区域为有源区，该步骤二在有源区内形成P阱102。进一步地，步骤二中采用选择性注入的方法形成所述P阱102。
步骤三、在所述P型衬底上形成栅氧化层；该步骤三在所述P型衬底或P型外延层101上覆盖一层栅氧化层(图3a中的栅氧化层103为被刻蚀后的结构)。进一步地，步骤三中采用热氧化生长的方法形成所述栅氧化层。
步骤四、在所述栅氧化层上形成多晶硅层；该步骤四在所述栅氧化层(图3a中的栅氧化层103被刻蚀前)上覆盖一层多晶硅层(图3a中的所述多晶硅的栅极结构104为所述多晶硅层被刻蚀后的结构)。进一步地，步骤四中通过在所述栅氧化层上淀积多晶硅形成所述多晶硅层。
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；如图3a所示，光刻打开所述高压CMOS器件漏端区域的方法包括：先在所述刻蚀前的多晶硅层上旋涂一层光刻胶，之后定义所述高压CMOS器件的漏端区域，再进行曝光和显影，形成如图3a中的光刻胶图形152。该步骤五接着按照所打开的区域(曝光显影的区域)刻蚀所述多晶硅层，形成如图3a中的多晶硅的栅极结构104；之后保留剩余光刻胶(光刻胶图形152)，接着以剩余光刻胶(光刻胶图形152)和刻蚀后的多晶硅层(多晶硅的栅极结构104)为屏蔽层对所述P阱102进行自对准斜角度注入，即对所述P阱进行小斜角注入高能量的掺杂离子，在所述高压CMOS器件栅极结构两侧的漏端区域形成HV-LDD区。
进一步地，步骤五中进行自对准斜角度注入的角度为0～15°，为小斜角注入，由于开口的区域较小，注入角度不能太大。更进一步地，步骤五中进行自对准斜角度注入的注入能量为90～300KeV，即带胶注入，注入能量可以大幅增加。
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；进一步地，步骤六中进行自对准注入的注入角度为30～45°。并且进行自对准注入的注入能量为30～90KeV。如图3b所示，该步骤六中去除HV-LDD注入的光刻胶，自对准注入中等能量的掺杂离子形成MV-LDD区(中压LDD区)106，注入能量为30～90KeV，注入角度为30～45°，因此该注入可以形成较大栅-漏交叠区。其他CMOS器件区域由栅极多晶硅、栅氧化层进行保护。
步骤七、光刻打开所述高压CMOS器件源端区域，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区以及该衬底上有源区内其他CMOS器件的栅极区域用光刻胶覆盖；接着按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后进行离子注入形成高压P型体区；如图3c所示，在图3b形成的结构上涂一层光刻胶，之后定义高压CMOS器件的源端区域，按照所定义的区域进行曝光和显影，并按照显影后的光刻胶图形刻蚀所述多晶硅层，形成图3c中的结构，而该过程中所述高压CMOS器件的栅极结构和其漏端的所述MV-LDD区、该衬底上有源区内其他CMOS器件的栅极区域始终被光刻胶覆盖。
进一步地，步骤七中按所打开区域的光刻胶图形刻蚀所述多晶硅层后，位于被刻蚀的所述多晶硅层下的所述栅氧化层也被刻蚀。
步骤八、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构、源端区域的高压P型体区以及漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构。如图3d所示，即光刻打开其他CMOS器件栅极的光刻胶，同时盖住高压CMOS器件的区域，打开其他CMOS器件区域，再次刻蚀多晶硅层形成其他CMOS器件的栅极结构。
进一步地，本实施例中该方法还包括步骤九、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙。如图3e所示，所述高压CMOS器件的栅极结构104和所述其他CMOS器件的栅极结构侧壁形成侧墙107。
再进一步地，本实施例中该方法还包括步骤十、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述源端区域的N型重掺杂区与所述高压P型体区相互交叠。
如图4所示，图4显示为本发明的高压CMOS器件的漏极电压和漏极电流的TCAD仿真图，由图4可知，本发明的实施例一至三中的所述高压CMOS器件的击穿电压提高0.8V。
参阅图5，图5显示为本发明的高压CMOS器件中的LDD区与传统的高压CMOS器件中的LDD区分别与栅极的交叠尺寸的对比图；其中A标识为本发明的高压CMOS器件中的LDD区与栅极的交叠分界处；B标识为传统的高压CMOS器件中的LDD区与栅极的交叠分界处。
综上所述，本发明为提高器件的击穿电压，增加LDD区与栅极多晶硅的交叠尺寸，在注入形成高能量LDD区后，又增加了中等能量的掺杂离子注入形成与高能量LDD区交叠的中等能量的LDD区，并且在形成高能量LDD区后，以多晶硅为屏蔽层以大斜角注入中等能量掺杂离子，一方面使用中等能量的掺杂离子可以避免打穿多晶硅；另一方面以大斜角注入可以有效增加栅极结构与LDD区的交底尺寸，使得高压CMOS器件的击穿电压有效提高了0.8V；同时在进行中等能量掺杂离子过程中，其他CMOS器件由栅极多晶硅和栅氧化层进行保护，从而不影响其他CMOS器件的制作。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (19)

1.一种高压CMOS器件，其特征在于：至少包括：
P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构两侧的源漏端区域设有HV-LDD区；所述栅极结构两侧的源漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构两侧的源漏端区域还设有N型重掺杂区；所述HV-LDD区、MV-LDD区与所述N型重掺杂区相互交叠；所述栅极结构的侧壁设有侧墙。
2.根据权利要求1所述的高压CMOS器件，其特征在于：所述HV-LDD区的底部延伸至所述MV-LDD区底部的下方；所述N型重掺杂区的底部位于所述MV-LDD区底部的上方。
3.根据权利要求1所述的高压CMOS器件的制造方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻分别打开高压CMOS器件源漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，分别在所述高压CMOS器件栅极结构两侧的源漏端区域形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，分别在所述高压CMOS器件源漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构和其源漏端的所述MV-LDD区用光刻胶覆盖，按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构；
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙；
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。
4.一种高压CMOS器件，其特征在于：至少包括：
P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构一侧的漏端区域设有HV-LDD区；所述漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构两侧的源漏端区域分别设有N型重掺杂区；其中漏端区域的所述HV-LDD区、MV-LDD区与所述N型重掺杂区相互交叠；所述栅极结构的侧壁设有侧墙。
5.根据权利要求4所述的高压CMOS器件，其特征在于：所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方。
6.根据权利要求4所述的高压CMOS器件的制造方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域的同时，用光刻胶打开所述高压CMOS器件的源端，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形和所述高压CMOS器件的源端的光刻胶图形刻蚀所述多晶硅层，同时形成高压CMOS器件的栅极结构和其他CMOS器件的栅极结构；
步骤八、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙；
步骤九、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述N型重掺杂区与所述HV-LDD区、MV-LDD区相互交叠。
7.一种高压CMOS器件，其特征在于：至少包括：
P型衬底及位于所述P型衬底上的P阱；位于所述P型衬底上表面、所述P阱区域内的栅极氧化层；所述栅极氧化层上设有多晶硅的栅极结构；所述栅极结构一侧的漏端区域设有HV-LDD区；所述漏端区域还设有MV-LDD区；
所述MV-LDD区与所述栅极结构形成纵向交叠；所述栅极结构另一侧的源端区域设有高压P型体区；该栅极结构两侧的所述源漏端区域分别设有N型重掺杂区；其中漏端区域的所述HV-LDD区、MV-LDD区与该区域的N型重掺杂区相互交叠；所述源端的N型重掺杂区与所述高压P型体区相互交叠；所述栅极结构的侧壁设有侧墙。
8.根据权利要求7所述的高压CMOS器件，其特征在于：所述漏端区域的所述HV-LDD区的底部延伸至该漏端区域所述MV-LDD区底部的下方；所述漏端区域的N型重掺杂区的底部位于该漏端区域所述MV-LDD区底部的上方；所述源端区域的N型重掺杂区的底部位于该源端区域的所述高压P型体区底部的上方。
9.根据权利要求7所述的高压CMOS器件的制造方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供P型衬底，在所述P型衬底上形成浅沟槽隔离结构，隔离出有源区；
步骤二、在所述有源区形成P阱；
步骤三、在所述P型衬底上形成栅氧化层；
步骤四、在所述栅氧化层上形成多晶硅层；
步骤五、光刻打开高压CMOS器件漏端区域，并按照所打开区域的光刻胶图形刻蚀所述多晶硅层，刻蚀后保留剩余光刻胶，接着以剩余光刻胶和刻蚀后的多晶硅层为屏蔽层对所述P阱进行自对准斜角度注入，在所述高压CMOS器件的漏端形成HV-LDD区；
步骤六、去除剩余光刻胶，以刻蚀后的所述多晶硅层为屏蔽层进行自对准注入，在所述高压CMOS器件漏端区域形成MV-LDD区，所述MV-LDD区与所述高压CMOS器件的栅极结构形成纵向交叠；所述MV-LDD区与所述HV-LDD区相互交叠；
步骤七、光刻打开所述高压CMOS器件源端区域，所述高压CMOS器件的栅极区域和其漏端的MV-LDD区以及该衬底上有源区内其他CMOS器件的栅极区域用光刻胶覆盖；接着按照所打开区域的光刻胶图形刻蚀所述多晶硅层，形成所述高压CMOS器件的栅极结构，刻蚀后进行离子注入形成高压P型体区；
步骤八、光刻打开同一衬底上有源区内其他CMOS器件的栅极区域，所述高压CMOS器件的栅极结构、源端区域的高压P型体区以及漏端的MV-LDD区用光刻胶覆盖；按所打开的其他CMOS器件的栅极区域的光刻胶图形刻蚀所述多晶硅层，形成其他CMOS器件的栅极结构。
10.根据权利要求9所述的高压CMOS器件的制造方法，其特征在于：该方法还包括步骤九、在所述高压CMOS器件的栅极结构和所述其他CMOS器件的栅极结构侧壁形成侧墙。
11.根据权利要求10所述的高压CMOS器件的制造方法，其特征在于：该方法还包括步骤十、在所述高压CMOS器件的栅极结构两侧的源漏区以及所述其他CMOS器件的栅极结构两侧的源漏区形成N型重掺杂区；所述源端区域的N型重掺杂区与所述高压P型体区相互交叠。
12.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤二中采用选择性注入的方法形成所述P阱。
13.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤三中采用热氧化生长的方法形成所述栅氧化层。
14.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤四中通过在所述栅氧化层上淀积多晶硅形成所述多晶硅层。
15.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤五中进行自对准斜角度注入的角度为0～15°。
16.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤五中进行自对准斜角度注入的注入能量为90～300KeV。
17.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤六中进行自对准注入的注入角度为30～45°。
18.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤六中进行自对准注入的注入能量为30～90KeV。
19.根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：步骤七中按所打开所述区域的光刻胶图形刻蚀所述多晶硅层后，位于被刻蚀的所述多晶硅层下的所述栅氧化层也被刻蚀。
根据权利要求3、6或9中任意一项所述的高压CMOS器件的制造方法，其特征在于：所述高压CMOS器件的击穿电压提高0.8V。
CN202010594642.4A 2020-06-28 2020-06-28 高压cmos器件及其制造方法 Active CN111785777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010594642.4A CN111785777B (zh) 2020-06-28 2020-06-28 高压cmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010594642.4A CN111785777B (zh) 2020-06-28 2020-06-28 高压cmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111785777A true CN111785777A (zh) 2020-10-16
CN111785777B CN111785777B (zh) 2023-10-20

Family

ID=72761533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010594642.4A Active CN111785777B (zh) 2020-06-28 2020-06-28 高压cmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111785777B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990085480A (ko) * 1998-05-19 1999-12-06 로버트 에이치. 씨. 챠오. 이중 전압 모오스 트랜지스터들의�제조방법
US20050130432A1 (en) * 2003-12-11 2005-06-16 Machala Charles F.Iii Method for improving transistor leakage current uniformity
US20050164462A1 (en) * 2003-12-31 2005-07-28 Dongbuanam Semiconductor Inc. Semiconductor device and fabricating method thereof
WO2010110902A1 (en) * 2009-03-27 2010-09-30 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
TW201042723A (en) * 2009-05-19 2010-12-01 United Microelectronics Corp Method for inspecting photoresist pattern
CN102737965A (zh) * 2011-04-12 2012-10-17 中芯国际集成电路制造(上海)有限公司 一种Halo结构的形成方法
CN103378145A (zh) * 2012-04-11 2013-10-30 立锜科技股份有限公司 高压元件及其制造方法
US20140048874A1 (en) * 2012-08-16 2014-02-20 Globalfoundries Singapore Pte. Ltd. Mos with recessed lightly-doped drain
CN104576734A (zh) * 2013-10-10 2015-04-29 美格纳半导体有限公司 半导体器件及其制造方法
KR20150144035A (ko) * 2014-06-16 2015-12-24 이태복 전력용 반도체 장치 및 제조방법
US20190013383A1 (en) * 2015-09-10 2019-01-10 Institute of Microelectronics ,Chinese Academy of Sciences Silicon carbide mosfet device and method for manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990085480A (ko) * 1998-05-19 1999-12-06 로버트 에이치. 씨. 챠오. 이중 전압 모오스 트랜지스터들의�제조방법
US20050130432A1 (en) * 2003-12-11 2005-06-16 Machala Charles F.Iii Method for improving transistor leakage current uniformity
US20050164462A1 (en) * 2003-12-31 2005-07-28 Dongbuanam Semiconductor Inc. Semiconductor device and fabricating method thereof
WO2010110902A1 (en) * 2009-03-27 2010-09-30 National Semiconductor Corporation Structure and fabrication of like-polarity field-effect transistors having different configurations of source/drain extensions, halo pockets, and gate dielectric thicknesses
TW201042723A (en) * 2009-05-19 2010-12-01 United Microelectronics Corp Method for inspecting photoresist pattern
CN102737965A (zh) * 2011-04-12 2012-10-17 中芯国际集成电路制造(上海)有限公司 一种Halo结构的形成方法
CN103378145A (zh) * 2012-04-11 2013-10-30 立锜科技股份有限公司 高压元件及其制造方法
US20140048874A1 (en) * 2012-08-16 2014-02-20 Globalfoundries Singapore Pte. Ltd. Mos with recessed lightly-doped drain
CN104576734A (zh) * 2013-10-10 2015-04-29 美格纳半导体有限公司 半导体器件及其制造方法
KR20150144035A (ko) * 2014-06-16 2015-12-24 이태복 전력용 반도체 장치 및 제조방법
US20190013383A1 (en) * 2015-09-10 2019-01-10 Institute of Microelectronics ,Chinese Academy of Sciences Silicon carbide mosfet device and method for manufacturing the same

Also Published As

Publication number Publication date
CN111785777B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US7518198B2 (en) Transistor and method for manufacturing the same
CN107919324B (zh) 半导体器件的形成方法
US10593781B2 (en) Semiconductor device and fabrication method thereof
KR100295685B1 (ko) 반도체 메모리 소자 및 그 제조방법
US20030209758A1 (en) Transistor of semiconductor device, and method for forming the same
CN113903791A (zh) 半导体器件及其制备方法
US11658239B2 (en) Semiconductor device and fabrication method thereof
CN110323138B (zh) 一种ldmos器件的制造方法
CN109427681B (zh) 半导体结构及其形成方法
CN111785777B (zh) 高压cmos器件及其制造方法
KR20040008520A (ko) 플래시 메모리 제조방법
US6531366B1 (en) Method and structure for high-voltage device with self-aligned graded junctions
CN109545674B (zh) 半导体器件的形成方法及半导体器件
CN111446298A (zh) 中高压cmos器件及其制作方法
CN109087939B (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法
CN110957218A (zh) 半导体元器件的制造方法及半导体元器件
CN113437148B (zh) 半导体结构及其形成方法
CN107045982B (zh) 半导体结构的形成方法
CN116779615B (zh) 一种集成半导体器件及其制作方法
US20110070707A1 (en) Method of manufacturing nor flash memory
CN111354681B (zh) 晶体管结构及其形成方法
US7763930B2 (en) Semiconductor device and manufacturing method thereof
KR100755068B1 (ko) 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법
KR100546123B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100525911B1 (ko) 반도체 소자의 고전압 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant