CN109427585A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN109427585A CN109427585A CN201710778299.7A CN201710778299A CN109427585A CN 109427585 A CN109427585 A CN 109427585A CN 201710778299 A CN201710778299 A CN 201710778299A CN 109427585 A CN109427585 A CN 109427585A
- Authority
- CN
- China
- Prior art keywords
- recess
- drain
- source
- ions
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 20
- -1 germanium ions Chemical class 0.000 claims description 83
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 46
- 238000002513 implantation Methods 0.000 claims description 36
- 229910052757 nitrogen Inorganic materials 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 30
- 229910052731 fluorine Inorganic materials 0.000 claims description 28
- 239000011737 fluorine Substances 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 18
- 229910001449 indium ion Inorganic materials 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 16
- 239000002019 doping agent Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000002401 inhibitory effect Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，其包括：半导体衬底、在半导体衬底上的半导体鳍片和在半导体鳍片上的栅极结构；对半导体鳍片执行第一刻蚀以在栅极结构两侧分别形成第一凹陷和第二凹陷；执行离子注入以在第一凹陷中注入锗离子和/或碳离子；在执行该离子注入之后，对第一凹陷和第二凹陷执行第二刻蚀；其中，该第二刻蚀使得该第一凹陷的体积大于该第二凹陷的体积；以及在执行该第二刻蚀之后，形成源极和漏极；其中，该源极形成在该第一凹陷和该第二凹陷这两者中的一个凹陷中，该漏极形成这两者中的另一个凹陷中。本发明可以尽量减小串联电阻或者尽量抑制短沟道效应。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
目前，随着半导体器件的逐渐减小，短沟道效应(the short channel effect，简称为SCE)变得越来越严重。因而，为了改善核心器件的短沟道效应，目前已经建立了超浅(ultra shallow)结和突变结。
为了增强器件性能，下一代技术的一个方向是使用FinFET(Fin Field-EffectTransistor，鳍式场效应晶体管)器件，该FinFET器件可以缓解短沟道效应。但是，为了满足FinFET器件的要求，需要在器件性能和短沟道效应的控制方面进行权衡，这变成一个越来越有挑战性的问题。为了克服这个问题，技术人员做出了更多的努力。例如，可以通过使用非晶化离子注入的共同离子注入(co-implant)工艺或者应力效应等来优化LDD(LightlyDoped Drain，轻掺杂漏极)和环状掺杂区(halo doping)的形貌，从而改善器件性能。
然而，现有技术中，源/漏极与沟道区的串联电阻经常与短沟道效应产生矛盾，例如通过增大源/漏极体积可以使得串联电阻比较小，但是这导致沟道比较短，使得短沟道效应比较严重，或者通过减小源/漏极体积可以使得沟道比较长，短沟道效应得到改善，但是这导致串联电阻比较大。
另外，FinFET的源极、漏极或环状掺杂区(halo doping)会使得一部分掺杂物向沟道区扩散，造成沟道区的不期望的低掺杂，这将降低沟道区的载流子迁移率，而且增加漏电流。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底、在所述半导体衬底上的半导体鳍片以及在所述半导体鳍片上的栅极结构；对所述半导体鳍片执行第一刻蚀以在所述栅极结构两侧分别形成第一凹陷和第二凹陷；执行离子注入以在所述第一凹陷中注入锗离子和/或碳离子；在执行所述离子注入之后，对所述第一凹陷和所述第二凹陷执行第二刻蚀；其中，所述第二刻蚀使得所述第一凹陷的体积大于所述第二凹陷的体积；以及在执行所述第二刻蚀之后，形成源极和漏极；其中，所述源极形成在所述第一凹陷和所述第二凹陷这两者中的一个凹陷中，所述漏极形成这两者中的另一个凹陷中。
在一个实施例中，形成源极和漏极的步骤包括：在所述第一凹陷中外延形成源极以及在所述第二凹陷中外延形成漏极。
在一个实施例中，在注入锗离子的过程中，所述锗离子的注入能量为0.5KeV至5KeV，注入剂量为3×1014/cm2至3×1015/cm2，注入角度为0至15度；或者，在注入碳离子的过程中，所述碳离子的注入能量为0.5KeV至5KeV，注入剂量为1×1014/cm2至1×1015/cm2，注入角度为0至15度。
在一个实施例中，在执行离子注入的步骤中，在所述第一凹陷中注入碳离子，还在所述第二凹陷中注入碳离子，其中，在所述第二凹陷中注入的碳离子的剂量小于在所述第一凹陷中注入的碳离子的剂量。
在一个实施例中，在执行所述离子注入的步骤中，还在所述第一凹陷中注入氮离子、氟离子和/或铟离子。
在一个实施例中，在执行所述离子注入的步骤中，还在所述第二凹陷中注入所述氮离子、所述氟离子和/或所述铟离子。
在一个实施例中，在注入所述氮离子、所述氟离子和/或所述铟离子的过程中，所述氮离子、所述氟离子和/或所述铟离子的注入能量为0.5KeV至5KeV，注入剂量为1×1014/cm2至1×1015/cm2，注入角度为0至15度。
在一个实施例中，利用SF6和O2的混合气体的射频等离子体执行所述第二刻蚀，其中，所述O2在所述混合气体中所占的体积分数为5％至15％。
在一个实施例中，在执行所述第二刻蚀的过程中，所使用的射频频率为13.56MHz，射频功率为350瓦至600瓦，气体压强为4毫托至50毫托。
在一个实施例中，在执行所述第二刻蚀之前，所述方法还包括：对执行所述离子注入之后的半导体结构执行退火处理；或者，在形成所述源极和漏极之前，所述方法还包括：对执行所述第二刻蚀之后的半导体结构执行退火处理。
在一个实施例中，在所述第一凹陷中外延形成源极以及在所述第二凹陷中外延形成漏极的步骤包括：在所述第一凹陷中外延形成掺杂的第一源极部分，并在所述第二凹陷中外延形成掺杂的第一漏极部分；以及在所述第一源极部分上外延形成掺杂的第二源极部分，并在所述第一漏极部分上外延形成掺杂的第二漏极部分；其中，所述第二源极部分的掺杂浓度大于所述第一源极部分的掺杂浓度，所述第二漏极部分的掺杂浓度大于所述第一漏极部分的掺杂浓度；所述源极包括所述第一源极部分和所述第二源极部分，所述漏极包括所述第一漏极部分和所述第二漏极部分。
在一个实施例中，在提供半导体结构的步骤中，所述栅极结构包括：在所述半导体鳍片表面上的栅极电介质层、在所述栅极电介质层上的栅极和在所述栅极两侧的侧面上的间隔物层；其中，在执行所述第一刻蚀的过程中，以所述间隔物层和所述栅极作为掩模层，自对准地对所述半导体鳍片执行刻蚀以形成所述第一凹陷和所述第二凹陷。
在上述实施例中，提供了一种半导体装置的制造方法。在该制造方法中，先通过第一刻蚀在半导体鳍片上形成位于栅极结构两侧的第一凹陷和第二凹陷，然后在第一凹陷中注入了锗离子和/或碳离子，这样在后续执行第二刻蚀以扩大第一凹陷和第二凹陷的过程中，第一凹陷被刻蚀得更快且更大，使得第一凹陷的体积大于第二凹陷的体积，这样在这两个凹陷中分别形成源极和漏极时，可以使得源极的体积大于漏极的体积(此时在第一凹陷中形成源极，在第二凹陷中形成漏极)，或者，漏极的体积大于源极的体积(此时在第一凹陷中形成漏极，在第二凹陷中形成源极)。这样在与现有技术的器件具有相同沟道长度的情况下，由于通过上述方法所形成的源极和漏极中的其中一个的体积比较大，从而增大了该源极或漏极与沟道区的接触面积，从而减小串联电阻，而且还可以增加对沟道的应力；或者在与现有技术的器件具有相同串联电阻的情况下，由于通过上述方法所形成的源极和漏极中的其中一个的体积比较小，即在形成凹陷过程中沟道区被刻蚀得比较小，从而相比现有技术的器件，本发明的实施例相当于增加了有效沟道长度，从而能够尽可能地抑制短沟道效应或抑制源/漏之间的漏电流的增加，提高了器件性能。
进一步地，本发明实施例的碳离子、氮离子、氟离子和/或铟离子还可以尽量阻挡所形成的源极或漏极中的掺杂物向沟道区的扩散，从而可以改善沟道区的载流子迁移率，提高器件性能。
根据本发明的第二方面，提供了一种半导体装置，包括：半导体衬底；在所述半导体衬底上的半导体鳍片；在所述半导体鳍片上的栅极结构；在所述半导体鳍片中且分别在所述栅极结构两侧的第一凹陷和第二凹陷；其中，在所述第一凹陷的底部和/或侧壁中含有锗和/或碳，所述第一凹陷的体积大于所述第二凹陷的体积；以及在所述第一凹陷和所述第二凹陷这两者中的一个凹陷中形成的源极，和在这两者中的另一个凹陷中形成的漏极。
在一个实施例中，所述源极位于所述第一凹陷中，所述漏极位于所述第二凹陷中。
在一个实施例中，在所述第一凹陷的底部和/或侧壁中含有碳，在所述第二凹陷的底部和/或侧壁中也含有碳。
在一个实施例中，在所述第一凹陷的底部和/或侧壁中还含有氮、氟和/或铟。
在一个实施例中，在所述第二凹陷的底部和/或侧壁中也含有所述氮、所述氟和/或所述铟。
在一个实施例中，所述源极包括：在所述第一凹陷中的掺杂的第一源极部分和在所述第一源极部分上的掺杂的第二源极部分，其中，所述第二源极部分的掺杂浓度大于所述第一源极部分的掺杂浓度；所述漏极包括：在所述第二凹陷中的掺杂的第一漏极部分和在所述第一漏极部分上的掺杂的第二漏极部分，其中，所述第二漏极部分的掺杂浓度大于所述第一漏极部分的掺杂浓度。
在一个实施例中，所述栅极结构包括：在所述半导体鳍片表面上的栅极电介质层、在所述栅极电介质层上的栅极和在所述栅极两侧的侧面上的间隔物层；其中，所述间隔物层的一部分将所述栅极与所述源极间隔开，所述间隔物层的另一部分将所述栅极与所述漏极间隔开。
在上述实施例的半导体装置中，源极的体积大于漏极的体积，或者，漏极的体积大于源极的体积。这样在与现有技术的器件具有相同沟道长度的情况下，由于上述半导体装置的源极和漏极中的其中一个的体积比较大，从而增大了该源极或漏极与沟道区的接触面积，从而减小串联电阻，而且还可以增加对沟道的应力；或者在与现有技术的器件具有相同串联电阻的情况下，由于上述半导体装置的源极和漏极中的其中一个的体积比较小，即在形成凹陷过程中沟道区被刻蚀得比较小，从而相比现有技术的器件，本发明实施例的半导体装置相当于增加了有效沟道长度，从而能够尽可能的抑制短沟道效应或抑制源/漏之间的漏电流的增加，提高了器件性能。
进一步地，本发明实施例的半导体装置中的碳离子、氮离子、氟离子和/或铟离子还可以尽量阻挡源极或漏极中的掺杂物向沟道区的扩散，从而可以改善沟道区的载流子迁移率，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图7是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的半导体装置的制造方法的流程图。图2至图7是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图1以及图2至图7详细描述根据本发明一个实施例的半导体装置的制造过程。
如图1所示，在步骤S101，提供半导体结构，该半导体结构包括：半导体衬底、在该半导体衬底上的半导体鳍片以及在该半导体鳍片上的栅极结构。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S101的结构的横截面图。如图2所示，提供半导体结构，该半导体结构可以包括：半导体衬底21、在该半导体衬底21上的半导体鳍片22以及在该半导体鳍片22上的栅极结构23。
例如，该半导体衬底21和该半导体鳍片22的材料可以包括硅等。需要说明的是，图2中的虚线仅是为方便示出半导体衬底和半导体鳍片，实际中并不一定存在该虚线，以下附图类似。
在一个实施例中，如图2所示，该栅极结构23可以包括：在半导体鳍片22的表面上的栅极电介质层231、在该栅极电介质层231上的栅极232和在该栅极232两侧的侧面上的间隔物层233。例如，该栅极电介质层231的材料可以包括二氧化硅等，该栅极232的材料可以包括多晶硅或诸如钨等金属，该间隔物层233的材料可以包括二氧化硅和/或氮化硅等。
在一个实施例中，如图2所示，该半导体结构还可以包括：在半导体衬底21上且在半导体鳍片22周围的沟槽隔离部24。例如该沟槽隔离部24可以为STI(Shallow TrenchIsolation，浅沟槽隔离)。例如，该沟槽隔离部可以包括在半导体鳍片周围的沟槽和填充这些沟槽的沟槽绝缘物层(例如二氧化硅)。
在一个实施例中，该半导体结构还可以包括在半导体鳍片中形成的LDD区域(图中未示出)。例如可以在形成间隔物层之后，利用已知的技术在半导体鳍片中形成LDD区域。
回到图1，在步骤S102，对半导体鳍片执行第一刻蚀以在栅极结构两侧分别形成第一凹陷和第二凹陷。
图3是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S102的结构的横截面图。如图3所示，对半导体鳍片22执行第一刻蚀以在栅极结构23两侧分别形成第一凹陷31和第二凹陷32。例如，在执行该第一刻蚀的过程中，可以以间隔物层233和栅极232作为掩模层，自对准地对半导体鳍片22执行刻蚀以形成第一凹陷31和第二凹陷32。
回到图1，在步骤S103，执行离子注入以在第一凹陷中注入锗离子和/或碳离子。
图4是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S103的结构的横截面图。如图4所示，执行离子注入以在第一凹陷31中注入锗离子和/或碳离子。例如，可以在第一凹陷31的底部和侧壁上注入锗离子和/或碳离子。
在一个实施例中，在注入锗离子的过程中，该锗离子的注入能量可以为0.5KeV至5KeV(例如可以为1KeV或3KeV等)，注入剂量可以为3×1014/cm2至3×1015/cm2(例如可以为5×1014/cm2、1×1015/cm2或2×1015/cm2等)，注入角度可以为0至15度(例如可以为3度、5度或10度等)。
在一个实施例中，在注入碳离子的过程中，该碳离子的注入能量可以为0.5KeV至5KeV(例如可以为1KeV或3KeV等)，注入剂量可以为1×1014/cm2至1×1015/cm2(例如可以为5×1014/cm2、7×1014/cm2等)，注入角度可以为0至15度(例如可以为3度、5度或10度等)。
需要说明的是，这里的术语“注入角度”是指离子(例如碳离子或锗离子等)的注入方向与半导体鳍片上表面的法线的夹角α，如图4所示，以下描述类似。
在一个实施例中，该碳离子的注入深度可以为10nm至30nm(例如可以为15nm或20nm等)，注入后的碳的杂质浓度可以为1×1019/cm3至5×1020/cm3(例如可以为5×1019/cm3或1×1020/cm3等)。该锗离子的注入深度可以比碳离子的注入深度更浅。例如，该锗离子的注入深度可以为5nm至10nm(例如可以为7nm或9nm等)。
回到图1，在步骤S104，在执行离子注入之后，对第一凹陷和第二凹陷执行第二刻蚀；其中，该第二刻蚀使得第一凹陷的体积大于第二凹陷的体积。
图5是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S104的结构的横截面图。如图5所示，对第一凹陷31和第二凹陷32执行第二刻蚀。由于在前面的步骤S103中，在第一凹陷中注入了锗离子和/或碳离子，注入这些杂质将有助于凹陷的刻蚀，这样该第二刻蚀使得第一凹陷的体积大于第二凹陷的体积。
在一个实施例中，利用SF6和O2的混合气体的射频等离子体执行该第二刻蚀。例如，该O2在该混合气体中所占的体积分数可以为5％至15％(例如8％或10％等)。本发明的发明人发现，以SF6和O2的混合气体的射频等离子体执行第二刻蚀，其中在O2在混合气体中所占的体积分数为5％至15％的情况下，该混合气体的射频等离子体对半导体鳍片(例如硅)中掺有锗或碳的部分起到很好的刻蚀效果，其刻蚀速率比刻蚀没有掺杂锗或碳的部分更快，这样可以在通过第二刻蚀扩大第一凹陷和第二凹陷的过程中，使得第一凹陷的体积大于第二凹陷的体积，例如第一凹陷可以被刻蚀得更深。
在一个实施例中，在利用SF6和O2的混合气体的射频等离子体执行该第二刻蚀的过程中，所使用的射频频率可以为13.56MHz，射频功率可以为350瓦至600瓦(例如400瓦或500瓦等)，气体压强可以为4毫托至50毫托(例如10毫托、20毫托或40毫托等)。
回到图1，在步骤S105，在执行第二刻蚀之后，形成源极和漏极；其中，该源极形成在第一凹陷和第二凹陷这两者中的一个凹陷中，该漏极形成这两者中的另一个凹陷中。
例如，在该步骤S105中，可以在第一凹陷中外延形成源极，在第二凹陷中外延形成漏极；或者，也可以在第一凹陷中外延形成漏极，在第二凹陷中外延形成源极。优选地，该形成源极和漏极的步骤可以包括：在第一凹陷中外延形成源极以及在第二凹陷中外延形成漏极。
图6和图7是示意性地示出根据本发明一个实施例的半导体装置的制造过程中在步骤S105的若干阶段的结构的横截面图。下面以在第一凹陷中外延形成源极且在第二凹陷中外延形成漏极为例，并结合图6和图7详细描述形成源极和漏极的过程。
如图6所示，在第一凹陷31中外延形成掺杂的第一源极部分41，并在第二凹陷32中外延形成掺杂的第一漏极部分51。例如，可以先执行外延工艺，以在第一凹陷和第二凹陷中分别形成第一源极部分和第一漏极部分，然后执行掺杂工艺(例如离子注入)，以在第一源极部分和第一漏极部分中掺入掺杂物(对于将要形成的PMOS器件，该掺杂物例如可以为硼(B)；对于将要形成的NMOS器件，该掺杂物例如可以为磷(P))。又例如，可以在执行外延工艺的过程中，还执行原位掺杂(对于将要形成的PMOS器件，该原位掺杂的掺杂物例如可以为硼(B)；对于将要形成的NMOS器件，该原位掺杂的掺杂物例如可以为磷(P))，从而在第一凹陷和第二凹陷中分别直接形成掺杂的第一源极部分和掺杂的第一漏极部分。
接下来，如图7所示，在第一源极部分41上外延形成掺杂的第二源极部分42，并在第一漏极部分51上外延形成掺杂的第二漏极部分52。其中，该第二源极部分42的掺杂浓度大于第一源极部分41的掺杂浓度，该第二漏极部分52的掺杂浓度大于第一漏极部分51的掺杂浓度。与前面类似，例如，可以先执行外延工艺，以在第一源极部分和第一漏极部分上分别形成第二源极部分和第二漏极部分，然后执行掺杂工艺(例如离子注入)，以在第二源极部分和第二漏极部分中掺入掺杂物。又例如，可以在执行外延工艺的过程中，还执行原位掺杂，从而在第一源极部分和第一漏极部分上分别直接形成掺杂的第二源极部分和掺杂的第二漏极部分。至此，在第一凹陷31中外延形成了源极40且在第二凹陷32中外延形成了漏极50。该源极40可以包括在第一凹陷31中的第一源极部分41和在该第一源极部分41上的第二源极部分42，该漏极50可以包括在第二凹陷32中的第一漏极部分51和在该第一漏极部分51上的第二漏极部分52。由于在前面的步骤中，第一凹陷的体积大于第二凹陷的体积，因此所形成的源极的体积也大于漏极的体积。
需要说明的是，虽然图6和图7示出了在第一凹陷中形成了源极且在第二凹陷中形成了漏极，但是本发明的范围并不仅限于此，本发明的实施例还可以在第一凹陷中形成漏极且在第二凹陷中形成源极，这样漏极的体积大于源极的体积，而在第一凹陷中形成漏极且在第二凹陷中形成源极的过程与在第一凹陷中形成源极且在第二凹陷中形成漏极的过程类似，这里不再详细描述。
至此，提供了一种半导体装置的制造方法。在该制造方法中，先通过第一刻蚀在半导体鳍片上形成位于栅极结构两侧的第一凹陷和第二凹陷，然后在第一凹陷中注入了锗离子和/或碳离子，这样在后续执行第二刻蚀以扩大第一凹陷和第二凹陷的过程中，第一凹陷被刻蚀得更快且更大，使得第一凹陷的体积大于第二凹陷的体积，这样在这两个凹陷中分别形成源极和漏极时，可以使得源极和漏极的体积不相等(即非对称性的源极和漏极结构)，其中，在一种情况下，源极的体积大于漏极的体积(此时在第一凹陷中形成源极，在第二凹陷中形成漏极)，在另一种情况下，漏极的体积大于源极的体积(此时在第一凹陷中形成漏极，在第二凹陷中形成源极)。这样在与现有技术的器件具有相同沟道长度的情况下，由于通过上述方法所形成的源极和漏极中的其中一个的体积比较大，从而增大了该源极或漏极与沟道区的接触面积，从而减小串联电阻，而且还可以增加对沟道的应力；或者在与现有技术的器件具有相同串联电阻的情况下，由于通过上述方法所形成的源极和漏极中的其中一个的体积比较小，即在形成凹陷过程中沟道区被刻蚀得比较小，从而相比现有技术的器件，本发明的实施例相当于增加了有效沟道长度，从而能够尽可能地抑制短沟道效应或尽可能地抑制源/漏之间的漏电流的增加，提高了器件性能。
进一步地，如果执行离子注入过程中在第一凹陷中注入了碳离子，而第二刻蚀可能并没有去除所有的碳离子，也就是说，在第二刻蚀之后，在第一凹陷的底部和/或侧壁中(尤其侧壁中)可能还含有碳离子，而该碳离子可以尽量阻挡后续所形成的源极或漏极中的掺杂物(例如硼或磷)向沟道区的扩散，从而可以改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，在执行离子注入的步骤中，可以在第一凹陷中注入碳离子，还可以在第二凹陷中注入碳离子。这样在源极和漏极两侧均可以阻挡源极和漏极的掺杂物(例如硼或磷)向沟道区的扩散，提高器件性能。优选地，在第二凹陷中注入的碳离子的剂量小于在第一凹陷中注入的碳离子的剂量。这样可以在尽量阻挡源极和漏极的掺杂物的扩散的情况下，使得源极和漏极的体积不相等(即非对称性的源极和漏极)，从而实现上述减小串联电阻或提高有效沟道长度的效果。
优选地，在第一凹陷中外延形成源极以及在第二凹陷中外延形成漏极。由于第一凹陷的体积大于第二凹陷的体积，这样可以使得源极的体积大于漏极的体积。由于在半导体装置工作的过程中，经常是漏极被施加电源电压，因此漏极侧很容易出现耗尽区，通过该实施例的方法，可以使得漏极比较小，因此漏极侧的耗尽区比较小，有利于提高器件性能。
在一个实施例中，在执行离子注入的步骤(即步骤S103)中，还可以在第一凹陷中注入氮离子、氟离子和/或铟离子。在形成源极或漏极之后，这些杂质(即氮、氟和/或铟等)也可以起到尽量阻挡源极或漏极一侧中的掺杂物向沟道区扩散的作用，从而有利于改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，在执行离子注入的步骤(即步骤S103)中，除了在第一凹陷中注入上述离子(例如氮离子、氟离子和/或铟离子)之外，还可以在第二凹陷中注入氮离子、氟离子和/或铟离子。这样在第一凹陷和第二凹陷中均注入氮离子、氟离子和/或铟离子(即对称注入这些离子中的至少一种)，可以起到尽量阻挡源极和漏极两侧中的掺杂物向沟道区扩散的作用，从而有利于进一步改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，在注入氮离子、氟离子和/或铟离子的过程中，该氮离子、该氟离子和/或该铟离子的注入能量可以为0.5KeV至5KeV(例如可以为1KeV或3KeV等)，注入剂量可以为1×1014/cm2至1×1015/cm2(例如可以为5×1014/cm2、7×1014/cm2等)，注入角度可以为0至15度(例如可以为3度、5度或10度等)。例如，该氮离子、该氟离子和该铟离子的注入能量可以分别为0.5KeV至5KeV，注入剂量可以分别为1×1014/cm2至1×1015/cm2，注入角度可以分别为0至15度。
例如，该氮离子、该氟离子和/或该铟离子的注入深度可以为10nm至30nm(例如可以为15nm或20nm等)，注入后的杂质浓度可以为1×1019/cm3至5×1020/cm3(例如可以为5×1019/cm3或1×1020/cm3等)。
在本发明的实施例中，碳、氮、氟或铟等还可以使得它们周围的缺陷发生团簇化效应，从而抑制源极或漏极中的掺杂物随缺陷的增强而发生的扩散作用。此外，例如氮和碳的联合注入或者锗和氮的联合注入还可以更有效的产生硅表面非晶化和起到吸附缺陷的作用。
在一个实施例中，在执行第二刻蚀之前，所述制造方法还可以包括：对执行离子注入之后的半导体结构执行退火处理。在另一个实施例中，在形成源极和漏极之前，所述制造方法还可以包括：对执行第二刻蚀之后的半导体结构执行退火处理。例如退火温度可以为900℃至1050℃(例如可以为950℃或1000℃等)，退火时间可以为5秒至30秒(例如可以为10秒或20秒等)。由于在前面的执行离子注入的步骤中，氮、碳或锗等离子的注入可能导致半导体鳍片(例如硅)表面非晶化，该非晶化可以起到吸收半导体鳍片中的缺陷的作用，在随后的退火处理可以使得半导体鳍片的表面重新晶化。例如，在执行离子注入之后且在执行第二刻蚀之前对半导体结构执行退火处理，或者在执行第二刻蚀之后且在形成源极和漏极之前对半导体结构执行退火处理，均可以使得半导体鳍片的表面重新晶化，这样有利于提高器件性能。
在本发明的一个实施例中，如果上述实施例的栅极是多晶硅伪栅极，则在后续的步骤中，还可以将该多晶硅伪栅极去除，然后形成金属栅极结构，例如，该金属栅极结构中可以包含功函数调节层，该功函数调节层可以起到调节半导体装置的阈值电压的作用。
由上述制造方法，还形成了一种半导体装置。如图7所示，该半导体装置可以包括：半导体衬底21；在该半导体衬底21上的半导体鳍片22和在该半导体鳍片22上的栅极结构23。该半导体装置还可以包括：在该半导体鳍片22中且分别在该栅极结构23两侧的第一凹陷31和第二凹陷32。其中，在第一凹陷31的底部和/或侧壁中含有锗和/或碳。例如可以通过前面的离子注入步骤在该第一凹陷的底部和/或侧壁中注入锗和/或碳。该第一凹陷31的体积大于该第二凹陷32的体积。该半导体装置还可以包括：在第一凹陷和第二凹陷这两者中的一个凹陷中形成的源极40，和在这两者中的另一个凹陷中形成的漏极50。例如该半导体装置可以包括：在第一凹陷中的源极和在第二凹陷中的漏极，或者在第一凹陷中的漏极和在第二凹陷中的源极。
在上述实施例的半导体装置中，源极和漏极的体积不相等(即非对称性的源极和漏极)，例如，源极的体积大于漏极的体积，或者，漏极的体积大于源极的体积。这样在与现有技术的器件具有相同沟道长度的情况下，由于上述半导体装置的源极和漏极中的其中一个的体积比较大，从而增大了该源极或漏极与沟道区的接触面积，从而减小串联电阻，而且还可以增加对沟道的应力；或者在与现有技术的器件具有相同串联电阻的情况下，由于上述半导体装置的源极和漏极中的其中一个的体积比较小，即在形成凹陷过程中沟道区被刻蚀得比较小，从而相比现有技术的器件，本发明实施例的半导体装置相当于增加了有效沟道长度，从而能够尽可能的抑制短沟道效应或抑制源/漏之间的漏电流的增加，提高了器件性能。
进一步地，在第一凹陷的底部和/或侧壁中(尤其侧壁中)含有碳的情况下，该碳可以尽量阻挡源极或漏极中的掺杂物(例如硼或磷)向沟道区的扩散，从而可以改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，在第一凹陷的底部和/或侧壁中含有碳，在第二凹陷的底部和/或侧壁中也含有碳。这样在源极和漏极两侧均可以阻挡源极和漏极的掺杂物(例如硼或磷)的扩散，提高器件性能。
优选地，源极40位于第一凹陷31中，漏极50位于第二凹陷32中。这样使得源极40的体积大于漏极50的体积，即漏极的体积比较小，由于在半导体装置工作的过程中，经常是漏极被施加电源电压，因此漏极侧很容易出现耗尽区，通过使得漏极比较小，可以使得漏极侧的耗尽区也比较小，有利于提高器件性能。
在一个实施例中，在第一凹陷31的底部和/或侧壁中还可以含有氮、氟和/或铟。这些氮、氟和/或铟等杂质也可以起到尽量阻挡源极或漏极一侧中的掺杂物向沟道区扩散的作用，从而有利于改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，除了在第一凹陷31的底部和/或侧壁中可以含有氮、氟和/或铟之外，在第二凹陷32的底部和/或侧壁中也可以含有氮、氟和/或铟。这样在第一凹陷的底部和/或侧壁中以及在第二凹陷的底部和/或侧壁中均可以含有氮、氟和/或铟，可以起到尽量阻挡源极和漏极两侧中的掺杂物向沟道区扩散的作用，从而有利于进一步改善沟道区的载流子迁移率，提高器件性能。
在一个实施例中，如图7所示，该源极40可以包括：在第一凹陷31中的掺杂的第一源极部分41和在该第一源极部分41上的掺杂的第二源极部分42。该第二源极部分42的掺杂浓度大于该第一源极部分41的掺杂浓度。在另一个实施例中，如图7所示，该漏极50可以包括：在第二凹陷32中的掺杂的第一漏极部分51和在该第一漏极部分51上的掺杂的第二漏极部分52。该第二漏极部分52的掺杂浓度大于该第一漏极部分51的掺杂浓度。
在一个实施例中，如图7所示，该栅极结构23可以包括：在半导体鳍片22的表面上的栅极电介质层231、在该栅极电介质层231上的栅极232和在该栅极232两侧的侧面上的间隔物层233。其中，该间隔物层233的一部分将该栅极232与该源极40间隔开，该间隔物层233的另一部分将该栅极232与该漏极50间隔开。
在一个实施例中，如图7所示，该半导体装置还可以包括：在半导体衬底21上且在半导体鳍片22周围的沟槽隔离部24。
至此，已经详细描述了根据本发明的制造半导体装置的方法和所形成的半导体装置。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (19)
1.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：半导体衬底、在所述半导体衬底上的半导体鳍片以及在所述半导体鳍片上的栅极结构；
对所述半导体鳍片执行第一刻蚀以在所述栅极结构两侧分别形成第一凹陷和第二凹陷；
执行离子注入以在所述第一凹陷中注入锗离子和/或碳离子；
在执行所述离子注入之后，对所述第一凹陷和所述第二凹陷执行第二刻蚀；其中，所述第二刻蚀使得所述第一凹陷的体积大于所述第二凹陷的体积；以及
在执行所述第二刻蚀之后，形成源极和漏极；其中，所述源极形成在所述第一凹陷和所述第二凹陷这两者中的一个凹陷中，所述漏极形成这两者中的另一个凹陷中。
2.根据权利要求1所述的方法，其特征在于，形成源极和漏极的步骤包括：
在所述第一凹陷中外延形成源极以及在所述第二凹陷中外延形成漏极。
3.根据权利要求1所述的方法，其特征在于，
在注入锗离子的过程中，所述锗离子的注入能量为0.5KeV至5KeV，注入剂量为3×1014/cm2至3×1015/cm2，注入角度为0至15度；
或者，
在注入碳离子的过程中，所述碳离子的注入能量为0.5KeV至5KeV，注入剂量为1×1014/cm2至1×1015/cm2，注入角度为0至15度。
4.根据权利要求1所述的方法，其特征在于，
在执行离子注入的步骤中，在所述第一凹陷中注入碳离子，还在所述第二凹陷中注入碳离子，其中，在所述第二凹陷中注入的碳离子的剂量小于在所述第一凹陷中注入的碳离子的剂量。
5.根据权利要求1或2所述的方法，其特征在于，
在执行所述离子注入的步骤中，还在所述第一凹陷中注入氮离子、氟离子和/或铟离子。
6.根据权利要求5所述的方法，其特征在于，
在执行所述离子注入的步骤中，还在所述第二凹陷中注入所述氮离子、所述氟离子和/或所述铟离子。
7.根据权利要求5所述的方法，其特征在于，
在注入所述氮离子、所述氟离子和/或所述铟离子的过程中，
所述氮离子、所述氟离子和/或所述铟离子的注入能量为0.5KeV至5KeV，注入剂量为1×1014/cm2至1×1015/cm2，注入角度为0至15度。
8.根据权利要求1所述的方法，其特征在于，
利用SF6和O2的混合气体的射频等离子体执行所述第二刻蚀，其中，所述O2在所述混合气体中所占的体积分数为5％至15％。
9.根据权利要求8所述的方法，其特征在于，
在执行所述第二刻蚀的过程中，所使用的射频频率为13.56MHz，射频功率为350瓦至600瓦，气体压强为4毫托至50毫托。
10.根据权利要求1所述的方法，其特征在于，
在执行所述第二刻蚀之前，所述方法还包括：对执行所述离子注入之后的半导体结构执行退火处理；
或者，
在形成所述源极和所述漏极之前，所述方法还包括：对执行所述第二刻蚀之后的半导体结构执行退火处理。
11.根据权利要求2所述的方法，其特征在于，在所述第一凹陷中外延形成源极以及在所述第二凹陷中外延形成漏极的步骤包括：
在所述第一凹陷中外延形成掺杂的第一源极部分，并在所述第二凹陷中外延形成掺杂的第一漏极部分；以及
在所述第一源极部分上外延形成掺杂的第二源极部分，并在所述第一漏极部分上外延形成掺杂的第二漏极部分；
其中，所述第二源极部分的掺杂浓度大于所述第一源极部分的掺杂浓度，所述第二漏极部分的掺杂浓度大于所述第一漏极部分的掺杂浓度；所述源极包括所述第一源极部分和所述第二源极部分，所述漏极包括所述第一漏极部分和所述第二漏极部分。
12.根据权利要求1所述的方法，其特征在于，
在提供半导体结构的步骤中，所述栅极结构包括：在所述半导体鳍片表面上的栅极电介质层、在所述栅极电介质层上的栅极和在所述栅极两侧的侧面上的间隔物层；
其中，在执行所述第一刻蚀的过程中，以所述间隔物层和所述栅极作为掩模层，自对准地对所述半导体鳍片执行刻蚀以形成所述第一凹陷和所述第二凹陷。
13.一种半导体装置，其特征在于，包括：
半导体衬底；
在所述半导体衬底上的半导体鳍片；
在所述半导体鳍片上的栅极结构；
在所述半导体鳍片中且分别在所述栅极结构两侧的第一凹陷和第二凹陷；其中，在所述第一凹陷的底部和/或侧壁中含有锗和/或碳，所述第一凹陷的体积大于所述第二凹陷的体积；以及
在所述第一凹陷和所述第二凹陷这两者中的一个凹陷中形成的源极，和在这两者中的另一个凹陷中形成的漏极。
14.根据权利要求13所述的半导体装置，其特征在于，
所述源极位于所述第一凹陷中，所述漏极位于所述第二凹陷中。
15.根据权利要求13所述的半导体装置，其特征在于，
在所述第一凹陷的底部和/或侧壁中含有碳，在所述第二凹陷的底部和/或侧壁中也含有碳。
16.根据权利要求13所述的半导体装置，其特征在于，
在所述第一凹陷的底部和/或侧壁中还含有氮、氟和/或铟。
17.根据权利要求16所述的半导体装置，其特征在于，
在所述第二凹陷的底部和/或侧壁中也含有所述氮、所述氟和/或所述铟。
18.根据权利要求14所述的半导体装置，其特征在于，
所述源极包括：在所述第一凹陷中的掺杂的第一源极部分和在所述第一源极部分上的掺杂的第二源极部分，其中，所述第二源极部分的掺杂浓度大于所述第一源极部分的掺杂浓度；
所述漏极包括：在所述第二凹陷中的掺杂的第一漏极部分和在所述第一漏极部分上的掺杂的第二漏极部分，其中，所述第二漏极部分的掺杂浓度大于所述第一漏极部分的掺杂浓度。
19.根据权利要求13所述的半导体装置，其特征在于，
所述栅极结构包括：在所述半导体鳍片表面上的栅极电介质层、在所述栅极电介质层上的栅极和在所述栅极两侧的侧面上的间隔物层；
其中，所述间隔物层的一部分将所述栅极与所述源极间隔开，所述间隔物层的另一部分将所述栅极与所述漏极间隔开。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710778299.7A CN109427585B (zh) | 2017-09-01 | 2017-09-01 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710778299.7A CN109427585B (zh) | 2017-09-01 | 2017-09-01 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109427585A true CN109427585A (zh) | 2019-03-05 |
| CN109427585B CN109427585B (zh) | 2022-03-11 |
Family
ID=65512776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710778299.7A Active CN109427585B (zh) | 2017-09-01 | 2017-09-01 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109427585B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950314A (zh) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN113540252A (zh) * | 2021-09-16 | 2021-10-22 | 晶芯成(北京)科技有限公司 | 半导体器件及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355026A (zh) * | 2007-07-25 | 2009-01-28 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| US20100081244A1 (en) * | 2008-09-30 | 2010-04-01 | Vassilios Papageorgiou | Transistor device comprising an asymmetric embedded semiconductor alloy |
| WO2012160800A1 (ja) * | 2011-05-24 | 2012-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
-
2017
- 2017-09-01 CN CN201710778299.7A patent/CN109427585B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355026A (zh) * | 2007-07-25 | 2009-01-28 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| US20100081244A1 (en) * | 2008-09-30 | 2010-04-01 | Vassilios Papageorgiou | Transistor device comprising an asymmetric embedded semiconductor alloy |
| WO2012160800A1 (ja) * | 2011-05-24 | 2012-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950314A (zh) * | 2017-12-21 | 2019-06-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN113540252A (zh) * | 2021-09-16 | 2021-10-22 | 晶芯成(北京)科技有限公司 | 半导体器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109427585B (zh) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276568B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8716090B2 (en) | Semiconductor device manufacturing method | |
| US10985276B2 (en) | Method and device having low contact resistance | |
| US8212253B2 (en) | Shallow junction formation and high dopant activation rate of MOS devices | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| US9099380B2 (en) | Method of forming step doping channel profile for super steep retrograde well field effect transistor and resulting device | |
| US9865505B2 (en) | Method for reducing N-type FinFET source and drain resistance | |
| US20160079389A1 (en) | Preparation method of semiconductor device | |
| US8728894B2 (en) | Method for fabricating an NMOS transistor | |
| CN109427585B (zh) | 半导体装置及其制造方法 | |
| CN108962822A (zh) | 半导体装置以及制造方法 | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| CN109755297B (zh) | 半导体器件及其制造方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| CN108695158B (zh) | 一种半导体器件及其制造方法 | |
| US10186598B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN109087859B (zh) | 一种半导体器件的制造方法 | |
| CN107492487B (zh) | 半导体器件的形成方法 | |
| CN105826374B (zh) | P型鳍式场效应晶体管及其形成方法 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 | |
| US20190273160A1 (en) | Method to improve finfet device performance | |
| CN112151594A (zh) | 半导体结构及其形成方法 | |
| CN109904231A (zh) | 半导体器件及其制造方法 | |
| CN108695159A (zh) | 一种半导体器件及其制造方法 | |
| CN109920853B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |