CN102054672B - 在表面起伏的衬底上形成小尺寸图形的工艺方法 - Google Patents

在表面起伏的衬底上形成小尺寸图形的工艺方法 Download PDF

Info

Publication number
CN102054672B
CN102054672B CN200910201756A CN200910201756A CN102054672B CN 102054672 B CN102054672 B CN 102054672B CN 200910201756 A CN200910201756 A CN 200910201756A CN 200910201756 A CN200910201756 A CN 200910201756A CN 102054672 B CN102054672 B CN 102054672B
Authority
CN
China
Prior art keywords
substrate
etching
small size
surface undulation
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910201756A
Other languages
English (en)
Other versions
CN102054672A (zh
Inventor
王雷
吴鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201756A priority Critical patent/CN102054672B/zh
Publication of CN102054672A publication Critical patent/CN102054672A/zh
Application granted granted Critical
Publication of CN102054672B publication Critical patent/CN102054672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Abstract

本发明公布了一种在表面起伏的衬底上形成小尺寸图形的工艺方法。采用可以被湿法刻蚀去除的材料在高低起伏的衬底层上形成覆盖的赝层产生图形占位，然后用可应用于湿法刻蚀的光刻胶形成图形，然后通过湿法刻蚀去除赝层产生小尺寸的图形。采用此方法，可以避免光刻工艺在高低起伏的衬底层上的工艺窗口损失，同时图形由赝层产生，极大提高了图形的分辨率及形貌控制能力，使表面起伏的衬底上形成小尺寸图形成为可能。

Description

在表面起伏的衬底上形成小尺寸图形的工艺方法
技术领域
本发明属于半导体器件的工艺集成方法，尤其涉及一种在表面起伏的衬底上形成小尺寸图形的工艺方法。
背景技术
在半导体设计中，如何缩小器件的面积达到高的集成度是非常重要的，通常器件的面积由工艺能力制约。如图1所示，对于一个常见的CMOS(互补金属氧化物半导体)器件，其面积主要由前道工艺如栅极、有源区的大小、阱到有源区的间隔距离a、源漏区的大小b，和后道工艺如接触孔的大小、接触孔到有源区的距离、布线的尺寸和间隔距离等决定。其中后道工艺都有平坦化工艺(如CMP(化学机械抛光))因此衬底基本上是平的，或者在大马士革工艺中也有平坦化的工艺如BARC的填充工艺等。且后道工艺主要进行器件的连接，决定的是总面积的大小，而单个器件的面积主要取决于前道工艺。而在前道工艺中，主要有两个步骤会形成高低起伏的衬底，且需要在此种衬底上形成图形。第一次是在有源区形成后进行的一系列注入掺杂工艺，尤其是在STI(浅槽隔离)形成以前的对衬底的注入(比如埋层连线层，高耐压区的注入或某些特殊的阱注入)主要影响的是这些层次到有源区的距离。第二次是在栅形成以后的一系列注入掺杂工艺，如源漏区的注入。而对于其他如有双层栅或栅电容的器件，或Bipolar(双极)工艺，带有高低起伏的衬底更加常见。
而光刻工艺最难的就是在高低起伏的衬底上形成图形，主要有几个方面制约：第一，随着图形尺寸的缩小，光刻工艺的DOF(聚焦深度)越来越小，因此对平坦度的要求越来越高，在0.18um以下工艺中，使用BARC(Bottom Anti-Reflective Coating，底部抗反射涂层)进行平坦化是标准工艺，甚至需要多层BARC进行平坦化，如果衬底高低起伏越大，DOF就损失越大，无法形成图形。第二，高低起伏的衬底漫反射非常大，对于小尺寸图形，图形对比度本来就很低，再加上漫反射，无法形成图形。第三，高低起伏的衬底会形成涂胶的非均匀性，在高的和低的地方，光刻胶厚度会有很大差异，由于干涉效应，无法控制不同衬底上的CD(尺寸)。第四，高低起伏的衬底会形成显影的非均匀性，在靠近高起的图形边缘，由于表面张力的原因，图形边缘部分的光刻胶很难被显影液去除。由于以上这些原因，基本无法在高低起伏的衬底上形成小尺寸图形。因此以0.13um工艺为例，阱到有源区的距离和源漏区的大小都在0.3um以上，远远大于栅和有源区的设计尺寸，且在设计尺寸缩小时，这些尺寸受到工艺能力限制通常无法缩小。而且逻辑器件可以做到65,45nm，但是对于具有大的高低起伏的衬底的工艺如Bipolar-CMOS(双极互补金属氧化物半导体)工艺，只能做到0.18～0.13um。采用现有的工艺形成的设计图形如图2所示。
发明内容
本发明要解决的技术问题是提供一种在表面起伏的衬底上形成小尺寸图形的工艺方法，可以避免光刻工艺在高低起伏的衬底层上的工艺窗口损失，同时提高了图形的分辨率及形貌控制能力。
为解决上述技术问题，本发明提供一种在表面起伏的衬底上形成小尺寸图形的工艺方法，包括如下步骤：
(1)在表面起伏的衬底上全面沉积一层可被湿法刻蚀去除的材料作为赝层；
(2)使用各向异性的刻蚀工艺刻蚀赝层形成侧墙；
(3)使用不溶解于湿法刻蚀工艺的光刻胶进行光刻形成图形；
(4)使用湿法刻蚀工艺去除残留的赝层材料，在表面起伏的衬底上形成小尺寸图形。
和现有技术相比，本发明具有以下有益效果：本发明的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，采用可以被湿法刻蚀去除的材料在高低起伏的衬底层上形成覆盖的赝层产生图形占位，然后用可应用于湿法刻蚀的光刻胶形成图形，然后通过湿法刻蚀去除赝层产生小尺寸的图形。采用此方法，可以避免光刻工艺在高低起伏的衬底层上的工艺窗口损失，同时图形由赝层产生，极大提高了图形的分辨率及形貌控制能力，使表面起伏的衬底上形成小尺寸图形成为可能。
附图说明
图1是现有的CMOS版图，其中，a表示阱到有源区的间隔距离，b表示源漏区的大小；
图2是采用现有工艺形成的设计图形与断面示意图，图2a是现有的设计图形的断面图，图2b是现有的设计图形的示意图；
图3是本发明的工艺流程示意图，其中，1为赝层，2为侧墙。
图4是现有工艺与本发明工艺形成的设计图形的断面对比示意图，图4a是现有的设计图形的断面图，图4b是本发明的设计图形的断面图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图3所示，本发明一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其工艺步骤为：
(1)如图3a所示，在高低起伏的衬底上全面沉积一层可被湿法刻蚀去除的材料作为赝层1，该材料优选为SiO2，湿法刻蚀工艺的药液优选为HF。该赝层1的厚度要求为10埃～10000埃，该厚度由设计需要决定，主要为形成图形的尺寸。
(2)如图3b所示，使用各向异性的刻蚀工艺刻蚀赝层1形成侧墙2。比如采用干法刻蚀。该步骤要保证衬底层无赝层材料残留。为了实现这个目的，该步骤中为了防止干法刻蚀对衬底的PID损伤(plasma inducedgate oxide damage，等离子导致栅氧损伤)，可以干法刻蚀到残留一定的赝层，然后通过附加的全面湿法刻蚀保证衬底层无赝层材料残留，对于SiO2材料的赝层1，该附加的全面湿法刻蚀可以采用HF为主的湿法药液。同时步骤(1)中赝层1的厚度需要考虑此步追加附加的全面湿法刻蚀造成侧墙2的宽度变化进行补偿。
(3)如图3c所示，使用不溶解于湿法刻蚀工艺的光刻胶进行光刻形成图形，比如采用I线光刻胶。该光刻胶可以浸入湿法刻蚀药液且不发生溶解或刻蚀速率＜200埃/分钟，以避免后续湿法刻蚀产生光刻胶溶解或图形变形缺陷。该步骤中的光刻图形设计尺寸要大于(衬底层尺寸+设计图形尺寸)，但要小于(衬底层尺寸+设计图形尺寸+最小控制尺寸)。该最小控制尺寸根据所采用的光刻胶厚度，光刻工艺分辨能力等来决定，主要保证光刻胶曝光显影后在侧墙上。最小保证能够让湿法刻蚀药液进入刻蚀赝层，最大不能让光刻胶和赝层间产生空隙。
(4)如图3d所示，使用湿法刻蚀工艺(比如采用HF)去除残留的赝层材料，在表面起伏的衬底上形成小尺寸图形。
如图4所示，采用本发明工艺形成的设计图形(见图4b)与采用现有工艺形成的设计图形(见图4a)相比，可以避免光刻工艺在高低起伏的衬底层上的工艺窗口损失，同时图形由赝层产生，极大提高了图形的分辨率及形貌控制能力，使表面起伏的衬底上形成小尺寸图形成为可能。

Claims (11)

1.一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，包括如下步骤：
(1)在表面起伏的衬底上全面沉积一层可被湿法刻蚀去除的材料作为赝层；
(2)使用各向异性的刻蚀工艺刻蚀赝层形成侧墙，要保证衬底层无赝层材料残留；
(3)使用不溶解于湿法刻蚀工艺的光刻胶进行光刻形成图形；
(4)使用湿法刻蚀工艺去除残留的赝层材料，在表面起伏的衬底上形成小尺寸图形。
2.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(1)中所述的可被湿法刻蚀去除的材料为SiO2，所述湿法刻蚀工艺采用的药液为HF。
3.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(1)中所述赝层的厚度为10埃～10000埃。
4.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(2)中所述各向异性的刻蚀工艺采用干法刻蚀。
5.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(2)中为了防止刻蚀对衬底的PID损伤，可以干法刻蚀到残留一定的赝层，然后通过附加的全面湿法刻蚀保证衬底层无赝层材料残留。
6.根据权利要求5所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，在步骤(2)中追加附加的全面湿法刻蚀保证衬底层无赝层材料残留，此时步骤(1)中赝层的厚度需要考虑此步追加刻蚀造成侧墙的宽度变化进行补偿。
7.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(3)中所述的光刻胶可以浸入湿法刻蚀药液且不发生溶解或刻蚀速率＜200埃/分钟。
8.根据权利要求1或7所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，步骤(3)中所述的光刻胶是I线光刻胶。
9.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，在步骤(3)中，光刻尺寸＞(衬底层尺寸+设计图形尺寸)。
10.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，在步骤(3)中，光刻尺寸＜(衬底层尺寸+设计图形尺寸+最小控制尺寸)，该最小控制尺寸为保证光刻后光刻胶在侧墙上。
11.根据权利要求1所述的一种在表面起伏的衬底上形成小尺寸图形的工艺方法，其特征是，在步骤(4)中，所述湿法刻蚀工艺采用HF。
CN200910201756A 2009-11-05 2009-11-05 在表面起伏的衬底上形成小尺寸图形的工艺方法 Active CN102054672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201756A CN102054672B (zh) 2009-11-05 2009-11-05 在表面起伏的衬底上形成小尺寸图形的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201756A CN102054672B (zh) 2009-11-05 2009-11-05 在表面起伏的衬底上形成小尺寸图形的工艺方法

Publications (2)

Publication Number Publication Date
CN102054672A CN102054672A (zh) 2011-05-11
CN102054672B true CN102054672B (zh) 2012-10-03

Family

ID=43958867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201756A Active CN102054672B (zh) 2009-11-05 2009-11-05 在表面起伏的衬底上形成小尺寸图形的工艺方法

Country Status (1)

Country Link
CN (1) CN102054672B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956475B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 锗硅双极cmos跨多晶硅层的制备方法
CN107492484A (zh) * 2017-08-15 2017-12-19 上海华虹宏力半导体制造有限公司 Sab层图形结构的制造方法
CN108257860A (zh) * 2018-01-19 2018-07-06 武汉新芯集成电路制造有限公司 一种栅极氧化层的制作方法
CN108062185B (zh) * 2018-01-31 2022-02-01 京东方科技集团股份有限公司 触控组件及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295663A (zh) * 2007-04-28 2008-10-29 中芯国际集成电路制造(上海)有限公司 小尺寸器件的浅沟隔离制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295663A (zh) * 2007-04-28 2008-10-29 中芯国际集成电路制造(上海)有限公司 小尺寸器件的浅沟隔离制作方法

Also Published As

Publication number Publication date
CN102054672A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN101164158B (zh) 在电子器件中形成sti区的方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
US9484263B1 (en) Method of removing a hard mask on a gate
US9105687B1 (en) Method for reducing defects in shallow trench isolation
CN111199911B (zh) 浅沟槽隔离结构及其制作方法
CN102468128B (zh) 深沟槽多晶硅形成方法
CN209045527U (zh) 浅沟槽隔离结构
CN104319257A (zh) 一种浅沟槽隔离结构的制造方法
CN110890313B (zh) 浅沟槽隔离结构及其制备方法
JP2006032919A (ja) 半導体素子のストレージノードコンタクトの形成方法
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
CN102543702B (zh) 金属栅极的形成方法
CN102623339A (zh) 改善双层栅mos结构的中间氧化层厚度均匀性的方法
CN102810463A (zh) 接触孔刻蚀方法
CN101625999A (zh) Sonos存储器的制作方法
CN101005037A (zh) 一种半导体器件制造方法
US7982283B2 (en) Semiconductor device and method for manufacturing the same
US7964461B2 (en) Method of forming isolation layer in semiconductor device
US9299607B2 (en) Contact critical dimension control
CN101859725A (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR20080001714A (ko) 반도체 소자의 제조방법
CN105336676B (zh) 接触插塞的形成方法
CN105529250B (zh) 高能离子注入方法及半导体结构
KR101096190B1 (ko) 반도체 소자 및 그의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.